JP2009081407A - 発光ダイオードの製造方法及び発光ダイオード、並びにランプ - Google Patents
発光ダイオードの製造方法及び発光ダイオード、並びにランプ Download PDFInfo
- Publication number
- JP2009081407A JP2009081407A JP2007251479A JP2007251479A JP2009081407A JP 2009081407 A JP2009081407 A JP 2009081407A JP 2007251479 A JP2007251479 A JP 2007251479A JP 2007251479 A JP2007251479 A JP 2007251479A JP 2009081407 A JP2009081407 A JP 2009081407A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitting diode
- plating
- resist layer
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
【課題】ウェーハの取り扱い性を向上させるとともに、ダイシングによる素子分割時の管理を容易にし、生産効率を向上させることが可能な、上下電極構造の発光ダイオードの製造方法を提供する。
【解決手段】基板２１上に複数の化合物半導体層１１を形成する積層工程と、化合物半導体層１１の間に平坦化用レジスト層２３を埋め込む平坦化工程と、シード層２を形成するシード層形成工程と、分離用レジスト層２２によって一部が分断されてなるメッキ層１を形成するとともに仮貼付基板２４を貼り付けるメッキ工程と、基板２１を剥離して平坦化用レジスト層２３及び分離用レジスト層２２を除去する除去工程と、ｎ型半導体層８上にｎ型電極層を形成する電極形成工程と、仮貼付基板２４を除去する仮貼付基板除去工程と、メッキ層１を切断するダイシング工程とを備えている。
【選択図】図６
【解決手段】基板２１上に複数の化合物半導体層１１を形成する積層工程と、化合物半導体層１１の間に平坦化用レジスト層２３を埋め込む平坦化工程と、シード層２を形成するシード層形成工程と、分離用レジスト層２２によって一部が分断されてなるメッキ層１を形成するとともに仮貼付基板２４を貼り付けるメッキ工程と、基板２１を剥離して平坦化用レジスト層２３及び分離用レジスト層２２を除去する除去工程と、ｎ型半導体層８上にｎ型電極層を形成する電極形成工程と、仮貼付基板２４を除去する仮貼付基板除去工程と、メッキ層１を切断するダイシング工程とを備えている。
【選択図】図６
Description
本発明は、発光ダイオードの製造方法及び発光ダイオード、並びにランプに関するものである。
ＩＩＩ族窒化物半導体は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の発光素子として製品化され、各種用途で使用されている。また、電子デバイスに用いた場合でも、ＩＩＩ族窒化物半導体は、従来のＩＩＩ−Ｖ族化合物半導体を用いた場合に比べ、優れた特性が得られるポテンシャルを有している。
一般に、ＩＩＩ族窒化物半導体は、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料として、有機金属化学気相成長（ＭＯＣＶＤ）法によって製造されている。ＭＯＣＶＤ法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板との反応で原料を分解させることにより、結晶を成長させる方法である。
基板には例えばサファイア等の絶縁性基板の他、炭化ケイ素、シリコン、酸化亜鉛、ガリウム砒素等の導電性基板が使用できることが知られているが、ＩＩＩ族窒化物半導体と完全に格子整合する基板は未だ開発されておらず、現在のところ、格子定数が１０％以上も異なるサファイアの上にＩＩＩ族窒化物半導体層を強制的に成長させた青色ＬＥＤ素子が実用化されている。
従来の青色ＬＥＤ素子は、基本的にサファイア基板の上にＩＩＩ族窒化物半導体よりなるｎ型半導体層と発光層とｐ型半導体層とが順に積層されたダブルへテロ構造を有している。前記のようにサファイアは絶縁性であり基板側から電極を取り出すことができないので、同一のＩＩＩ族窒化物半導体層表面にｐ型電極とｎ型電極とが設けられた、いわゆるフェイスアップ方式や、フリップチップ方式の素子とされている。
しかしながら、サファイアを基板とする従来のフェイスアップ方式またはフリップチップ方式の素子にはいくつかの問題点がある。まず、第一に、ｐ型電極とｎ型電極とが水平方向に並んでいるため電流が水平方向に流れ、その結果、電流密度が局部的に高くなりチップが発熱する。第二にサファイアという非常に硬く、劈開性のない基板を使用しているので、チップ化するのに高度な技術を必要とする。第３に、サファイアは熱伝導性が比較的低いので、ＩＩＩ族窒化物半導体層において発生した熱を効率よく放熱できない。
上記問題を回避するため、下記特許文献１には、メッキ層上にＩＩＩ族窒化物半導体層が形成された上下電極構造の発光ダイオードを製造する方法が開示されている。すなわち、特許文献１には、サファイア基板上にｎ型半導体層、発光層及びｐ型半導体層を順次積層してＩＩＩ族窒化物半導体層を形成するとともに、ｐ型半導体層の一面にp型オーミック電極を形成し、次いで、p型オーミック電極上にシード層を形成してからシード層上にフォトレジストを格子状に形成し、次いで、シード層及びフォトレジストを覆うようにメッキ層を形成し、次いで、サファイア基板を除去してからｎ型半導体層にｎ型オーミック電極を形成し、最後に、フォトレジストを除去してからウェーハをダイシングする上下電極構造の発光ダイオードの製造方法が開示されている。
しかしながら、上記のような特許文献１に記載の方法では、分割された各素子がバラバラに散らばった状態となってしまい、作業効率ひいては生産効率が低下する虞がある。
しかしながら、上記のような特許文献１に記載の方法では、分割された各素子がバラバラに散らばった状態となってしまい、作業効率ひいては生産効率が低下する虞がある。
また、下記特許文献２には、レーザスクライブ法を用いてウェーハのダイシングを行なうことにより、ＩＩＩ族窒化物半導体層が形成された上下電極構造の発光ダイオードを製造する方法が開示されている。すなわち、特許文献２には、ＩＩＩ族窒化物半導体層が形成された上下電極構造の発光ダイオードの製造工程において、サファイア基板上にＩＩＩ族窒化物半導体層を形成し、次いで、半導体層上に保護層を形成してこの上にフォトレジストを格子状に形成した後、ＩＩＩ族窒化物半導体層をエッチングによって複数に分割し、次いで、フォトレジストを除去して導電性基板を取り付けた後にサファイア基板を除去し、最後にウェーハをレーザスクライブでダイシングすることにより、複数の上下電極構造の発光ダイオードを得る方法が開示されている。
しかしながら、特許文献２に記載のダイオードの製造方法のようにレーザスクライブでダイシングを行う場合、切断する箇所の導電性基板の厚さを６０μｍ以下の薄肉に形成する必要がある。このため、サファイア基板の除去後のウェーハが撓み易くなり、取り扱いが難しいという問題がある。また、ウェーハの撓みによるストレスのため、エピタキシャル層にダメージが生じてしまい、リークを起こし易くなるという問題がある。
国際公開第０５／０２９５７２号パンフレット
国際公開第０５／０９４３２０号パンフレット
しかしながら、特許文献２に記載のダイオードの製造方法のようにレーザスクライブでダイシングを行う場合、切断する箇所の導電性基板の厚さを６０μｍ以下の薄肉に形成する必要がある。このため、サファイア基板の除去後のウェーハが撓み易くなり、取り扱いが難しいという問題がある。また、ウェーハの撓みによるストレスのため、エピタキシャル層にダメージが生じてしまい、リークを起こし易くなるという問題がある。
一般に、発光ダイオードの製造工程においては、ウェーハのダイシングを行なった際の、１ウェーハ当たりの発光ダイオードとしての分割数が多数となるため、分割後の素子を適正に管理する必要がある。
しかしながら、上記特許文献１の発光ダイオードの製造方法では、ウェーハをダイシングして分割した後、各素子がダイシング用テーブル上に散らばった状態となる場合があるため、管理に多大な手間を要する。このため、製造効率が低下するとともに、分割後の管理を適切に行なわなかった場合には素子を傷めてしまい、ひいては歩留まりが低下する虞があった。また、上記特許文献２の発光ダイオードの製造方法では、上述したように、導電性基板が薄くハンドリング時に撓み易いため、エピタキシャルにダメージが生じ、リークを起こし易いという問題があった。
しかしながら、上記特許文献１の発光ダイオードの製造方法では、ウェーハをダイシングして分割した後、各素子がダイシング用テーブル上に散らばった状態となる場合があるため、管理に多大な手間を要する。このため、製造効率が低下するとともに、分割後の管理を適切に行なわなかった場合には素子を傷めてしまい、ひいては歩留まりが低下する虞があった。また、上記特許文献２の発光ダイオードの製造方法では、上述したように、導電性基板が薄くハンドリング時に撓み易いため、エピタキシャルにダメージが生じ、リークを起こし易いという問題があった。
本発明は上記事情に鑑みてなされたものであり、ウェーハの取り扱い性を向上させるとともに、ダイシングによる素子分割時の管理を容易にし、生産効率を向上させることが可能な、上下電極構造の発光ダイオードの製造方法の提供を目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
［１］ 基板上に、ｎ型半導体層、発光層、ｐ型半導体層を順次積層した後、分離溝を形成し、さらにｐ型電極層を順次積層して複数の化合物半導体層を形成する積層工程と、前記複数の化合物半導体層の各々の間の前記分離溝に、平坦化用レジスト層を埋め込むように形成する平坦化工程と、前記複数の化合物半導体層及び前記平坦化用レジスト層の上にシード層を形成するシード層形成工程と、前記シード層上に、前記平坦化用レジスト層に沿う分離用レジスト層を包含し、該分離用レジスト層によって一部が分断されてなるメッキ層を形成するとともに、該メッキ層に仮貼付基板を貼り付けるメッキ工程と、前記基板を前記複数の化合物半導体層及び前記平坦化用レジスト層から剥離して、前記複数の化合物半導体層に備えられる前記ｎ型半導体層の光取出面を露出させるとともに、平坦化用レジスト層及び分離用レジスト層を除去する除去工程と、前記複数の化合物半導体層に備えられるｎ型半導体層上にｎ型電極層を形成する電極形成工程と、前記仮貼付基板を除去する仮貼付基板除去工程と、前記メッキ層の内、前記分離用レジスト層によって分断された部分に沿って、前記メッキ層を切断するダイシング工程と、を具備してなることを特徴とする発光ダイオードの製造方法。
［２］ 前記メッキ工程において、前記シード層上に分離用レジスト層を形成し、前記メッキ層を前記分離用レジスト層よりも厚く形成することにより、前記分離用レジスト層によって一部が分断されてなるメッキ層を形成することを特徴とする前項［１］に記載の発光ダイオードの製造方法。
［３］ 前記メッキ工程において、前記シード層上に第1メッキ層を形成した後、該第1メッキ層上に分離用レジスト層を形成するとともに、該分離用レジスト層と同じ厚さ寸法の第２メッキ層を形成することにより、前記分離用レジスト層によって一部が分断されてなるメッキ層を形成することを特徴とする前項［１］に記載の発光ダイオードの製造方法。
［４］ 前記除去工程は、前記メッキ層に包含される前記分離用レジスト層を除去することにより、前記メッキ層の内、前記分離用レジスト層によって分断された部分に分断溝を形成することを特徴とする前項［１］〜［３］の何れか1項に記載の発光ダイオードの製造方法。
［５］ 前記除去工程と前記電極形成工程との間において、前記複数の化合物半導体層の周囲面に、保護用の絶縁膜を形成する絶縁膜形成工程を設けることを特徴とする前項［１］〜［４］の何れか1項に記載の発光ダイオードの製造方法。
［６］ 前記絶縁膜形成工程と前記電極形成工程との間において、前記ｎ型半導体層の前記光取出面を粗面化する粗面化工程を設けることを特徴とする前項［５］に記載の発光ダイオードの製造方法。
［７］ 前項［１］〜［６］の何れか１項に記載の製造方法で得られる発光ダイオード。
［８］ 前項［７］に記載の発光ダイオードが用いられてなるランプ。
［１］ 基板上に、ｎ型半導体層、発光層、ｐ型半導体層を順次積層した後、分離溝を形成し、さらにｐ型電極層を順次積層して複数の化合物半導体層を形成する積層工程と、前記複数の化合物半導体層の各々の間の前記分離溝に、平坦化用レジスト層を埋め込むように形成する平坦化工程と、前記複数の化合物半導体層及び前記平坦化用レジスト層の上にシード層を形成するシード層形成工程と、前記シード層上に、前記平坦化用レジスト層に沿う分離用レジスト層を包含し、該分離用レジスト層によって一部が分断されてなるメッキ層を形成するとともに、該メッキ層に仮貼付基板を貼り付けるメッキ工程と、前記基板を前記複数の化合物半導体層及び前記平坦化用レジスト層から剥離して、前記複数の化合物半導体層に備えられる前記ｎ型半導体層の光取出面を露出させるとともに、平坦化用レジスト層及び分離用レジスト層を除去する除去工程と、前記複数の化合物半導体層に備えられるｎ型半導体層上にｎ型電極層を形成する電極形成工程と、前記仮貼付基板を除去する仮貼付基板除去工程と、前記メッキ層の内、前記分離用レジスト層によって分断された部分に沿って、前記メッキ層を切断するダイシング工程と、を具備してなることを特徴とする発光ダイオードの製造方法。
［２］ 前記メッキ工程において、前記シード層上に分離用レジスト層を形成し、前記メッキ層を前記分離用レジスト層よりも厚く形成することにより、前記分離用レジスト層によって一部が分断されてなるメッキ層を形成することを特徴とする前項［１］に記載の発光ダイオードの製造方法。
［３］ 前記メッキ工程において、前記シード層上に第1メッキ層を形成した後、該第1メッキ層上に分離用レジスト層を形成するとともに、該分離用レジスト層と同じ厚さ寸法の第２メッキ層を形成することにより、前記分離用レジスト層によって一部が分断されてなるメッキ層を形成することを特徴とする前項［１］に記載の発光ダイオードの製造方法。
［４］ 前記除去工程は、前記メッキ層に包含される前記分離用レジスト層を除去することにより、前記メッキ層の内、前記分離用レジスト層によって分断された部分に分断溝を形成することを特徴とする前項［１］〜［３］の何れか1項に記載の発光ダイオードの製造方法。
［５］ 前記除去工程と前記電極形成工程との間において、前記複数の化合物半導体層の周囲面に、保護用の絶縁膜を形成する絶縁膜形成工程を設けることを特徴とする前項［１］〜［４］の何れか1項に記載の発光ダイオードの製造方法。
［６］ 前記絶縁膜形成工程と前記電極形成工程との間において、前記ｎ型半導体層の前記光取出面を粗面化する粗面化工程を設けることを特徴とする前項［５］に記載の発光ダイオードの製造方法。
［７］ 前項［１］〜［６］の何れか１項に記載の製造方法で得られる発光ダイオード。
［８］ 前項［７］に記載の発光ダイオードが用いられてなるランプ。
本発明の発光ダイオードの製造方法によれば、メッキ層に仮貼付基板を貼り付けることによってウェーハの取り扱い性を向上させることができる。また、本発明によれば、メッキ層において、分離用レジスト層によって分断された部分に沿ってメッキ層を切断するダイシング工程が備えられているので、素子分割時の管理を容易にすることが可能となる。従って、素子特性に優れた発光ダイオードを、高効率で製造することが可能となる。
以下に、本発明の実施形態である発光ダイオード及びその製造方法、並びにランプについて、図面を適宜参照しながら説明する。図１は本実施形態の発光ダイオードの断面模式図であり、図２〜図１３は発光ダイオードの製造方法を説明する工程図、図１４は、本発明の実施形態のダイオードが用いられてなるランプの模式断面図である。尚、以下の説明において参照する図面は、発光ダイオード及びその製造方法を説明する図面であって、図示される各部の大きさや厚さや寸法等は、実際の発光ダイオード等の寸法関係とは異なっている。
［発光ダイオード］
図１に示す例の発光ダイオードＡは、基体となるメッキ層１と、メッキ層１上に配置されたシード層２と、シード層２の上に配置された化合物半導体層１１と、化合物半導体層１１上に配置されたｎ型電極層９と、から概略構成されている。
図１に示す例の発光ダイオードＡは、基体となるメッキ層１と、メッキ層１上に配置されたシード層２と、シード層２の上に配置された化合物半導体層１１と、化合物半導体層１１上に配置されたｎ型電極層９と、から概略構成されている。
ここで、化合物半導体層１１は、反射性ｐ型電極層５、ｐ型半導体層６、発光層７及びｎ型半導体層８が積層されて構成されている。化合物半導体層１１の上面は、発光層７からの光を外部に取り出す光取出面１１ａとされており、この光取出面１１ａ上にはｎ型電極層９が形成されている。また、光取出面１１ａはエッチング等の手段によって粗面化されており、これにより発光ダイオードＡの光取出効率がより高められている。
更に、化合物半導体層１１の側面１１ｂと光取り出し面１１ａの外周部分とには、例えばＳｉＯ２等の絶縁性材料からなる保護用の絶縁膜１０が形成されている。この絶縁膜１０は、反射性ｐ型電極層５及びシード層２の側面まで延在されている。絶縁膜１０を形成することによって、例えば化合物半導体層１１の側面１１ｂに異物が付着した場合でも、異物によるｎ型半導体層８とｐ型半導体層７との短絡が防止される。
ｎ型電極層９は、化合物半導体層１１のｎ型半導体層８とオーミック接触することによって、化合物半導体層１１の負極となっている。図１に示すｎ型電極層９は、ｎ型半導体層８に接するＣｒ膜９ａと、Ｃｒ膜９ａに積層されたＴｉ膜９ｂと、Ｔｉ膜９ｂに積層されたＡｕ膜９ｃとからなる３層構造とされている。ｎ型電極層９はこの３層構造に限らず、Ｔｉ膜、Ａｌ膜、Ｔｉ膜及びＡｕ膜が積層されてなる４層構造でもよい。
このｎ型電極層９は、後述するように、光取出面１１ａをプラズマで処理した後にＣｒ膜９ａ、Ｔｉ膜９ｂ及びＡｕ膜９ｃを順次積層することによって形成され、これによりアニール処理を施すことなくｎ型半導体層８との間でオーミック接触が得られるようになっている。
このｎ型電極層９は、後述するように、光取出面１１ａをプラズマで処理した後にＣｒ膜９ａ、Ｔｉ膜９ｂ及びＡｕ膜９ｃを順次積層することによって形成され、これによりアニール処理を施すことなくｎ型半導体層８との間でオーミック接触が得られるようになっている。
次に、図１に示すように、化合物半導体層１１の下側、つまり、反射性ｐ型電極層５の下側にはシード層２が配置されている。シード層２は、メッキ層１をメッキ法によって形成する際の下地になる層であって、Ｔｉ膜２ｃとＴａ膜２ｂとＣｕ膜２ａとの積層膜で構成されている。また、シード層２は、Ｃｕからなる単層膜としてもよい。Ｔｉ膜２ｃの厚みは、例えば５０〜１５０ｎｍ程度がよく、Ｔａ膜２ｂの厚みは、例えば２００〜４００ｎｍ程度がよく、Ｃｕ膜２ａの厚みは、例えば１００〜５００ｎｍ程度がよい。また、シード層２全体の厚みは、例えば３５０〜１０５０ｎｍ程度がよい。ここでＴａ膜２ｂは、Ｃｕのバリアとして機能する。
本実施形態におけるシード層２ａの材質は、後述のメッキ層１の材質をＣｕとした場合には、同じＣｕを用いることが、密着性が良好となる点から好ましい。
本実施形態におけるシード層２ａの材質は、後述のメッキ層１の材質をＣｕとした場合には、同じＣｕを用いることが、密着性が良好となる点から好ましい。
次に、メッキ層１は、シード層２を下地として例えば電気メッキ法により形成される金属層である。メッキ層１の材質は、Ｃｕが好ましい。Ｃｕは、常温でメッキすることが可能であり、成膜時に熱膨張の影響を受け難く、また、電気抵抗が低く熱伝導性が高い点においても上下電極構造の発光ダイオードＡの基体の材質として好ましい。メッキ層１の厚みは、例えば３００μｍ程度がよい。メッキ層１を備えることによって、発光ダイオードＡの放熱効率が高められる。
次に、化合物半導体層１１は、反射性ｐ型電極層５とｐ型半導体層６と発光層７とｎ型半導体層８とから概略構成されている。
反射性ｐ型電極層５は、シード層２を介してメッキ層１と電気的に接続されており、これによりメッキ層１が反射性ｐ型電極層５の取出電極となっている。また、反射性ｐ型電極層５及びメッキ層１と、ｎ型電極層９とは、化合物半導体層１１の厚み方向において反対側に配置された関係になっている。これにより本実施形態の発光ダイオードＡは、所謂上下電極構造の発光ダイオードとなっている。
反射性ｐ型電極層５は、シード層２を介してメッキ層１と電気的に接続されており、これによりメッキ層１が反射性ｐ型電極層５の取出電極となっている。また、反射性ｐ型電極層５及びメッキ層１と、ｎ型電極層９とは、化合物半導体層１１の厚み方向において反対側に配置された関係になっている。これにより本実施形態の発光ダイオードＡは、所謂上下電極構造の発光ダイオードとなっている。
反射性ｐ型電極層５は、ｐ型半導体層６とオーミック接触することによって、化合物半導体層１１の正極となっている。
また、反射性ｐ型電極層５は、図１に示すように、化合物半導体層１１に接するオーミックコンタクト層５ｃと、オーミックコンタクト層５ｃに接する反射層５ｂと、反射層５ｂに接する相互拡散防止層５ａとから構成されている。反射層５ｂを備えることによって反射性ｐ型電極層５は、発光層７から発した光を光取出面１１ａ側に反射させる反射層となっている。
この反射性ｐ型電極層５は、後述するように、オーミックコンタクト層５ｃを、ＲＦスパッタリング法を用いて積層し、反射層５ｂ及び相互拡散防止層５ａは例えばＤＣスパッタリング法を用いて積層することによって形成され、これによりアニール処理を施すことなくｐ型半導体層６との間でオーミック接触が得られるようになっている。
また、反射性ｐ型電極層５は、図１に示すように、化合物半導体層１１に接するオーミックコンタクト層５ｃと、オーミックコンタクト層５ｃに接する反射層５ｂと、反射層５ｂに接する相互拡散防止層５ａとから構成されている。反射層５ｂを備えることによって反射性ｐ型電極層５は、発光層７から発した光を光取出面１１ａ側に反射させる反射層となっている。
この反射性ｐ型電極層５は、後述するように、オーミックコンタクト層５ｃを、ＲＦスパッタリング法を用いて積層し、反射層５ｂ及び相互拡散防止層５ａは例えばＤＣスパッタリング法を用いて積層することによって形成され、これによりアニール処理を施すことなくｐ型半導体層６との間でオーミック接触が得られるようになっている。
オーミックコンタクト層５ｃに要求される性能としては、ｐ型半導体層６との接触抵抗が小さいことが必須である。オーミックコンタクト層５ｃの材料はｐ型半導体層６との接触抵抗の観点から、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｐｄ等の白金族またはＡｇが好ましく、Ｐｔ，Ｉｒ，ＲｈまたはＲｕがより好ましく、Ｐｔが特に好ましい。Ａｇを用いることは良好な反射を得るためには好ましいが、接触抵抗はＰｔよりも高い。したがって、それほど低い接触抵抗が要求されない用途にはＡｇを用いることも可能である。オーミックコンタクト層５ｃの厚さは、低接触抵抗を安定して得るために０．１ｎｍ以上とすることが好ましい。さらに好ましくは１ｎｍ以上であり、均一な接触抵抗が得られる。
オーミックコンタクト層５ｃには、Ａｇ合金、Ａｌ合金などの反射層５ｂが積層されている。Ｐｔ，Ｉｒ，Ｒｈ、Ｒｕ、ＯＳ，ＰｄなどはＡｇ合金と比較すると可視光から紫外領域の反射率が低い。したがって、発光層７からの光が十分に反射せずに出力の高い素子を得ることが難しい。この場合、オーミックコンタクト層５ｃを光が十分に透過するほどに薄く形成し、Ａｇ合金などの反射層５ｂを形成して反射光を得る方が、良好なオーミック接触が得られ、かつ出力の高い素子を作成することができる。この場合、オーミックコンタクト層５ｃの膜厚は３０ｎｍ以下とすることが好ましい。さらに好ましくは１０ｎｍ以下である。反射層５ｂの膜厚は良好な反射率を得るために０．１ｎｍ以上とすることが好ましい。さらに好ましくは１ｎｍ以上であり、均一な密着性が得られる。Ａｇ合金はマイグレーションを起こしやすいので薄い方が好ましい。したがって、膜厚は２００ｎｍ以下にすることが好ましい。
相互拡散防止層５ａは、反射層５ｂの構成元素とシード層２の構成元素との相互拡散を防止するために形成される。相互拡散防止層５ａとしては、例えば、Ｐｔ等を用いることが好ましい。
ｐ型半導体層６、発光層７及びｎ型半導体層８を構成する材料としては、ＧａＮ系単結晶、ＧａＰ系単結晶、ＧａＡｓ系単結晶、ＺｎＯ系単結晶など周知の半導体発光材料を用いることができるが、後述するサファイア単結晶またはＳｉＣ単結晶からなる基板に対してエピタキシャル成長可能な点において、ＧａＮ系単結晶またはＺｎＯ系単結晶がより好ましく、ＧａＮ系単結晶が更に好ましい。
ＧａＮ系単結晶からなる半導体層としては、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされるＧａＮ系半導体が多数知られており、本発明においても、それら周知のＧａＮ系半導体を含めて一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされるＧａＮ系半導体を何ら制限なく用いることができる。
ｎ型半導体層８は、下地層と、ｎコンタクト層と、発光層７に接するｎクラッド層とが積層されて構成される。ｎコンタクト層は下地層および／またはｎクラッド層を兼ねることができる。
下地層はＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。その膜厚は０．１μｍ以上、好ましくは０．５μｍ以上、さらに好ましくは１μｍ以上である。この膜厚以上にした方が結晶性の良好なＡｌＸＧａ１―ＸＮ層が得られやすい。
下地層にはｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であればドープしても良いが、アンドープ（＜１×１０１７／ｃｍ３）の方が良好な結晶性の維持という点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅであり、より好ましくはＳｉである。
下地層はＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。その膜厚は０．１μｍ以上、好ましくは０．５μｍ以上、さらに好ましくは１μｍ以上である。この膜厚以上にした方が結晶性の良好なＡｌＸＧａ１―ＸＮ層が得られやすい。
下地層にはｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であればドープしても良いが、アンドープ（＜１×１０１７／ｃｍ３）の方が良好な結晶性の維持という点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅであり、より好ましくはＳｉである。
ｎコンタクト層としては、下地層と同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎコンタクト層にはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、ｎ型電極層９との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅであり、より好ましくはＳｉである。
ｎコンタクト層を構成するＧａＮ系半導体は、下地層と同一組成であることが好ましく、ｎコンタクト層と下地層との合計の膜厚を１〜２０μｍ、好ましくは２〜１５μｍ、さらに好ましくは３〜１２μｍの範囲に設定することが好ましい。ｎコンタクト層と下地層との合計の膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
ｎコンタクト層を構成するＧａＮ系半導体は、下地層と同一組成であることが好ましく、ｎコンタクト層と下地層との合計の膜厚を１〜２０μｍ、好ましくは２〜１５μｍ、さらに好ましくは３〜１２μｍの範囲に設定することが好ましい。ｎコンタクト層と下地層との合計の膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
ｎコンタクト層と発光層７との間には、ｎクラッド層を設けることが好ましい。ｎコンタクト層の表面に生じた平坦性の悪化を埋めることできるからである。ｎクラッド層はＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層をＧａＩｎＮで形成する場合には、発光層７のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎクラッド層の膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍであり、より好ましくは０．００５〜０．１μｍである。ｎクラッド層のｎ型ドーパント濃度は１×１０１７〜１×１０２０／ｃｍ３が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ3である。ドーパント濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
ｎクラッド層の膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍであり、より好ましくは０．００５〜０．１μｍである。ｎクラッド層のｎ型ドーパント濃度は１×１０１７〜１×１０２０／ｃｍ３が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ3である。ドーパント濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
次に、ｎ型半導体層８の下側に積層される発光層７としては、ＧａＮ系半導体、好ましくはＧａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）のＧａＮ系半導体からなる発光層が本発明では通常用いられる。発光層７の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が挙げられ、例えば好ましくは１〜１０ｎｍであり、より好ましくは２〜６ｎｍである。発光層７の膜厚が上記範囲であると発光出力の点で好ましい。
また、発光層７は、上記のような単一量子井戸（ＳＱＷ）構造の他に、上記Ｇａ１−ｓＩｎｓＮを井戸層として、この井戸層よりバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）障壁層とからなる多重量子井戸（ＭＱＷ）構造としてもよい。また、井戸層および障壁層には、不純物をドープしてもよい。
また、発光層７は、上記のような単一量子井戸（ＳＱＷ）構造の他に、上記Ｇａ１−ｓＩｎｓＮを井戸層として、この井戸層よりバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）障壁層とからなる多重量子井戸（ＭＱＷ）構造としてもよい。また、井戸層および障壁層には、不純物をドープしてもよい。
次に、ｐ型半導体層６は、発光層７に接するｐクラッド層と、ｐコンタクト層とが積層されて構成される。しかし、ｐコンタクト層がｐクラッド層を兼ねてもよい。
ｐクラッド層としては、発光層７のバンドギャップエネルギーより大きくなる組成であり、発光層７へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐクラッド層が、このようなＡｌＧａＮからなると、発光層７へのキャリアの閉じ込めの点で好ましい。ｐクラッド層の膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐクラッド層のｐ型ドーパント濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドーパント濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
ｐクラッド層としては、発光層７のバンドギャップエネルギーより大きくなる組成であり、発光層７へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐクラッド層が、このようなＡｌＧａＮからなると、発光層７へのキャリアの閉じ込めの点で好ましい。ｐクラッド層の膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐクラッド層のｐ型ドーパント濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドーパント濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
ｐコンタクト層は、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなるＧａＮ系半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持および反射性ｐ型電極層５との良好なオーミック接触の点で好ましい。ｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３の濃度で、好ましくは５×１０１９〜５×１０２０／ｃｍ３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。膜厚は、特に限定されないが、０．０１〜０．５μｍが好ましく、より好ましくは０．０５〜０．２μｍである。膜厚がこの範囲であると、発光出力の点で好ましい。
［発光ダイオードの製造方法］
次に、図２〜図１４を参照して、発光ダイオードＡの製造方法について説明する。本実施形態の発光ダイオードＡの製造方法は、基板２１上に複数の化合物半導体層１１を形成する積層工程と、複数の化合物半導体層１１の各々の間の分離溝１２に平坦化用レジスト層２３を埋め込むように形成する平坦化工程と、複数の化合物半導体層１１及び平坦化用レジスト層２３の上にシード層２を形成するシード層形成工程と、シード層２上に、平坦化用レジスト層２３に沿う分離用レジスト層２２を包含し、該分離用レジスト層２２によって一部が分断されてなるメッキ層１を形成するとともに、該メッキ層１に仮貼付基板２４を貼り付けるメッキ工程と、基板２１を複数の化合物半導体層１１及び平坦化用レジスト層２３から剥離して、複数の化合物半導体層１１に備えられるｎ型半導体層８の光取出面１１ａを露出させるとともに、平坦化用レジスト層２３及び分離用レジスト層２２を除去する除去工程と、複数の化合物半導体層１１に備えられるｎ型半導体層８上にｎ型電極層９を形成する電極形成工程と、仮貼付基板２４を除去する仮貼付基板除去工程と、メッキ層１の内、分離用レジスト層２２によって分断された部分に沿って、メッキ層１を切断するダイシング工程と、から概略構成されている。
また、本実施形態で説明する例では、前記除去工程と前記電極形成工程との間において、複数の化合物半導体層１１の各側面（周囲面）１１ｂに、保護用の絶縁膜１０を形成する絶縁膜形成工程が設けられている。またさらに、本例では、前記絶縁膜形成工程と前記電極形成工程との間において、ｎ型半導体層８の光取出面１１ａを粗面化する粗面化工程が設けられている。
次に、図２〜図１４を参照して、発光ダイオードＡの製造方法について説明する。本実施形態の発光ダイオードＡの製造方法は、基板２１上に複数の化合物半導体層１１を形成する積層工程と、複数の化合物半導体層１１の各々の間の分離溝１２に平坦化用レジスト層２３を埋め込むように形成する平坦化工程と、複数の化合物半導体層１１及び平坦化用レジスト層２３の上にシード層２を形成するシード層形成工程と、シード層２上に、平坦化用レジスト層２３に沿う分離用レジスト層２２を包含し、該分離用レジスト層２２によって一部が分断されてなるメッキ層１を形成するとともに、該メッキ層１に仮貼付基板２４を貼り付けるメッキ工程と、基板２１を複数の化合物半導体層１１及び平坦化用レジスト層２３から剥離して、複数の化合物半導体層１１に備えられるｎ型半導体層８の光取出面１１ａを露出させるとともに、平坦化用レジスト層２３及び分離用レジスト層２２を除去する除去工程と、複数の化合物半導体層１１に備えられるｎ型半導体層８上にｎ型電極層９を形成する電極形成工程と、仮貼付基板２４を除去する仮貼付基板除去工程と、メッキ層１の内、分離用レジスト層２２によって分断された部分に沿って、メッキ層１を切断するダイシング工程と、から概略構成されている。
また、本実施形態で説明する例では、前記除去工程と前記電極形成工程との間において、複数の化合物半導体層１１の各側面（周囲面）１１ｂに、保護用の絶縁膜１０を形成する絶縁膜形成工程が設けられている。またさらに、本例では、前記絶縁膜形成工程と前記電極形成工程との間において、ｎ型半導体層８の光取出面１１ａを粗面化する粗面化工程が設けられている。
『製造方法の一例』
以下、本実施形態の発光ダイオードの製造方法の一例について、図面を参照しつつ各工程を説明する。
以下、本実施形態の発光ダイオードの製造方法の一例について、図面を参照しつつ各工程を説明する。
「積層工程」
積層工程では、図２（ａ）〜図２（ｃ）に示すように、基板２１上に、ｎ型半導体層８、発光層７、ｐ型半導体層６及び反射性ｐ型電極層５を順次積層して複数の化合物半導体層１１を形成する。
積層工程では、図２（ａ）〜図２（ｃ）に示すように、基板２１上に、ｎ型半導体層８、発光層７、ｐ型半導体層６及び反射性ｐ型電極層５を順次積層して複数の化合物半導体層１１を形成する。
具体的には、まず、図２（ａ）に示すように、基板２１上に、ｎ型半導体層８、発光層７及びｐ型半導体層６を順次積層する。
ｎ型半導体層８にはｎ型ドーパントとしてＳｉ等をドープさせることが望ましく、ｐ型半導体層６にはｐ型ドーパントとしてＭｇ等をドープさせることが望ましい。
また、基板２１上に化合物半導体層１１を構成するｎ型半導体層８、発光層７及びｐ型半導体層６の各々を形成する際には、あらかじめ基板２１上にバッファ層を形成することが望ましい。すなわち、基板２１としてサファイア基板を用い、ｎ型半導体層８としてＧａＮを形成する場合には、基板２１とｎ型半導体層８との格子定数が１０％以上も異なる。この場合に、バッファ層として、基板２１とｎ型半導体層８との中間の格子定数を有するＡｌＮやＡｌＧａＮなどを用いることで、ｎ型半導体層８を構成するＧａＮの結晶性を向上させることができる。
ｎ型半導体層８にはｎ型ドーパントとしてＳｉ等をドープさせることが望ましく、ｐ型半導体層６にはｐ型ドーパントとしてＭｇ等をドープさせることが望ましい。
また、基板２１上に化合物半導体層１１を構成するｎ型半導体層８、発光層７及びｐ型半導体層６の各々を形成する際には、あらかじめ基板２１上にバッファ層を形成することが望ましい。すなわち、基板２１としてサファイア基板を用い、ｎ型半導体層８としてＧａＮを形成する場合には、基板２１とｎ型半導体層８との格子定数が１０％以上も異なる。この場合に、バッファ層として、基板２１とｎ型半導体層８との中間の格子定数を有するＡｌＮやＡｌＧａＮなどを用いることで、ｎ型半導体層８を構成するＧａＮの結晶性を向上させることができる。
この際、化合物半導体層１１を構成するｎ型半導体層８、発光層７及びｐ型半導体層６の成長方法は特に限定されず、スパッタリング法、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、などＧａＮ系半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からスパッタリング法またはＭＯＣＶＤ法である。
スパッタリング法では、Ｇａを含むターゲットを用いるとともに、プラズマガスとしてアルゴンと窒素の混合ガスを用いて、所謂リアクティブスパッタリング法によってＧａＮ系半導体を形成することが好ましい。
また、ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ3）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いればよい。
また、ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ3）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いればよい。
次に、図２（ｂ）に示すように、上記手順にて基板２１上に順次積層されたｎ型半導体層８、発光層７及びｐ型半導体層６を、複数の積層体として分割し、分割溝１２を形成する。
具体的には、図２（ｂ）に示すように、化合物半導体層１１を構成するｐ型半導体層６上にマスクを形成し、ドライエッチング等の手段によってｐ型半導体層６、発光層７及びｎ型半導体層８からなる積層体を格子状にエッチングして分割する。エッチングによる処理は、基板２１が露出した時点で終了する。これにより、ｐ型半導体層６、発光層７及びｎ型半導体層８からなる積層体を、分割溝１２に沿って複数に分割された積層体とする。
次に、図２（ｃ）に示すように、ｐ型半導体層６上に、フォトリソグラフィ技術によって、オーミックコンタクト層、反射層及び相互拡散防止層を順次積層し、パターニングすることにより、反射性ｐ型電極層５を形成する。
オーミックコンタクト層をｐ型半導体層６上に形成するにあたり、ＲＦ放電によるスパッタリング成膜法で形成することが好ましい。ＲＦ放電によるスパッタリング成膜法を用いることで、蒸着法やＤＣ放電のスパッタリング成膜法を用いるより接触抵抗の低い電極を形成できる。即ち、ＲＦ放電によるスパッタリング成膜法でオーミックコンタクト層を形成することによって、オーミックコンタクト層にｐ型半導体層６の構成元素が混在し、ｐ型半導体層６にはオーミックコンタクト層の構成元素が混在することになり、これによりオーミックコンタクト層とｐ型半導体層６とがオーミック接合される。
ＲＦ放電によるスパッタリング成膜では、イオンアシスト効果により、ｐ型半導体層６に付着したスパッタ原子にエネルギーを与え、ｐ型半導体、例えばＭｇドープのｐ−ＧａＮとの間で表面拡散を促す作用があると考えられる。さらに、上記成膜においては、ｐ型半導体層６の最表面原子にもエネルギーを与え、半導体材料、例えばＧａがオーミックコンタクト層に拡散することを促す作用もあると考えられる。
ＲＦ放電による成膜では、初期において、接触抵抗を下げる効果を持つが、膜厚を大きくすると、その膜が疎であるために反射率の点ではＤＣ放電による成膜に比べて劣る。そこで、接触抵抗を低く保った範囲で薄膜化して光透過率を上げたオーミックコンタクト層をＲＦ放電により形成し、その上に反射層及び相互拡散防止層をＤＣ放電により形成することが好ましい。
上記の如く、オーミックコンタクト層をＲＦスパッタリング法により形成することによって、オーミックコンタクト層とｐ型半導体層６とをオーミック接触させることができる。この場合、オーミックコンタクト層形成後のアニールを必要としない。むしろ、アニールすることにより、Ｐｔ、Ｇａそれぞれの拡散を促進し、半導体の結晶性を下げてしまうため、電気特性を悪化させてしまうことがあり、また、反射膜のＡｇ合金がマイグレーションを起こし、反射率が低下するので好ましくない。従ってオーミックコンタクト層形成後、３５０℃よりも高い温度で熱処理されていないことが好ましい。
スパッタリングは、従来公知のスパッタリング装置を用いて従来公知の条件を適宜選択して実施することができる。化合物半導体層１１を積層した基板２１をチャンバ内に収容し、基板温度を室温から５００℃の範囲に設定する。基板加熱は特に必要としないが、オーミックコンタクト層の構成元素およびｐ型半導体層６の構成元素の拡散を促進するために適度に加熱しても良い。チャンバ内は真空度が１０−４〜１０−７Ｐａとなるまで排気する。スパッタリング用ガスとしては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ等が使用できる。入手の容易さからＡｒとするのが望ましい。これらの内の一つのガスをチャンバ内に導入し、０．１〜１０Ｐａにしたのち放電を行う。好ましくは０．２〜５Ｐａの範囲に設定する。供給する電力は０．２〜２．０ｋＷの範囲が好ましい。この際、放電時間と供給電力を調節することによって、形成する層の厚さを調節することができる。
「平坦化工程」
次に、平坦化工程では、図３に示すように、基板２１上において、複数の化合物半導体層１１の各々の間の分離溝１２に、平坦化用レジスト層２３を埋め込むように形成する。
次に、平坦化工程では、図３に示すように、基板２１上において、複数の化合物半導体層１１の各々の間の分離溝１２に、平坦化用レジスト層２３を埋め込むように形成する。
具体的には、図３に示すように、複数の化合物半導体層１１の各々の間に形成された分離溝１２に平坦化用レジスト層２３を埋め込み、平面視で略格子状に形成する。平坦化用レジスト層２３としては、従来公知のレジスト材料を用いることができる。
「シード層形成工程」
次に、シード層形成工程では、図４に示すように、複数の化合物半導体層１１及び平坦化用レジスト層２３の上にシード層２を形成する。
次に、シード層形成工程では、図４に示すように、複数の化合物半導体層１１及び平坦化用レジスト層２３の上にシード層２を形成する。
具体的には、図４に示すように、複数の化合物半導体層１１に備えられる反射性ｐ型電極層５と平坦化用レジスト層２３を覆うように、Ｔｉ膜２ｃとＴａ膜２ｂとＣｕ膜２ａとを順次積層してシード層２を形成する。なお、シード層は、Ｎｉ膜とＡｕ膜とＴｉ膜とＴａ膜とＣｕ膜とを順次積層して形成しても良い。
「メッキ工程」
次に、メッキ工程では、図５（ａ）〜図５（ｃ）に示すように、シード層２上に、平坦化用レジスト層２３に沿う分離用レジスト層２２を包含し、該分離用レジスト層２２によって一部が分断されてなるメッキ層１を形成するとともに、該メッキ層１に仮貼付基板２４を貼り付ける。
次に、メッキ工程では、図５（ａ）〜図５（ｃ）に示すように、シード層２上に、平坦化用レジスト層２３に沿う分離用レジスト層２２を包含し、該分離用レジスト層２２によって一部が分断されてなるメッキ層１を形成するとともに、該メッキ層１に仮貼付基板２４を貼り付ける。
具体的には、まず、図５（ａ）に示すように、シード層２上において、平坦化用レジスト層２３に沿うようにして、分離用レジスト層２２を平面視略格子状に形成する。このような分離用レジスト層２２としては、従来公知のレジスト材料を用い、例えば、高さ寸法が１５０〜３００μｍ程度、幅が数十μｍ程度になるように形成すればよい。
次に、図５（ｂ）に示すように、シード層２及び分離用レジスト層２２を覆うようにメッキ層１を形成する。メッキ層１の形成は、シード層２に電流を印加しつつ電気メッキ法で行うとよい。この際、メッキ層１の厚みを、２００〜３５０μｍ程度として分離用レジスト層２２の高さよりも厚く形成することにより、図示するような、分離用レジスト層２２によって一部が分断されてなるメッキ層１を形成することができる。
そして、図５（ｃ）に示すように、メッキ層１に仮貼付基板２４を、熱発泡テープ２５を用いて貼り付ける。
次に、図５（ｂ）に示すように、シード層２及び分離用レジスト層２２を覆うようにメッキ層１を形成する。メッキ層１の形成は、シード層２に電流を印加しつつ電気メッキ法で行うとよい。この際、メッキ層１の厚みを、２００〜３５０μｍ程度として分離用レジスト層２２の高さよりも厚く形成することにより、図示するような、分離用レジスト層２２によって一部が分断されてなるメッキ層１を形成することができる。
そして、図５（ｃ）に示すように、メッキ層１に仮貼付基板２４を、熱発泡テープ２５を用いて貼り付ける。
「除去工程」
次に、除去工程では、図６（ａ）〜図６（ｃ）に示すように、基板２１及び図示略のバッファ層を、複数の化合物半導体層１１及び前記平坦化用レジスト層２３から剥離して、複数の化合物半導体層１１に備えられるｎ型半導体層８の光取出面１１ａを露出させるとともに、平坦化用レジスト層２３及び分離用レジスト層２２を除去する。
図示略のバッファ層及び基板２１を取り除く方法としては、研磨法、エッチング法、レーザリフトオフ法など公知の技術を何ら制限なく用いることが出来るが、本例では生産性の観点からレーザリフトオフ法を用いることが好ましい。
また、平坦化用レジスト層２３及び分離用レジスト層２２の除去には、溶剤（ＮＭＰ等）のジェット噴霧による方法を用いることが好ましい。
次に、除去工程では、図６（ａ）〜図６（ｃ）に示すように、基板２１及び図示略のバッファ層を、複数の化合物半導体層１１及び前記平坦化用レジスト層２３から剥離して、複数の化合物半導体層１１に備えられるｎ型半導体層８の光取出面１１ａを露出させるとともに、平坦化用レジスト層２３及び分離用レジスト層２２を除去する。
図示略のバッファ層及び基板２１を取り除く方法としては、研磨法、エッチング法、レーザリフトオフ法など公知の技術を何ら制限なく用いることが出来るが、本例では生産性の観点からレーザリフトオフ法を用いることが好ましい。
また、平坦化用レジスト層２３及び分離用レジスト層２２の除去には、溶剤（ＮＭＰ等）のジェット噴霧による方法を用いることが好ましい。
具体的には、まず、図６（ａ）に示すように、バッファ層と基板２１との界面近傍にレーザ光Ｌを照射し、主にバッファ層を熱分解させることによって、図６（ｂ）に示すようにｎ型半導体層８及び平坦化用レジスト層２３から基板２１を剥離させる。ｎ型半導体層８及び平坦化用レジスト層２３から基板２１及びバッファ層を取り除くことによって、ｎ型半導体層８のバッファ層との接合面及び平坦化用レジスト層２３が露出される。
次に、図６（ｃ）に示すように、複数の化合物半導体層１１の各々の間に埋め込まれた平坦化用レジスト層２３と、分離用レジスト層２２の上のシード層２と、分離用レジスト層２２を、溶剤（ＮＭＰ等）のジェット噴霧によって一度に除去する。また、メッキ層１において分離用レジスト層２２によって分断された部分には、分断溝１ｂが形成される。この際、メッキ層１の厚さ及び分離用レジスト層２２の高さを上記範囲とし、メッキ層１における分断溝１ｂの底部で残存した部分を、例えば、５０〜６０μｍ程度とすることにより、後述のダイシング工程において、レーザスクライブを用いた切断が容易になる。
次に、図６（ｃ）に示すように、複数の化合物半導体層１１の各々の間に埋め込まれた平坦化用レジスト層２３と、分離用レジスト層２２の上のシード層２と、分離用レジスト層２２を、溶剤（ＮＭＰ等）のジェット噴霧によって一度に除去する。また、メッキ層１において分離用レジスト層２２によって分断された部分には、分断溝１ｂが形成される。この際、メッキ層１の厚さ及び分離用レジスト層２２の高さを上記範囲とし、メッキ層１における分断溝１ｂの底部で残存した部分を、例えば、５０〜６０μｍ程度とすることにより、後述のダイシング工程において、レーザスクライブを用いた切断が容易になる。
「絶縁膜形成工程」
次に、絶縁膜形成工程では、図７に示すように、複数に分割された化合物半導体層１１の各側面（周囲面）１１ｂに、保護用の絶縁膜１０を形成する。
具体的には、図７に示すように、ＣＶＤ法やスパッタ法等の手段によって、ＳｉＯ２からなる絶縁膜１０を、各化合物半導体層１１の側面１１ｂと、各化合物半導体層１１の光取り出し面１１ａの外周部分を覆うように形成する。化合物半導体層１１の全体に絶縁膜１０を形成し、光取出面１１ａの中央部以外の部分にレジストを形成し、ドライエッチングすることで、目的の絶縁膜１０を形成できる。
次に、絶縁膜形成工程では、図７に示すように、複数に分割された化合物半導体層１１の各側面（周囲面）１１ｂに、保護用の絶縁膜１０を形成する。
具体的には、図７に示すように、ＣＶＤ法やスパッタ法等の手段によって、ＳｉＯ２からなる絶縁膜１０を、各化合物半導体層１１の側面１１ｂと、各化合物半導体層１１の光取り出し面１１ａの外周部分を覆うように形成する。化合物半導体層１１の全体に絶縁膜１０を形成し、光取出面１１ａの中央部以外の部分にレジストを形成し、ドライエッチングすることで、目的の絶縁膜１０を形成できる。
「粗面化工程」
次に、粗面化工程では、ｎ型半導体層８の光取出面１１ａを粗面化する。
具体的には、詳細な図示を省略するが、加熱ＫＯＨ溶液に浸漬して、光取出面１１ａの中央の絶縁膜１０に被覆されずに露出している部分の、ｎ型半導体層８を構成する図示略の下地層を除去するとともに、ｎ型半導体層８の光取出面１１ａを粗面化する。
下地層の除去及び粗面化には、ＰＥＣ（ｐｈｏｔｏ ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｅｔｃｈ）を使用することもできる。また、下地層の除去及び光取出面１１ａの粗面化にはドライエッチングを適用することもできる。
尚、上記の下地層の除去操作は、下地層がアンドープ層である場合に必要な操作であって、下地層にＳｉ等がドープされている場合には下地層の除去操作は不要である。
次に、粗面化工程では、ｎ型半導体層８の光取出面１１ａを粗面化する。
具体的には、詳細な図示を省略するが、加熱ＫＯＨ溶液に浸漬して、光取出面１１ａの中央の絶縁膜１０に被覆されずに露出している部分の、ｎ型半導体層８を構成する図示略の下地層を除去するとともに、ｎ型半導体層８の光取出面１１ａを粗面化する。
下地層の除去及び粗面化には、ＰＥＣ（ｐｈｏｔｏ ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｅｔｃｈ）を使用することもできる。また、下地層の除去及び光取出面１１ａの粗面化にはドライエッチングを適用することもできる。
尚、上記の下地層の除去操作は、下地層がアンドープ層である場合に必要な操作であって、下地層にＳｉ等がドープされている場合には下地層の除去操作は不要である。
「電極形成工程」
電極形成工程では、図８に示すように、ｎ型半導体層８の光取出面１１ａを、ｎ型半導体層８中のドーパント元素と同一の元素を含有するエッチングガスによりドライエッチングしてから、光取出面１１ａにｎ型電極層９を形成する。
具体的には、メッキ層１及び化合物半導体層１１等を含むメッキ基板をプラズマドライエッチング装置のチャンバに収納し、ｎ型半導体層８中のドーパント元素と同一の元素を含有するエッチングガスからなる反応ガスをチャンバ内に供給し、化合物半導体層１１の上方においてプラズマを発生させ、エッチングガスを含むプラズマを光取出面１１ａに暴露させる。
電極形成工程では、図８に示すように、ｎ型半導体層８の光取出面１１ａを、ｎ型半導体層８中のドーパント元素と同一の元素を含有するエッチングガスによりドライエッチングしてから、光取出面１１ａにｎ型電極層９を形成する。
具体的には、メッキ層１及び化合物半導体層１１等を含むメッキ基板をプラズマドライエッチング装置のチャンバに収納し、ｎ型半導体層８中のドーパント元素と同一の元素を含有するエッチングガスからなる反応ガスをチャンバ内に供給し、化合物半導体層１１の上方においてプラズマを発生させ、エッチングガスを含むプラズマを光取出面１１ａに暴露させる。
エッチングガスとしては、ｎ型半導体層８中のドーパント元素がケイ素（Ｓｉ）の場合は、エッチングガスとしてハロゲン化ケイ素を用いることが好ましく、具体的にはＳｉＣｌ４またはＳｉＦ４が好ましい。
また、反応ガスを導入した際のチャンバ内の圧力は、例えば０．２〜２Ｐａの範囲にすることが好ましく、エッチングガスの流量は１５ｓｃｃｍ〜５０ｓｃｃｍの範囲が好ましく、プラズマのパワーは１２０Ｗ程度が好ましく、バイアスは５０Ｗ程度が好ましく、処理時間は１５０秒程度がよい。
このようなエッチング処理を行うことによって、ｎ型半導体層８の表面近傍にエッチングガスに含まれるＳｉが打ち込まれて、表面近傍のＳｉ濃度が高められると考えられる。
また、反応ガスを導入した際のチャンバ内の圧力は、例えば０．２〜２Ｐａの範囲にすることが好ましく、エッチングガスの流量は１５ｓｃｃｍ〜５０ｓｃｃｍの範囲が好ましく、プラズマのパワーは１２０Ｗ程度が好ましく、バイアスは５０Ｗ程度が好ましく、処理時間は１５０秒程度がよい。
このようなエッチング処理を行うことによって、ｎ型半導体層８の表面近傍にエッチングガスに含まれるＳｉが打ち込まれて、表面近傍のＳｉ濃度が高められると考えられる。
次に、図８に示すように、プラズマ処理後のｎ型半導体層８の上に、Ｃｒ膜、Ｔｉ膜及びＡｕ膜を順次積層してｎ型電極層９を形成する。また、ｎ型電極層９は、このような３層構造に限らず、Ｔｉ膜、Ａｌ膜、Ｔｉ膜及びＡｕ膜が積層されてなる４層構造でもよい。ｎ型電極層９の形成は、例えば、スパッタリング法や蒸着法を用いればよい。
上記の如く、ｎ型半導体層８の表面をプラズマで処理してから、Ｃｒ膜またはＴｉ膜等を積層することによって、ｎ型電極層９を構成するＣｒ膜またはＴｉ膜とｎ型半導体層８とをオーミック接触させることができる。この場合、ｎ型電極層９の形成後のアニールを必要としない。むしろ、アニールすることによって電気特性を悪化させてしまうことがあり、また、反射膜のＡｇ合金がマイグレーションを起こし、反射率が低下するので好ましくない。
上記の如く、ｎ型半導体層８の表面をプラズマで処理してから、Ｃｒ膜またはＴｉ膜等を積層することによって、ｎ型電極層９を構成するＣｒ膜またはＴｉ膜とｎ型半導体層８とをオーミック接触させることができる。この場合、ｎ型電極層９の形成後のアニールを必要としない。むしろ、アニールすることによって電気特性を悪化させてしまうことがあり、また、反射膜のＡｇ合金がマイグレーションを起こし、反射率が低下するので好ましくない。
「仮貼付基板除去工程」
次に、仮貼付基板除去工程では、図９に示すように、仮貼付基板２４をメッキ層１から剥離、除去する。
具体的には、図９に示すように、メッキ層１に仮貼付基板２４を貼着している熱発泡テープ２５を加熱することで貼着力を低下させることにより、仮貼付基板２４をメッキ層１から引き剥がして除去する。
次に、仮貼付基板除去工程では、図９に示すように、仮貼付基板２４をメッキ層１から剥離、除去する。
具体的には、図９に示すように、メッキ層１に仮貼付基板２４を貼着している熱発泡テープ２５を加熱することで貼着力を低下させることにより、仮貼付基板２４をメッキ層１から引き剥がして除去する。
「ダイシング工程」
次に、ダイシング工程では、図１０〜図１１に示すように、メッキ層１の内、分離用レジスト層２２（図６（ｂ）等参照）によって分断された部分に沿って、メッキ層１を切断する。
具体的には、図１０に示すように、メッキ層１において、前記除去工程において分離用レジスト層２２が除去されることによって形成された分断溝１ｂの底部で残存した部分に沿って、例えば、レーザスクライブ法を用いてレーザを照射して切断する。この際、メッキ層１における分断溝１ｂ底部の残存部分が６０μｍ以下であれば、この部分をレーザ照射によって容易に切断することができる。また、この際、メッキ層１のレーザによる切断面は、メッキ層１を構成する銅が溶融した状態となる。
その後、上記方法で切断された分断溝１ｂの底部は、各々の切断面同士が溶融銅によって再溶着する。
これにより、メッキ層１全体が再溶着された状態となるため、分断された素子が飛び散ること無くウェーハ全体で保持される。一方、上記のように再溶着した銅は強度面で脆いので、微弱な機械的応力を印加することにより、容易にブレークして切断、分割することができ、複数のダイオードＡが得られる。
このようなダイシング工程を行なうことにより、図１１（図１も参照）に示すような、複数の発光ダイオードＡが得られる。
次に、ダイシング工程では、図１０〜図１１に示すように、メッキ層１の内、分離用レジスト層２２（図６（ｂ）等参照）によって分断された部分に沿って、メッキ層１を切断する。
具体的には、図１０に示すように、メッキ層１において、前記除去工程において分離用レジスト層２２が除去されることによって形成された分断溝１ｂの底部で残存した部分に沿って、例えば、レーザスクライブ法を用いてレーザを照射して切断する。この際、メッキ層１における分断溝１ｂ底部の残存部分が６０μｍ以下であれば、この部分をレーザ照射によって容易に切断することができる。また、この際、メッキ層１のレーザによる切断面は、メッキ層１を構成する銅が溶融した状態となる。
その後、上記方法で切断された分断溝１ｂの底部は、各々の切断面同士が溶融銅によって再溶着する。
これにより、メッキ層１全体が再溶着された状態となるため、分断された素子が飛び散ること無くウェーハ全体で保持される。一方、上記のように再溶着した銅は強度面で脆いので、微弱な機械的応力を印加することにより、容易にブレークして切断、分割することができ、複数のダイオードＡが得られる。
このようなダイシング工程を行なうことにより、図１１（図１も参照）に示すような、複数の発光ダイオードＡが得られる。
なお、ダイシング工程においてメッキ層１を切断し、複数のダイオードＡを得る方法としては、上記したレーザスクライブ法の他、例えば、メッキ層１の化合物半導体層１１と反対側の面１ａを、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等の方法で研磨することにより、メッキ層１における分断溝１ｂの底部で残存した部分を除去する方法を用いることも可能である。
『製造方法の他の例』
以下、本発明の発光ダイオードの製造方法の他の例について、図面を参照しつつ各工程を説明する。なお、本例においては、上述したような本実施形態の製造方法の一例と共通する構成については共通の符号を付与するとともに共通の図面を用いて説明し、また、各例において共通する工程については、図面やその詳しい説明を省略する。
以下、本発明の発光ダイオードの製造方法の他の例について、図面を参照しつつ各工程を説明する。なお、本例においては、上述したような本実施形態の製造方法の一例と共通する構成については共通の符号を付与するとともに共通の図面を用いて説明し、また、各例において共通する工程については、図面やその詳しい説明を省略する。
本例の発光ダイオードの製造方法では、主として、メッキ工程において、シード層２上に第1メッキ層１６を形成した後、該第1メッキ層１６上に分離用レジスト層２２を形成するとともに、該分離用レジスト層２２と同じ厚さ寸法の第２メッキ層１７を形成することにより、分離用レジスト層２２によって一部が分断されてなるメッキ層１５を形成する方法とした点で、上述したような本実施形態の製造方法の一例とは異なる。
また、本例では、積層工程及びシード層形成工程については、上記製造方法の一例と共通であるので、上記したメッキ工程以降の工程を中心に説明する。
また、本例では、積層工程及びシード層形成工程については、上記製造方法の一例と共通であるので、上記したメッキ工程以降の工程を中心に説明する。
本例のメッキ工程では、まず、図１２（ａ）に示すように、シード層２上に、第１メッキ層１６を形成する。この際、第１メッキ層１６の厚さを、例えば、６０μｍとして形成する。
次に、図１２（ｂ）に示すように、第１メッキ層１６上に、分離用レジスト層２２を形成する。この際、分離用レジスト層２２を、例えば、高さ寸法が１００〜２５０μｍ程度、幅が数十μｍ程度になるように形成する。
次に、図１２（ｃ）に示すように、第１メッキ層１６及び分離用レジスト層２２を覆うように第２メッキ層１７を形成することにより、分離用レジスト層２２を包含するメッキ層１５を形成する。このような各メッキ層の形成処理は、上記製造方法の一例と同様、シード層２に電流を印加しつつ電気メッキ法で行うことができる。
そして、図１２（ｄ）に示すように、メッキ層１に仮貼付基板２４を、熱発泡テープ２５を用いて貼り付ける。
次に、図１２（ｂ）に示すように、第１メッキ層１６上に、分離用レジスト層２２を形成する。この際、分離用レジスト層２２を、例えば、高さ寸法が１００〜２５０μｍ程度、幅が数十μｍ程度になるように形成する。
次に、図１２（ｃ）に示すように、第１メッキ層１６及び分離用レジスト層２２を覆うように第２メッキ層１７を形成することにより、分離用レジスト層２２を包含するメッキ層１５を形成する。このような各メッキ層の形成処理は、上記製造方法の一例と同様、シード層２に電流を印加しつつ電気メッキ法で行うことができる。
そして、図１２（ｄ）に示すように、メッキ層１に仮貼付基板２４を、熱発泡テープ２５を用いて貼り付ける。
本例では、メッキ層１５を上記方法で形成することにより、図１２（ｃ）及び図１２（ｄ）に示すような、分離用レジスト層２２によって一部が分断されてなるメッキ層１５となる。このメッキ層１５は、後述の除去工程における分離用レジスト２２の除去によって分断溝１５ｂ（図１３（ｃ）参照）が形成され、この分断溝１５ｂの底部に残存する部分が化合物半導体層１１側に配されている点で、図５（ｃ）に示す一例のメッキ層１とは異なる。
次に、本例の除去工程では、まず、図１３（ａ）及び図１３（ｂ）に示すように、上記製造方法の一例と同様の方法を用いて、基板２１を、複数の化合物半導体層１１及び平坦化用レジスト層２３から剥離して、複数の化合物半導体層１１に備えられるｎ型半導体層８の光取出面１１ａを露出させる。
次に、図１３（ｃ）に示すように、平坦化用レジスト層２３及び分離用レジスト層２２を、溶解除去もしくはアッシング除去の何れかの方法を用いて除去する。また、この際、メッキ層１５に包含される分離用レジスト層２２の除去は、仮貼付基板２４を一時剥離して行なう。この際、メッキ層１５において分離用レジスト層２２によって分断された部分には、分断溝１５ｂが形成される。このようにして、平坦化用レジスト層２３及び分離用レジスト層２２を除去した後、図１３（ｄ）に示すように、再度、メッキ層１５に仮貼付基板２４を貼り付ける。
次に、図１３（ｃ）に示すように、平坦化用レジスト層２３及び分離用レジスト層２２を、溶解除去もしくはアッシング除去の何れかの方法を用いて除去する。また、この際、メッキ層１５に包含される分離用レジスト層２２の除去は、仮貼付基板２４を一時剥離して行なう。この際、メッキ層１５において分離用レジスト層２２によって分断された部分には、分断溝１５ｂが形成される。このようにして、平坦化用レジスト層２３及び分離用レジスト層２２を除去した後、図１３（ｄ）に示すように、再度、メッキ層１５に仮貼付基板２４を貼り付ける。
次に、本例では、絶縁膜形成工程、粗面化工程、電極形成工程、仮貼付基板除去工程及びダイシング工程については、上記した製造方法の一例と同様の方法を用いることができる。本例では、上記した各工程により、図１１（図１も参照）に示すような、複数の発光ダイオードＡが得られる。
以上説明したように、本実施形態の発光ダイオードＡの製造方法によれば、上記構成の如く、メッキ層１に仮貼付基板２４を貼り付けることにより、サファイアからなる基板２１を除去した後のウェーハに剛性を持たせることができるので、取り扱い性を向上させることが可能となる。
また、メッキ層１において、分離用レジスト層２２の除去によって形成される分断溝１ｂの底部の残存部分に沿って、レーザスクライブによってメッキ層１を切断するダイシング工程が備えられているので、メッキ層１のレーザによる切断面が溶融状態となった後、各々の切断面同士が溶融銅によって再溶着し、分断された素子が飛び散ること無くウェーハ全体で保持される。一方、再溶着した銅は脆いので、容易にブレークして切断、分割することができ、また、ダイシング用のテーブル上に粘着テープを貼り付け、この上にウェーハを設置することにより、再溶着した複数の素子を容易に分割して複数のダイオードＡとして取り出すことができるので、素子分割時の管理を容易になる。従って、素子特性に優れた発光ダイオードＡを高効率で製造することが可能となる。
また、メッキ層１において、分離用レジスト層２２の除去によって形成される分断溝１ｂの底部の残存部分に沿って、レーザスクライブによってメッキ層１を切断するダイシング工程が備えられているので、メッキ層１のレーザによる切断面が溶融状態となった後、各々の切断面同士が溶融銅によって再溶着し、分断された素子が飛び散ること無くウェーハ全体で保持される。一方、再溶着した銅は脆いので、容易にブレークして切断、分割することができ、また、ダイシング用のテーブル上に粘着テープを貼り付け、この上にウェーハを設置することにより、再溶着した複数の素子を容易に分割して複数のダイオードＡとして取り出すことができるので、素子分割時の管理を容易になる。従って、素子特性に優れた発光ダイオードＡを高効率で製造することが可能となる。
また、本実施形態の発光ダイオードＡの製造方法によれば、化合物半導体層１１にメッキ層１を形成し、その後、基板２１を除去することによって、ｎ型電極層９及びメッキ層１によって化合物半導体層１１が挟まれた所謂上下電極構造の発光ダイオードＡを形成することができる。このようにして得られた発光ダイオードＡは、Ｃｕ等からなるメッキ層１を備えるので、発光に伴って発生した熱を容易に放熱させることができる。
また、上記の発光ダイオードＡの製造方法によれば、シード層２を形成し、シード層２にメッキ層１を形成するので、シード層２を介してメッキ層１を強固に接合させることができ、機械的強度に優れた発光ダイオードＡを製造できる。
［ランプ］
以上説明したような、本発明に係る発光ダイオードの製造方法によって得られる、図１に示すような上下電極型の発光ダイオードＡと蛍光体とを組み合わせることにより、当業者周知の手段を用いてランプを構成することができる。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明では、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
以上説明したような、本発明に係る発光ダイオードの製造方法によって得られる、図１に示すような上下電極型の発光ダイオードＡと蛍光体とを組み合わせることにより、当業者周知の手段を用いてランプを構成することができる。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明では、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
例えば、図１４に示す例のように、上下電極型の発光ダイオードＡを砲弾型に実装する場合には、２本のフレームの内の一方（図１４ではフレーム８１）に発光ダイオードＡを銀ペーストなどの導電性接着材で接着して発光ダイオードＡのメッキ層１（図１に示す符号１参照）をフレーム８１に接合し、発光ダイオードＡのｎ型電極層９（図１に示す符号９参照）をワイヤー８３でフレーム８２に接合する。そして、透明な樹脂からなるモールド８４で発光ダイオードＡの周辺を封止することにより、図１７に示すような砲弾型のランプ８０を作製することができる。
上述のような本発明のランプ８０は、本発明に係る発光ダイオードの製造方法によって得られる発光ダイオードＡが用いられてなるものなので、発光特性等に優れたものとなる。
上述のような本発明のランプ８０は、本発明に係る発光ダイオードの製造方法によって得られる発光ダイオードＡが用いられてなるものなので、発光特性等に優れたものとなる。
１、１５…メッキ層、１６…第１メッキ層（メッキ層）、１７…第２メッキ層（メッキ層）、１ｂ、１５ｂ…分断溝、２…シード層、５…反射性ｐ型電極層、６…ｐ型半導体層、７…発光層、８…ｎ型半導体層、９…ｎ型電極層、１０…保護用の絶縁膜、１１…化合物半導体層、１１ａ…光取出面、１１ｂ…側面（周囲面）、２１…基板、２２…分離用レジスト層、２３…平坦化用レジスト層、２４…仮貼付基板、Ａ…発光ダイオード
Claims (8)
- 基板上に、ｎ型半導体層、発光層、ｐ型半導体層を順次積層した後、分離溝を形成し、さらに反射性ｐ型電極層を積層して複数の化合物半導体層を形成する積層工程と、
前記複数の化合物半導体層の各々の間の前記分離溝に、平坦化用レジスト層を埋め込むように形成する平坦化工程と、
前記複数の化合物半導体層及び前記平坦化用レジスト層の上にシード層を形成するシード層形成工程と、
前記シード層上に、前記平坦化用レジスト層に沿う分離用レジスト層を包含し、該分離用レジスト層によって一部が分断されてなるメッキ層を形成するとともに、該メッキ層に仮貼付基板を貼り付けるメッキ工程と、
前記基板を前記複数の化合物半導体層及び前記平坦化用レジスト層から剥離して、前記複数の化合物半導体層に備えられる前記ｎ型半導体層の光取出面を露出させるとともに、平坦化用レジスト層及び分離用レジスト層を除去する除去工程と、
前記複数の化合物半導体層に備えられるｎ型半導体層上にｎ型電極層を形成する電極形成工程と、
前記仮貼付基板を除去する仮貼付基板除去工程と、
前記メッキ層の内、前記分離用レジスト層によって分断された部分に沿って、前記メッキ層を切断するダイシング工程と、
を具備してなることを特徴とする発光ダイオードの製造方法。 - 前記メッキ工程において、前記シード層上に分離用レジスト層を形成し、前記メッキ層を前記分離用レジスト層よりも厚く形成することにより、前記分離用レジスト層によって一部が分断されてなるメッキ層を形成することを特徴とする請求項１に記載の発光ダイオードの製造方法。
- 前記メッキ工程において、前記シード層上に第1メッキ層を形成した後、該第1メッキ層上に分離用レジスト層を形成するとともに、該分離用レジスト層と同じ厚さ寸法の第２メッキ層を形成することにより、前記分離用レジスト層によって一部が分断されてなるメッキ層を形成することを特徴とする請求項１に記載の発光ダイオードの製造方法。
- 前記除去工程は、前記メッキ層に包含される前記分離用レジスト層を除去することにより、前記メッキ層の内、前記分離用レジスト層によって分断された部分に分断溝を形成することを特徴とする請求項１〜３の何れか1項に記載の発光ダイオードの製造方法。
- 前記除去工程と前記電極形成工程との間において、前記複数の化合物半導体層の周囲面に、保護用の絶縁膜を形成する絶縁膜形成工程を設けることを特徴とする請求項１〜４の何れか1項に記載の発光ダイオードの製造方法。
- 前記絶縁膜形成工程と前記電極形成工程との間において、前記ｎ型半導体層の前記光取出面を粗面化する粗面化工程を設けることを特徴とする請求項５に記載の発光ダイオードの製造方法。
- 請求項１〜６の何れか１項に記載の製造方法で得られる発光ダイオード。
- 請求項７に記載の発光ダイオードが用いられてなるランプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007251479A JP5074138B2 (ja) | 2007-09-27 | 2007-09-27 | 発光ダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007251479A JP5074138B2 (ja) | 2007-09-27 | 2007-09-27 | 発光ダイオードの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009081407A true JP2009081407A (ja) | 2009-04-16 |
| JP5074138B2 JP5074138B2 (ja) | 2012-11-14 |
Family
ID=40655899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007251479A Active JP5074138B2 (ja) | 2007-09-27 | 2007-09-27 | 発光ダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5074138B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011187556A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法 |
| WO2011118489A1 (ja) * | 2010-03-24 | 2011-09-29 | 住友ベークライト株式会社 | 発光素子の製造方法およびそれを用いてなる発光素子 |
| JP2011249772A (ja) * | 2010-05-24 | 2011-12-08 | Lg Innotek Co Ltd | 発光素子アレイ、発光素子パッケージ |
| JP2011258746A (ja) * | 2010-06-09 | 2011-12-22 | Nichia Chem Ind Ltd | 半導体発光素子の製造方法 |
| JP2013526032A (ja) * | 2010-04-23 | 2013-06-20 | セミコン・ライト・カンパニー・リミテッド | 化合物半導体発光素子 |
| WO2013094083A1 (ja) * | 2011-12-21 | 2013-06-27 | ウェーブスクエア，インコーポレイテッド | Iii族窒化物半導体素子およびその製造方法 |
| CN105098048A (zh) * | 2015-06-19 | 2015-11-25 | 佛山市国星半导体技术有限公司 | Led芯片及其制作方法 |
| JP2017063073A (ja) * | 2015-09-24 | 2017-03-30 | 東芝ライテック株式会社 | 発光装置、および照明装置 |
| JP2019040980A (ja) * | 2017-08-24 | 2019-03-14 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
| CN113675079A (zh) * | 2020-05-14 | 2021-11-19 | 重庆康佳光电技术研究院有限公司 | 一种转移方法及显示装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161458A (ja) * | 1984-09-01 | 1986-03-29 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2005012188A (ja) * | 2003-05-22 | 2005-01-13 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2005051117A (ja) * | 2003-07-30 | 2005-02-24 | Oki Data Corp | 半導体装置の製造方法 |
| JP2005109014A (ja) * | 2003-09-29 | 2005-04-21 | Sony Corp | 素子形成方法および配線形成方法 |
| JP2005347647A (ja) * | 2004-06-04 | 2005-12-15 | Sony Corp | 素子および素子転写方法 |
| JP2007103934A (ja) * | 2005-10-05 | 2007-04-19 | Samsung Electro Mech Co Ltd | 垂直構造発光ダイオードの製造方法 |
| JP2007142420A (ja) * | 2005-11-15 | 2007-06-07 | Samsung Electro Mech Co Ltd | 垂直構造の窒化ガリウム系発光ダイオード素子 |
| JP2007158334A (ja) * | 2005-12-06 | 2007-06-21 | Samsung Electro-Mechanics Co Ltd | 垂直構造の窒化ガリウム系ｌｅｄ素子及びその製造方法 |
| JP2007207981A (ja) * | 2006-02-01 | 2007-08-16 | Rohm Co Ltd | 窒化物半導体発光素子の製造方法 |
-
2007
- 2007-09-27 JP JP2007251479A patent/JP5074138B2/ja active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161458A (ja) * | 1984-09-01 | 1986-03-29 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2005012188A (ja) * | 2003-05-22 | 2005-01-13 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2005051117A (ja) * | 2003-07-30 | 2005-02-24 | Oki Data Corp | 半導体装置の製造方法 |
| JP2005109014A (ja) * | 2003-09-29 | 2005-04-21 | Sony Corp | 素子形成方法および配線形成方法 |
| JP2005347647A (ja) * | 2004-06-04 | 2005-12-15 | Sony Corp | 素子および素子転写方法 |
| JP2007103934A (ja) * | 2005-10-05 | 2007-04-19 | Samsung Electro Mech Co Ltd | 垂直構造発光ダイオードの製造方法 |
| JP2007142420A (ja) * | 2005-11-15 | 2007-06-07 | Samsung Electro Mech Co Ltd | 垂直構造の窒化ガリウム系発光ダイオード素子 |
| JP2007158334A (ja) * | 2005-12-06 | 2007-06-21 | Samsung Electro-Mechanics Co Ltd | 垂直構造の窒化ガリウム系ｌｅｄ素子及びその製造方法 |
| JP2007207981A (ja) * | 2006-02-01 | 2007-08-16 | Rohm Co Ltd | 窒化物半導体発光素子の製造方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011187556A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法 |
| WO2011118489A1 (ja) * | 2010-03-24 | 2011-09-29 | 住友ベークライト株式会社 | 発光素子の製造方法およびそれを用いてなる発光素子 |
| CN102822997A (zh) * | 2010-03-24 | 2012-12-12 | 住友电木株式会社 | 发光元件的制造方法及用该方法制成的发光元件 |
| JP2013526032A (ja) * | 2010-04-23 | 2013-06-20 | セミコン・ライト・カンパニー・リミテッド | 化合物半導体発光素子 |
| EP2390927B1 (en) * | 2010-05-24 | 2020-09-30 | LG Innotek Co., Ltd. | Light emitting device array |
| JP2011249772A (ja) * | 2010-05-24 | 2011-12-08 | Lg Innotek Co Ltd | 発光素子アレイ、発光素子パッケージ |
| JP2011258746A (ja) * | 2010-06-09 | 2011-12-22 | Nichia Chem Ind Ltd | 半導体発光素子の製造方法 |
| WO2013094083A1 (ja) * | 2011-12-21 | 2013-06-27 | ウェーブスクエア，インコーポレイテッド | Iii族窒化物半導体素子およびその製造方法 |
| JPWO2013094083A1 (ja) * | 2011-12-21 | 2015-04-27 | ビービーエスエイ リミテッドＢＢＳＡ Ｌｉｍｉｔｅｄ | Ｉｉｉ族窒化物半導体素子およびその製造方法 |
| CN105098048A (zh) * | 2015-06-19 | 2015-11-25 | 佛山市国星半导体技术有限公司 | Led芯片及其制作方法 |
| JP2017063073A (ja) * | 2015-09-24 | 2017-03-30 | 東芝ライテック株式会社 | 発光装置、および照明装置 |
| JP2019040980A (ja) * | 2017-08-24 | 2019-03-14 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
| CN113675079A (zh) * | 2020-05-14 | 2021-11-19 | 重庆康佳光电技术研究院有限公司 | 一种转移方法及显示装置 |
| CN113675079B (zh) * | 2020-05-14 | 2022-08-23 | 重庆康佳光电技术研究院有限公司 | 一种转移方法及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5074138B2 (ja) | 2012-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5278317B2 (ja) | 発光ダイオードの製造方法 | |
| JP5074138B2 (ja) | 発光ダイオードの製造方法 | |
| JP5232975B2 (ja) | 発光ダイオードの製造方法及び発光ダイオード、並びにランプ | |
| JP2009099675A (ja) | 発光ダイオードの製造方法及び発光ダイオード、並びにランプ | |
| US11211537B2 (en) | Vertical light emitting devices with nickel silicide bonding and methods of manufacturing | |
| EP2063469B1 (en) | Method of manufacturing vertical light emitting diode | |
| JP4951443B2 (ja) | 発光ダイオードの製造方法 | |
| JP4137936B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2009105123A (ja) | 発光ダイオードおよびその製造方法 | |
| EP2003705B1 (en) | Method for manufacturing gallium nitride compound semiconductor light-emitting device, gallium nitride compound semiconductor light-emitting device and lamp using same | |
| TWI520387B (zh) | 垂直結構半導體發光裝置及其製造方法 | |
| US7897423B2 (en) | Method for production of a radiation-emitting semiconductor chip | |
| JP5232971B2 (ja) | 窒化物系半導体発光素子の製造方法 | |
| JP2013102240A (ja) | 二重ヘテロ構造の発光領域を有するｉｉｉ族窒化物発光デバイス | |
| KR20100008123A (ko) | 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자 | |
| JP2010093186A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ | |
| JP2008305874A (ja) | 発光素子における電極構造の形成方法、及び、積層構造体の形成方法 | |
| JP2011040535A (ja) | 半導体発光素子及びその製造方法 | |
| JP2007081312A (ja) | 窒化物系半導体発光素子の製造方法 | |
| KR100916366B1 (ko) | 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법 | |
| US20100065870A1 (en) | Light emitting device | |
| KR101480551B1 (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
| KR101171855B1 (ko) | 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자 | |
| JP5422341B2 (ja) | 半導体発光素子およびその製造方法 | |
| US20070126008A1 (en) | Gallium nitride-based compound semiconductor light-emitting device, positive electrode for the device, light-emitting diode and lamp using the device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120823 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5074138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |