JPS6161458A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS6161458A JPS6161458A JP59183479A JP18347984A JPS6161458A JP S6161458 A JPS6161458 A JP S6161458A JP 59183479 A JP59183479 A JP 59183479A JP 18347984 A JP18347984 A JP 18347984A JP S6161458 A JPS6161458 A JP S6161458A
- Authority
- JP
- Japan
- Prior art keywords
- light
- film
- semiconductor device
- light emitting
- shielding region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 239000011347 resin Substances 0.000 claims abstract description 22
- 229920005989 resin Polymers 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000000926 separation method Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 2
- 239000000203 mixture Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 19
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 240000002329 Inga feuillei Species 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体装置、特にメサ構造の発光ダイオード
を有する発光ダイオードモノリシックアレイ及びその製
造方法に関する。
を有する発光ダイオードモノリシックアレイ及びその製
造方法に関する。
（従来の技術）
先ず、この発明の理解を容易にするため、従来のメサ構
造の発光ダイオードを有する発光ダイオードモノリシッ
クアレイの構造及び製造方法を第２図を参照して簡単に
説明する。
造の発光ダイオードを有する発光ダイオードモノリシッ
クアレイの構造及び製造方法を第２図を参照して簡単に
説明する。
従来においては、基板２０上にｐｎ接合を形成するため
の第一及び第二半導体層２１及び２２を順次に成長させ
、次に、第二半導体層２２の表面から選択的にメサエ・
ンチングを行って分離溝２３を形成し、これら分離溝２
３によって、複数個のメサ構造の発光ダイオード２４に
分離する。然る後、発光ダイオード２４の表面の発光部
２５に電極２６を設けていた。
の第一及び第二半導体層２１及び２２を順次に成長させ
、次に、第二半導体層２２の表面から選択的にメサエ・
ンチングを行って分離溝２３を形成し、これら分離溝２
３によって、複数個のメサ構造の発光ダイオード２４に
分離する。然る後、発光ダイオード２４の表面の発光部
２５に電極２６を設けていた。
（発明が解決しようとする問題点）
しかしながら、このような従来の方法で形成されたモノ
リシック型アレイによれば、メサ構造の発光ダイオード
２４が互いに分離溝２３で空間的に分１唾されているの
で、発光ダイオード２４の表面の本来の発光部２５はも
とより、メサ構造の側面２７からも発光してしまい、近
接して配置している他の発光ダイオードからあたかも発
光しているように間違えられるという欠点があった。
リシック型アレイによれば、メサ構造の発光ダイオード
２４が互いに分離溝２３で空間的に分１唾されているの
で、発光ダイオード２４の表面の本来の発光部２５はも
とより、メサ構造の側面２７からも発光してしまい、近
接して配置している他の発光ダイオードからあたかも発
光しているように間違えられるという欠点があった。
さらに、このような従来構造では、分離溝２３が存在し
ているため、電極の引き出しや配線が困難であった。
ているため、電極の引き出しや配線が困難であった。
この発明の目的は、このよな半導体装置の欠点を除去し
た構造の半導体装置及びその製造方法を提供することに
ある。
た構造の半導体装置及びその製造方法を提供することに
ある。
（問題点を解決するための手段）
この目的の達成を図るため、この発明の半導体装置によ
れば、分離溝を埋込んで設けられた遮光性領域を含むこ
とを特徴とする。その場合、この遮光性領域を遮光性膜
と感光性樹脂膜とで構成するのが好適である。
れば、分離溝を埋込んで設けられた遮光性領域を含むこ
とを特徴とする。その場合、この遮光性領域を遮光性膜
と感光性樹脂膜とで構成するのが好適である。
さらに、この発明の方法によれば、分離溝に遮光性領域
を埋込み、該遮光性領域上に電極を被着することを特徴
とする。この場合、この遮光性領域を分離溝の面上に遮
光性膜を被着し、次に該遮光性膜上に感光性樹脂膜を設
けて形成するのが好適である。
を埋込み、該遮光性領域上に電極を被着することを特徴
とする。この場合、この遮光性領域を分離溝の面上に遮
光性膜を被着し、次に該遮光性膜上に感光性樹脂膜を設
けて形成するのが好適である。
（作用）
このような半導体装置によれば、分離溝に遮光性領域が
埋込み設けられているので、発光ダイオードの発光はダ
イオード表面の本来の発光部に限定されるので、隣接す
る発光ダイオードの発光とは峻別出来る。
埋込み設けられているので、発光ダイオードの発光はダ
イオード表面の本来の発光部に限定されるので、隣接す
る発光ダイオードの発光とは峻別出来る。
さらに、分離溝が遮光性領域で埋込まれているので、メ
サ構造の段差がなくなり、従って、この遮光性領域の上
に配線又は引き出し電極を設けることが簡単かつ容易と
なる。
サ構造の段差がなくなり、従って、この遮光性領域の上
に配線又は引き出し電極を設けることが簡単かつ容易と
なる。
また、この発明の方法によれば、メサエッチング後に分
＃ｙｔを遮光性領域で埋込めば良いので、簡単かつ容易
にこの発明の半導体装置を製造することが出来る。
＃ｙｔを遮光性領域で埋込めば良いので、簡単かつ容易
にこの発明の半導体装置を製造することが出来る。
（実施例）
以下、図面を参照して、この発明の実施例につき説明す
る。
る。
第１図（Ａ）〜（Ｃ）はこの発明の半導体装置の製造工
程図で、各図は主要製造工程段階での断面を路線的に示
している。
程図で、各図は主要製造工程段階での断面を路線的に示
している。
尚、−の実施例ではＧａＰ発光ダイオードにつぎ説明す
る。
る。
先ず、ｎ−ＧａＰ基板１を用意し、この基板上に適当な
方法例えば液相成長法、気相成長法或いはＭＯ−ＣＶＤ
法により第一半導体層２であるｎ −ＧａＰ層及び第二
半導体層３であるｐ−ＧａＰ層を順次数ｐ−ｍ〜士数ｗ
ｆｆｌの厚みでエピタキシャル成長させる。続いて、図
には示していないが、ＣＶＤ法により第二半導体層３上
に例えば５ｉ０２膜を設け、然る後、通常のリングラフ
ィ技術を用いて５１０２膜を所望のパターンにエツチン
グし、わ２いて、この５ｉ０２１１Ｑパターンをエツチ
ングマスクとして王水或いはリン６省等のエツチング液
を用いて第二半導体層３であるｐ−ＧａＰ層を部分的に
エツチングして第１図（Ａ）に示すようなウェハ構造を
得る。このエツチングにより、この各発光ダイオード４
を分離する分離溝５を形成して、メサ構造の発光ダイオ
ード４が多数配列したダイオードアレイを得る。
方法例えば液相成長法、気相成長法或いはＭＯ−ＣＶＤ
法により第一半導体層２であるｎ −ＧａＰ層及び第二
半導体層３であるｐ−ＧａＰ層を順次数ｐ−ｍ〜士数ｗ
ｆｆｌの厚みでエピタキシャル成長させる。続いて、図
には示していないが、ＣＶＤ法により第二半導体層３上
に例えば５ｉ０２膜を設け、然る後、通常のリングラフ
ィ技術を用いて５１０２膜を所望のパターンにエツチン
グし、わ２いて、この５ｉ０２１１Ｑパターンをエツチ
ングマスクとして王水或いはリン６省等のエツチング液
を用いて第二半導体層３であるｐ−ＧａＰ層を部分的に
エツチングして第１図（Ａ）に示すようなウェハ構造を
得る。このエツチングにより、この各発光ダイオード４
を分離する分離溝５を形成して、メサ構造の発光ダイオ
ード４が多数配列したダイオードアレイを得る。
次に、分離溝５に遮光性領域６（第１図（Ｃ）に示す）
を埋込む、この実施例ではこの遮光性領域６を絶縁性の
遮光性膜７と感光性樹脂膜８とで形成する（第１図（Ｇ
）に示す）。そのため、先ず、この第１図（Ａ）の構造
のウェハの表面にこの面に沿って、例えば減圧ＣＶＤ法
によりノンドープポリシリコン膜を或いはプラズマＣＶ
Ｄ法によりアモルファスシリコン膜を、遮光性膜７とし
て被着する。この遮光性膜７の厚みを例えば少なくとも
０゜３ ｇ＋ａ以上とするのが好適である。続いてフォ
トリングラフィ技術を用いて、発光ダイオード４の表面
の発光部９の上側の遮光性Ｍ７のみを除去してこの発光
部９を露出させると共に、分＃溝５の面に沿う部分の遮
光性Ｑｉ ７のみを残存させて第１図（Ｂ）に示すよう
なウェハ構造を得る。
を埋込む、この実施例ではこの遮光性領域６を絶縁性の
遮光性膜７と感光性樹脂膜８とで形成する（第１図（Ｇ
）に示す）。そのため、先ず、この第１図（Ａ）の構造
のウェハの表面にこの面に沿って、例えば減圧ＣＶＤ法
によりノンドープポリシリコン膜を或いはプラズマＣＶ
Ｄ法によりアモルファスシリコン膜を、遮光性膜７とし
て被着する。この遮光性膜７の厚みを例えば少なくとも
０゜３ ｇ＋ａ以上とするのが好適である。続いてフォ
トリングラフィ技術を用いて、発光ダイオード４の表面
の発光部９の上側の遮光性Ｍ７のみを除去してこの発光
部９を露出させると共に、分＃溝５の面に沿う部分の遮
光性Ｑｉ ７のみを残存させて第１図（Ｂ）に示すよう
なウェハ構造を得る。
次に、第１図（Ｂ）のウェハ構造の表面に感光性樹脂を
発光部９及び遮光性膜７が形成されている分離溝５の凹
部にスピンコ〜トレ、続いて、発光部９の上側部分の感
光性樹脂のみをリングラフィ技術を用いて感光し、ジメ
チルホルムアミド系の現像液を用いて現像して除去する
と共に、凹部に埋込まれた感光性樹脂膜８形成し、よっ
てこの遮光性膜６と感光性樹脂膜８とで遮光性領域すな
わち埋込層６を形成する。
発光部９及び遮光性膜７が形成されている分離溝５の凹
部にスピンコ〜トレ、続いて、発光部９の上側部分の感
光性樹脂のみをリングラフィ技術を用いて感光し、ジメ
チルホルムアミド系の現像液を用いて現像して除去する
と共に、凹部に埋込まれた感光性樹脂膜８形成し、よっ
てこの遮光性膜６と感光性樹脂膜８とで遮光性領域すな
わち埋込層６を形成する。
次に、この埋込層６である感光性樹脂１模をＮ２とｏ２
との混合ガス雰囲気中で４００°Ｃ〜５００’ｃの温度
で約１時間ベーキングを行ってこの樹脂膜８の表面を平
担化すると共に、樹脂＋１Ｕ ８を硬化させる。
との混合ガス雰囲気中で４００°Ｃ〜５００’ｃの温度
で約１時間ベーキングを行ってこの樹脂膜８の表面を平
担化すると共に、樹脂＋１Ｕ ８を硬化させる。
次に、所要の電極すなわちｐ側木−ミック電極となり得
る例えばＣｒ−Ａｕ或いはＢｅ−Ａｕを真空蒸着によっ
てウェハ全面に被着し、続いてリングラフィ技術を用い
て所定のパターンにエツチングを行って発光部９の一部
分から埋込層である遮光性領域６上に至る電極ｌＯを形
成する。そして、最終的に、基板１の下面を研摩した後
その面に他方の電極すなわちｎ側電極１１を真空蒸着に
より被着して第１図（Ｃ）に示すような半導体装置の構
造を得る。
る例えばＣｒ−Ａｕ或いはＢｅ−Ａｕを真空蒸着によっ
てウェハ全面に被着し、続いてリングラフィ技術を用い
て所定のパターンにエツチングを行って発光部９の一部
分から埋込層である遮光性領域６上に至る電極ｌＯを形
成する。そして、最終的に、基板１の下面を研摩した後
その面に他方の電極すなわちｎ側電極１１を真空蒸着に
より被着して第１図（Ｃ）に示すような半導体装置の構
造を得る。
上述した説明からも明らかなように、このようにして製
造された半導体装置はメサ構造の各発光ダイオード４間
の分離溝５を埋込んでいる遮光性領域６が設けられた構
造となっている。
造された半導体装置はメサ構造の各発光ダイオード４間
の分離溝５を埋込んでいる遮光性領域６が設けられた構
造となっている。
尚、この発明は上述した実施例にのみ限定されるもので
はない０例えば、遮光性領域を遮光性膜と感光性樹脂膜
との二層で形成したが、遮光性を有する一層の膜で形成
することも出来る。
はない０例えば、遮光性領域を遮光性膜と感光性樹脂膜
との二層で形成したが、遮光性を有する一層の膜で形成
することも出来る。
また、上述した実施例において、感光性樹脂を用いたが
、これは分子！ａ’ ＩＭの幅が一般には０．１ｍｍ程
度とせまいので、直接分離溝内にのみに樹脂層を形成す
るのが困難であるからであるが、この感光性樹脂を用い
る代わりに、酸化アルミニウムを混合した低融点ガラス
を用いれば、分ａｉ内にこれを埋込むように遮光性領域
を直接形成することが出来る。
、これは分子！ａ’ ＩＭの幅が一般には０．１ｍｍ程
度とせまいので、直接分離溝内にのみに樹脂層を形成す
るのが困難であるからであるが、この感光性樹脂を用い
る代わりに、酸化アルミニウムを混合した低融点ガラス
を用いれば、分ａｉ内にこれを埋込むように遮光性領域
を直接形成することが出来る。
さらに、上述した遮光性膜及び感光性樹脂膜の層順序は
もとより、その形成順序は逆にしても良い。
もとより、その形成順序は逆にしても良い。
さらに、上述した実施例でＧａＰのダイオードにつき説
明したが、ＧａＡｓＰ 、 ＡＱＡｓＰ 、 ＩｎＧａ
Ｐそのの材料で形成した発光ダイオードの半導体装置に
もこの発明を適用出来る。
明したが、ＧａＡｓＰ 、 ＡＱＡｓＰ 、 ＩｎＧａ
Ｐそのの材料で形成した発光ダイオードの半導体装置に
もこの発明を適用出来る。
（発明の効果）
上述した説明からも明らかなように、この発明の半導体
装置によれば、メサ構造の発光ダイオードの分離溝に遮
光性領域を有しているので、ダイオード間での光のニジ
ミとか光散乱とかが発生しないので、隣接する発光ダイ
オード間での発光の判別誤りか確実になくなる。
装置によれば、メサ構造の発光ダイオードの分離溝に遮
光性領域を有しているので、ダイオード間での光のニジ
ミとか光散乱とかが発生しないので、隣接する発光ダイ
オード間での発光の判別誤りか確実になくなる。
さらに、遮光性領域により分離溝の凹みがなくなってメ
サ構造の段差がなくなるので、その遮光性領域上に電極
配線や電極の引き出しを簡単容易に行うことが出来る。
サ構造の段差がなくなるので、その遮光性領域上に電極
配線や電極の引き出しを簡単容易に行うことが出来る。
この発明の半導体装置の製造方法によれば、分離溝に通
常の技術を用いて遮光性領域を簡単かつ容易に形成出来
るという利点がある。
常の技術を用いて遮光性領域を簡単かつ容易に形成出来
るという利点がある。
従って、この発明によれば、多層配線が可能となると共
に、この発明を二次元マトリックスディスプレイに適用
出来る。
に、この発明を二次元マトリックスディスプレイに適用
出来る。
第１図（Ａ）〜（Ｃ）はこの発明の半導体装置及びその
製造方法を説明するために供する製造工程図、 第２図は従来の半導体装置及びその製造方法の説明に供
する断面図である。 １・・・基板、 ２・・・第一半導体層３・
・・第二半導体層 ４・・・メサ構造の発光ダイオード ５・・・分離溝、 ６・・・遮光性領域（埋込
層）７・・・遮光性膜、 ８・・・感光性樹脂ｎＱ
９・・・発光部、 １Ｏ１１１・・・電極。
製造方法を説明するために供する製造工程図、 第２図は従来の半導体装置及びその製造方法の説明に供
する断面図である。 １・・・基板、 ２・・・第一半導体層３・
・・第二半導体層 ４・・・メサ構造の発光ダイオード ５・・・分離溝、 ６・・・遮光性領域（埋込
層）７・・・遮光性膜、 ８・・・感光性樹脂ｎＱ
９・・・発光部、 １Ｏ１１１・・・電極。
Claims (1)
- 【特許請求の範囲】 １、互いに分離溝によって分離された複数個のメサ構造
の発光ダイオードを具える半導体装置において、該分離
溝を埋込んで設けられた遮光性領域を含むことを特徴と
する半導体装置。 ２、該遮光性領域を遮光性膜と感光性樹脂膜とで構成し
たことを特徴とする特許請求の範囲第１項記載の半導体
装置。 ３、基板上にｐｎ接合を形成する第一及び第二半導体層
を順次に成長させた後、メサエッチングにより分離溝を
形成することによって複数個のメサ構造の発光ダイオー
ドを互いに分離して半導体装置を製造するに当り、該分
離溝に遮光性領域を埋込み、該遮光性領域上に電極を被
着することを特徴とする半導体装置の製造方法。 ４、前記遮光性領域を、前記分離溝の面上に遮光性膜を
被着し、次に該遮光性膜上に感光性樹脂膜を設けて形成
することを特徴とする特許請求の範囲第３項記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59183479A JPS6161458A (ja) | 1984-09-01 | 1984-09-01 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59183479A JPS6161458A (ja) | 1984-09-01 | 1984-09-01 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6161458A true JPS6161458A (ja) | 1986-03-29 |
Family
ID=16136523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59183479A Pending JPS6161458A (ja) | 1984-09-01 | 1984-09-01 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6161458A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5406095A (en) * | 1992-08-27 | 1995-04-11 | Victor Company Of Japan, Ltd. | Light emitting diode array and production method of the light emitting diode |
| WO2006043234A1 (en) | 2004-10-22 | 2006-04-27 | Koninklijke Philips Electronics N.V. | Semiconductor light-emitting device with improved heatsinking |
| JP2009081407A (ja) * | 2007-09-27 | 2009-04-16 | Showa Denko Kk | 発光ダイオードの製造方法及び発光ダイオード、並びにランプ |
-
1984
- 1984-09-01 JP JP59183479A patent/JPS6161458A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5406095A (en) * | 1992-08-27 | 1995-04-11 | Victor Company Of Japan, Ltd. | Light emitting diode array and production method of the light emitting diode |
| WO2006043234A1 (en) | 2004-10-22 | 2006-04-27 | Koninklijke Philips Electronics N.V. | Semiconductor light-emitting device with improved heatsinking |
| US7891836B2 (en) | 2004-10-22 | 2011-02-22 | Koninklijke Philips Electronics N.V. | Semiconductor light-emitting device with improved heatsinking |
| JP2009081407A (ja) * | 2007-09-27 | 2009-04-16 | Showa Denko Kk | 発光ダイオードの製造方法及び発光ダイオード、並びにランプ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100408585B1 (ko) | 유기 발광 다이오드 매트릭스 제조 방법 | |
| JP3343026B2 (ja) | 半導体集積回路およびその製造方法 | |
| US4182025A (en) | Manufacture of electroluminescent display devices | |
| JPS6161458A (ja) | 半導体装置及びその製造方法 | |
| JPH0629285A (ja) | 半導体装置 | |
| JP2010118572A (ja) | 半導体発光装置の製造方法 | |
| JPS607736A (ja) | 半導体装置の製造方法 | |
| JPH02271617A (ja) | 半導体集積回路の製造方法 | |
| JPH03116946A (ja) | 半導体装置の製造方法 | |
| KR970007107B1 (ko) | 반도체 소자의 평탄화막 형성 방법 | |
| TW202146998A (zh) | 顯示裝置及其製造方法 | |
| JP3008489B2 (ja) | 半導体装置の製造方法 | |
| JPS59171124A (ja) | ホトレジスト被膜の埋込み方法 | |
| JPH02134848A (ja) | 半導体装置の製造方法 | |
| JP2752535B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| CN114429966A (zh) | 一种发光芯片制造方法、发光芯片和发光装置 | |
| JPH0245930A (ja) | 半導体装置の製造方法 | |
| JPS59105339A (ja) | 半導体装置の製造方法 | |
| CN111492485A (zh) | 制造微发光二极管阵列基板的方法、微发光二极管阵列基板、微发光二极管显示设备 | |
| JPH11233620A (ja) | 半導体装置におけるコンタクトホール形成方法 | |
| JPS58153350A (ja) | 半導体装置の製造方法 | |
| JP2000252238A (ja) | 半導体素子の製造方法 | |
| JPS61160974A (ja) | Ｇｔｏサイリスタの製造方法 | |
| JPS60101946A (ja) | 半導体装置の製造方法 | |
| JPS5832425A (ja) | 回路素子接続方法 |