JP2009043834A - 電気回路素子およびその製造方法 - Google Patents

Abstract

【課題】誘電体層に新たな材料を用いる必要がなく、構造が単純で低コストのキャパシタを実現する。
【解決手段】基板１上に設けられた第１の樹脂層２と、第１の樹脂層２上に設けられた第１の配線層３と、第１の配線層３を覆い第１の樹脂層２上に設けられた第２の樹脂層４と、第２の樹脂層４上に設けられた第２の配線層５とを少なくとも備え、第１の配線層３および第２の配線層５がキャパシタを構成した電気回路素子とする。第１の配線層３または第２の配線層５の少なくとも一方が金属めっき層からなることが好ましい。
【選択図】図１

Description

本発明は、例えば高周波用集積回路に利用することが可能な、ウエハレベルパッケージ技術を応用したキャパシタ（容量素子）の構造に関する。

高周波用途の集積化受動素子で使用されるＭＩＭキャパシタ（ＭＩＭ：金属／誘電体／金属）は、下部電極（金属）、上部電極（金属）とそれらの間に配される誘電体層からなる。ＭＩＭキャパシタを用いる技術は、（１）ウエハレベルＣＳＰ技術に属するものと、（２）高周波ＩＣ回路技術に属するものとの、大きくは二つに分類されるものと考えられる。

ウエハレベルＣＳＰ技術に属するものとしては、特許文献１〜３が挙げられる。例えば、特許文献１の図１には、ウエハレベルＣＳＰ技術によるＭＩＭキャパシタの断面図が示されており、下から半導体基板、パッシベーション層、保護膜、ＵＢＭ、第１配線層が順に積層されている。これまでは通常のＷＬＰプロセスで製造することができる。その上に設けられた核心部となる容量素子部は、下部電極、誘電体層、上部電極から形成されており、通常のＷＬＰプロセスとは別に余分な別プロセスが要求される。また、その容量素子の複雑な構造については、特許文献１の段落００３７以降に記載されているように、多くの工程を必要とする。

高周波ＩＣ回路技術に属するものとしては、特許文献４，５が挙げられる。例えば、特許文献５の図２（ｄ）には、キャパシタ、抵抗体、シールド層の形成について示されており、その製造工程は、段落００３５以下に述べられている。
特開２００５−１０８９２９号公報 特開２００２−５７２９１号公報 特開２０００−２３５９７９号公報 特開２００２−６４３４５号公報 特開２００１−２６７３２０号公報

しかしながら、従来の技術には、下記の問題点がある。
１．下部電極として金属配線層上部に薄膜金属層を付加した場合、スパッタプロセスおよびパターニング等の工数が増えることにより、製造コストが増加する。
２．パッシベーション層や封止層、保護層とは違う材質を誘電体層として用いた場合、この新たな誘電体層の形成のためのプロセス（誘電体層形成工程、パターニング工程）が要求され、工数とコストの増加を招く。
３．高周波用途では、キャパシタの容量は電極面積のみならず、電極の厚さにも依存する（フリンジ容量）。すなわち電極厚みを増やせば容量は大きくなる。しかし下部電極として薄膜電極を用いた場合、電極厚みのコントロールが不可能である。
４．特許文献１に記載された容量素子については、構造が極めて複雑である。厚い金属配線層のオブジェクトに巻きつくように薄膜電極が形成されており、機械構造上、ストレスが発生するなど、信頼性に懸念がある。また、構造が複雑であるため、高周波特性の把握が容易ではなく、高周波特有のクロストーク等の現象に悩まされる可能性が考えられる。

本発明は、上記事情に鑑みてなされたものであり、誘電体層に新たな材料を用いる必要がなく、構造が単純で低コストのキャパシタを実現可能な電気回路素子およびその製造方法を提供することを課題とする。

前記課題を解決するため、本発明は、基板上に設けられた第１の樹脂層と、前記第１の樹脂層上に設けられた第１の配線層と、前記第１の配線層を覆い前記第１の樹脂層上に設けられた第２の樹脂層と、前記第２の樹脂層上に設けられた第２の配線層とを少なくとも備え、第１の配線層および第２の配線層の少なくとも一方がキャパシタを構成していることを特徴とする電気回路素子を提供する。
本発明の電気回路素子においては、第１の配線層または第２の配線層の少なくとも一方が金属めっき層を有することが好ましい。
前記キャパシタにおいて、第１の配線層または第２の配線層の対向する面の少なくとも一方が湾曲形状であることが好ましい。
前記第１の配線層は、前記第２の樹脂層を貫通する導体を通じて、前記第２の樹脂層上に設けられた第３の配線層と導通していることが好ましい。
前記基板が半導体基板であり、該半導体基板に形成された集積回路と、前記第１の配線層とが、前記半導体基板上に形成されたパッド部および前記第１の樹脂層を貫通する導体を通じて導通していることが好ましい。

また、本発明は、基板上に設けられた樹脂層と、前記樹脂層の上に設けられた第１の配線層および第２の配線層とを少なくとも備え、第１の配線層および第２の配線層の互いに対向する部位がインターデジタル形状であり、第１の配線層および第２の配線層がキャパシタを構成していることを特徴とする電気回路素子を提供する。

また、本発明は、基板上に第１の樹脂層を設ける工程と、前記第１の樹脂層上に、第１の配線層が設けられる領域が開口した第１のレジストを設ける工程と、前記第１のレジストの開口に第１の配線層を設ける工程と、前記第１のレジストを剥離する工程と、前記第１の配線層を覆う第２の樹脂層を、前記第１の樹脂層上に設ける工程と、前記第２の樹脂層上に、第２の配線層が設けられる領域が開口した第２のレジストを設ける工程と、前記第２のレジストの開口に第２の配線層を設ける工程とを少なくとも備え、第１の配線層および第２の配線層によりキャパシタを構成することを特徴とする電気回路素子の製造方法を提供する。

本発明によれば、第１の配線層および第２の配線層により、構造が単純で低コストのキャパシタを実現することが可能になる。

以下、最良の形態に基づき、図面を参照して本発明を説明する。
図１は、本発明の第１形態例に係る電気回路素子を模式的に示す断面図である。図１に示す電気回路素子は、基板１上に設けられた第１の樹脂層２と、第１の樹脂層２上に設けられた第１の配線層３と、第１の配線層３を覆い第１の樹脂層２上に設けられた第２の樹脂層４と、第２の樹脂層４上に設けられた第２の配線層５とを少なくとも備え、第１の配線層３および第２の配線層５によりキャパシタが構成されたものである。図１の場合、基板１の片面にはパッシベーション膜などの保護膜１ａが設けられ、第１の樹脂層２は、保護膜１ａの上に設けられている。また、図１に示す電気回路素子は、第２の配線層５を覆い第２の樹脂層４上に設けられた封止樹脂層６を有しており、この封止樹脂層６により、キャパシタが封止されている。本発明において、基板としては、半導体基板、セラミック基板、ガラス基板などが挙げられる。

このような電気回路素子によれば、第１の配線層３および第２の配線層５をそのままキャパシタの下部電極および上部電極として使用することができるので、別途、電極を形成する工程が不要である。また、第２の樹脂層４をそのままキャパシタの誘電体層として使用するので、構造が単純で低コストのキャパシタを実現することができる。

第１形態例に係る電気回路素子は、例えば以下の手順によって作製することができる。まず、基板１上に第１の樹脂層２を設けた後、第１の樹脂層２上に、第１の配線層３が設けられる領域が開口した第１のレジストを設ける。次に、第１のレジストの開口に第１の配線層３を設けた後、第１のレジストを剥離する。次に、第１の配線層３を覆う第２の樹脂層４を、第１の樹脂層２上に設けた後、第２の樹脂層４上に、第２の配線層５が設けられる領域が開口した第２のレジストを設ける。次に、第２のレジストの開口に第２の配線層５を設けた後、第２のレジストを剥離する。次に、第２の配線層５を覆い第２の樹脂層４上に設けられた封止樹脂層６を設ける。

第２の樹脂層４は、キャパシタの誘電体層となるものであるため、第１の樹脂層２より誘電率の高い誘電体材料（封止樹脂層６を設ける場合は、第１の樹脂層２および封止樹脂層６より誘電率の高い誘電体材料）を用いることが好ましい。これにより、電気容量の増加を図ることができる。一方、第２の樹脂層４を、第１の樹脂層２と同じ材料（封止樹脂層６を設ける場合は、第１の樹脂層２および封止樹脂層６と同じ材料）とすることにより、コストの低減を図ることができる。

図２は、本発明の第２形態例に係る電気回路素子を模式的に示す断面図である。図２に示す電気回路素子は、基板１１の保護膜１１ａ上に設けられた第１の樹脂層１２と、第１の樹脂層１２上に設けられた第１の配線層１３と、第１の配線層１３を覆い第１の樹脂層１２上に設けられた第２の樹脂層１４と、第２の樹脂層１４上に設けられた第２の配線層１５と、第２の配線層１５を覆い第２の樹脂層１４上に設けられた封止樹脂層１６を備え、第１の配線層１３および第２の配線層１５によりキャパシタが構成されたものである。本形態例においては、第１の配線層１３および第２の配線層１５は、それぞれシード層１３ａ，１５ａと、その上に形成されためっき層１３ｂ，１５ｂとからなる積層体により構成されている。

このような電気回路素子によれば、第１の配線層１３および第２の配線層１５をそのままキャパシタの下部電極および上部電極として使用することができるので、別途、電極を形成する工程が不要であり、工数の削減・コストの低減を実現できる。また、第２の樹脂層１４をそのままキャパシタの誘電体層として使用するので、構造が単純で低コストのキャパシタを実現することができる。電極となる配線層１３，１５の厚みが主としてめっき層１３ｂ，１５ｂによって確保されているので、信頼性を向上することができる。

下部電極となる第１の配線層１３および上部電極となる第２の配線層１５の厚みが主としてめっき層１３ｂ，１５ｂによって確保されているので、フリンジ容量の効果を利用でき、結果として容量値の増大が可能となる。また、めっき層の厚みによって容量値の制御がある程度可能になる。フリンジ容量を増大するには、第１の配線層１３または第２の配線層１５の少なくとも一方が金属めっき層１３ｂ，１５ｂを有するものとすることが好ましい。そして、めっき層１３ｂ，１５ｂにより、少なくとも一方の配線層１３，１５の厚みを５〜２０μｍとすると、フリンジ容量を増大することができ、好ましい。
また、本形態例によれば、キャパシタ全体の構成が、めっき配線−樹脂層−めっき配線という単純な構造であるため、構造上頑丈であり、そのため信頼性の向上を実現することができる。

第２形態例に係る電気回路素子は、例えば以下の手順によって作製することができる。まず、保護膜１１ａ付き基板１１を用意し、スピンコートやスプレーコート等によって第１の樹脂層１２を形成する。次に、図３（ａ）に示すように、第１の樹脂層１２の上にスパッタ法等によってシード層１３ａを形成する。次に、図３（ｂ）に示すように、めっき層１３ｂが設けられる領域に開口部１７ａを有するめっき用レジスト１７を、シード層１３ａの上に形成する。次に、図３（ｃ）に示すように、電気めっきにより、めっき用レジスト１７の開口部１７ａにめっき層１３ｂを設ける。次に、めっき用レジスト１７を除去した後、めっき層１３ｂをマスクとしてその外側のシード層１３ａをエッチングすることにより、図４（ａ）に示すように、下部電極となる第１の配線層１３が完成する。

次に、図４（ｂ）に示すように、スピンコートやスプレーコート等によって第２の樹脂層１４を形成した後、第２の樹脂層１４の上にスパッタ法等によってシード層１５ａを形成する。次に、図４（ｃ）に示すように、めっき層１５ｂが設けられる領域に開口部１８ａを有するめっき用レジスト１８を、シード層１５ａの上に形成する。次に、図５（ａ）に示すように、電気めっきにより、めっき用レジスト１８の開口部１８ａにめっき層１５ｂを設ける。次に、めっき用レジスト１８を除去した後、めっき層１５ｂをマスクとしてその外側のシード層１５ａをエッチングすることにより、図５（ｂ）に示すように、上部電極となる第２の配線層１５が完成する。最後に、封止樹脂層１６を形成することで、図２に示す容量素子を有する電気回路素子が完成する。

第２の樹脂層１４は、キャパシタの誘電体層となるものであるため、第１の樹脂層１２および封止樹脂層１６より誘電率の高い誘電体材料を用いることが好ましい。これにより、電気容量の増加を図ることができる。一方、第２の樹脂層１４を、第１の樹脂層１２および封止樹脂層１６と同じ材料とすることにより、コストの低減を図ることができる。

図６は、本発明の第３形態例に係る電気回路素子を模式的に示す断面図である。図６に示す電気回路素子は、基板３１の保護膜３１ａ上に設けられた第１の樹脂層３２と、第１の樹脂層３２上に設けられた第１の配線層３３と、第１の配線層３３を覆い第１の樹脂層３２上に設けられた第２の樹脂層３４と、第２の樹脂層３４上に設けられた第２の配線層３５と、第２の配線層３５を覆い第２の樹脂層３４上に設けられた封止樹脂層３６を備え、第１の配線層３３は金属薄膜からなり、第２の配線層３５はシード層３５ａとめっき層３５ｂの積層体からなり、第１の配線層３３および第２の配線層３５によりキャパシタが構成されたものである。このように、第１の配線層または第２の配線層の少なくとも一方が金属薄膜からなるものとすることにより、製造工数を削減することができる。
また、この例においては、上部電極となる第２の配線層３５の厚みが主としてめっき層３５ｂによって確保されているので、フリンジ容量の効果を利用でき、結果として容量値の増大が可能となる。

図６に示す例では、下部電極となる第１の配線層３３が金属薄膜からなるものを例示したが、逆に、上部電極となる第２の配線層が金属薄膜からなるものとしてもよく、また、第１の配線層および第２の配線層を両方とも金属薄膜からなるものとしてもよい。
また、図６に示す例では、上部電極となる第２の配線層３５がめっき層を有するものを例示したが、逆に、下部電極となる第１の配線層がめっき層を有するものとしてもよく、また、第１の配線層および第２の配線層を両方ともめっき層を有するものとしてもよい。

図７は、本発明の第４形態例に係る電気回路素子を模式的に示す断面図である。図７に示す電気回路素子は、基板４１の保護膜４１ａ上に設けられた第１の樹脂層４２と、第１の樹脂層４２上に設けられた第１の配線層４３と、第１の配線層４３を覆い第１の樹脂層４２上に設けられた第２の樹脂層４４と、第２の樹脂層４４上に設けられた第２の配線層４５と、第２の配線層４５を覆い第２の樹脂層４４上に設けられた封止樹脂層４６を備え、第１の配線層４３および第２の配線層４５は、それぞれシード層４３ａ，４５ａとめっき層４３ｂ，４５ｂの積層体からなり、めっき層４３ｂの第２の配線層４５と対向する面４３ｃが湾曲形状であり、第１の配線層４３および第２の配線層４５によりキャパシタが構成されたものである。このように、第１の配線層または第２の配線層の対向する面の少なくとも一方が湾曲形状であるものとすることにより、電極の表面積を増大し、キャパシタの容量を増加させることができる。湾曲形状の大きさは、厚み方向の高低差で５〜２０μｍ、面に沿う方向の単位長さあたりの湾曲の数で１個／２０μｍ程度とすることが好ましい。

図７に示す例では、下部電極となる第１の配線層４３の上面４３ｃが湾曲形状であるものを例示したが、逆に、上部電極となる第２の配線層の下面が湾曲形状であるものとしてもよく、その場合は、例えば第２の樹脂層の上面に湾曲形状の部分を形成することで、上部電極の下面が湾曲形状とすることができる。また、第１の配線層の上面および第２の配線層の下面を、両方とも湾曲形状としてもよい。

図８は、本発明の第５形態例に係る電気回路素子を模式的に示す断面図であり、図９は、本発明の第６形態例に係る電気回路素子を模式的に示す断面図である。

図８に示す電気回路素子は、基板５１の保護膜５１ａ上に設けられた第１の樹脂層５２と、第１の樹脂層５２上に設けられた第１の配線層５３と、第１の配線層５３を覆い第１の樹脂層５２上に設けられた第２の樹脂層５４と、第２の樹脂層５４上に設けられた第２の配線層５５および第３の配線層５７と、第２の配線層５５および第３の配線層５７を覆い第２の樹脂層５４上に設けられた封止樹脂層５６を備え、第１〜第３の配線層５３，５５，５７はそれぞれシード層５３ａ，５５ａ，５７ａとめっき層５３ｂ，５５ｂ，５７ｂの積層体からなり、第１の配線層５３および第２の配線層５５によりキャパシタが構成され、第１の配線層５３は、第２の樹脂層５４を貫通する導体（ビア部５７ｃ）を通じて、第３の配線層５７と導通しているものである。

また、図９に示す電気回路素子は、基板６１の保護膜６１ａ上に設けられた第１の樹脂層６２と、第１の樹脂層６２上に設けられた第１の配線層６３と、第１の配線層６３を覆い第１の樹脂層６２上に設けられた第２の樹脂層６４と、第２の樹脂層６４上に設けられた第２の配線層６５および第３の配線層６７と、第２の配線層６５および第３の配線層６７を覆い第２の樹脂層６４上に設けられた封止樹脂層６６を備え、第１〜第３の配線層６３，６５，６７はそれぞれシード層６３ａ，６５ａ，６７ａとめっき層６３ｂ，６５ｂ，６７ｂの積層体からなり、第１の配線層６３および第２の配線層６５によりキャパシタが構成され、下部電極となる第１の配線層６３の上面６３ｃが湾曲形状とされ、第１の配線層６３は、第２の樹脂層６４を貫通する導体（ビア部６７ｃ）を通じて、第３の配線層６７と導通しているものである。

図８，図９に示す形態例のように、第２の樹脂層５４，６４を貫通する導体５７ｃ，６７ｃを通じて、第１の配線層５３，６３が第２の樹脂層５４，６４上に設けられた第３の配線層５７，６７と導通していることにより、第３の配線層５５，６５を介して第１の配線層５３，６３と外部装置（図示せず）とを電気的に導通させることができる。

図１０は、本発明の第７形態例に係る電気回路素子を模式的に示す断面図であり、図１１は、本発明の第８形態例に係る電気回路素子を模式的に示す断面図である。

図１０に示す電気回路素子は、半導体基板である基板７１の保護膜７１ａ上に設けられた第１の樹脂層７２と、第１の樹脂層７２上に設けられた第１の配線層７３と、第１の配線層７３を覆い第１の樹脂層７２上に設けられた第２の樹脂層７４と、第２の樹脂層７４上に設けられた第２の配線層７５と、第２の配線層７５を覆い第２の樹脂層７４上に設けられた封止樹脂層７６と、第２の配線層７５の引き出し配線７５ｃを通じて電気的に接続されたバンプ７７を備え、第１の配線層７３および第２の配線層７５はそれぞれシード層７３ａ，７５ａとめっき層７３ｂ，７５ｂの積層体からなり、第１の配線層７３および第２の配線層７５によりキャパシタが構成され、第１の配線層７３は、第１の樹脂層７２を貫通する導体（ビア部７３ｃ）を通じて、基板７１に形成されたパッド部７１ｂと導通し、パッド部７１ｂは、ＩＣ配線部７１ｃを通じて、基板７１に形成されたＩＣ回路７１ｄと導通しているものである。

図１１に示す電気回路素子は、半導体基板である基板８１の保護膜８１ａ上に設けられた第１の樹脂層８２と、第１の樹脂層８２上に設けられた第１の配線層８３と、第１の配線層８３を覆い第１の樹脂層８２上に設けられた第２の樹脂層８４と、第２の樹脂層８４上に設けられた第２の配線層８５と、第２の配線層８５を覆い第２の樹脂層８４上に設けられた封止樹脂層８６と、第２の配線層８５の引き出し配線８５ｃを通じて電気的に接続された電子部品８７を備え、第１の配線層８３および第２の配線層８５はそれぞれシード層８３ａ，８５ａとめっき層８３ｂ，８５ｂの積層体からなり、第１の配線層８３および第２の配線層８５によりキャパシタが構成され、下部電極となる第１の配線層８３の上面８３ｃが湾曲形状とされ、第１の配線層８３は、第１の樹脂層８２を貫通する導体（ビア部８３ｄ）を通じて、基板８１に形成されたパッド部８１ｂと導通し、パッド部８１ｂは、ＩＣ配線部８１ｃを通じて、基板８１に形成されたＩＣ回路８１ｄと導通しているものである。

図１０，図１１に示す形態例のように、半導体基板７１，８１に形成されたＩＣ回路７１ｄ，８１ｄと、第１の配線層７３，８３とが、半導体基板７１，８１上に形成されたパッド部７１ｂ，８１ｂおよび第１の樹脂層７２，８２を貫通する導体７３ｃ，８３ｄを通じて導通していることにより、ＩＣ回路とキャパシタを導通させることができる。
さらに、第２の配線層７５，８５が、キャパシタの外に引き出された引き出し配線７５ｃ，８５ｃを有することにより、この引き出し配線７５ｃ，８５ｃを通じてバンプ７７や電子部品８７等の外部構造物と導通させることができる。

図１２は、本発明の第９形態例に係る電気回路素子を模式的に示す断面図であり、図１３は、本発明の第１０形態例に係る電気回路素子を模式的に示す断面図である。図１２，図１３においては、インターデジタルキャパシタを実線でより明瞭に図示するため、封止樹脂層１０４，１１６を２点鎖線で表している。

図１２に示す電気回路素子は、基板１０１の保護膜１０１ａ上に設けられた第１の樹脂層１０２と、第１の樹脂層１０２上に設けられた第１の配線層１０３ａおよび第２の配線層１０３ｂと、第１の配線層１０３ａおよび第２の配線層１０３ｂを覆い第１の樹脂層１０２上に設けられた第２の樹脂層（封止樹脂層）１０４を備え、第１の配線層１０３ａおよび第２の配線層１０３ｂの互いに対向する部位がインターデジタル形状であり、第１の配線層１０３ａおよび第２の配線層１０３ｂがキャパシタを構成しているものである。図１２に示すキャパシタでは、第２の樹脂層１０４のうち、第１の配線層１０３ａと第２の配線層１０３ｂの間にある部分１０４ａがキャパシタの誘電体層となる。図１２の図では、第２の樹脂層１０４は封止樹脂層であるが、第２の樹脂層１０４の上に第２の配線層（図示せず）を設け、第２の配線層上にさらに封止樹脂層を形成してもよい。

図１３に示す電気回路素子は、基板１１１の保護膜１１１ａ上に設けられた第１の樹脂層１１２と、第１の樹脂層１１２上に設けられた第１の配線層１１３ａおよび第２の配線層１１３ｂと、第１の配線層１１３ａおよび第２の配線層１１３ｂを覆い第１の樹脂層１１２上に設けられた第２の樹脂層１１４と、第２の樹脂層１１４上に設けられた第３の配線層１１５ａおよび第４の配線層１１５ｂと、第３の配線層１１５ａおよび第４の配線層１１５ｂを覆い第２の樹脂層１１４上に設けられた封止樹脂層１１６と、第２の樹脂層１１４を貫通して第１の配線層１１３ａと第３の配線層１１５ａとを導通する第１の貫通導体１１７ａと、第２の樹脂層１１４を貫通して第２の配線層１１３ｂと第４の配線層１１５ｂとを導通する第２の貫通導体１１７ｂとを備え、第１の配線層１１３ａおよび第２の配線層１１３ｂの互いに対向する部位がインターデジタル形状であり、第３の配線層１１５ａおよび第４の配線層１１５ｂの互いに対向する部位がインターデジタル形状であり、第１の配線層１１３ａおよび第２の配線層１１３ｂが構成するキャパシタと、第３の配線層１１５ａおよび第４の配線層１１５ｂが構成するキャパシタとが、貫通導体１１７ａ，１１７ｂにより並列接続されているものである。図１３に示すキャパシタでは、第２の樹脂層１１４のうち、第１の配線層１１３ａと第２の配線層１１３ｂの間にある部分１１４ａがキャパシタの誘電体層となり、封止樹脂層１１６のうち、第３の配線層１１５ａと第４の配線層１１５ｂの間にある部分１１６ａがキャパシタの誘電体層となる。

図１２，図１３に示す形態例のように、同じ樹脂層の上に設けられた２つの配線層の互いに対向する部位がインターデジタル形状であり、これらの配線層がキャパシタを構成している場合、１層の配線層のみでキャパシタを構成することができる。また、図１３に示す形態例のように、２層（あるいは３層以上）にインターデジタルタイプのキャパシタを形成し、それぞれの層のキャパシタを並列接続すれば、容量を増大することができる。

本発明は、ウエハレベルパッケージ技術を応用したキャパシタ（容量素子）を備える各種電気回路素子に利用することができる。

本発明の第１形態例に係る電気回路素子を模式的に示す断面図である。 本発明の第２形態例に係る電気回路素子を模式的に示す断面図である。 （ａ）〜（ｃ）は図２に示す電気回路素子の製造工程を説明する第１の断面工程図である。 （ａ）〜（ｃ）は図２に示す電気回路素子の製造工程を説明する第２の断面工程図である。 （ａ），（ｂ）は図２に示す電気回路素子の製造工程を説明する第３の断面工程図である。 本発明の第３形態例に係る電気回路素子を模式的に示す断面図である。 本発明の第４形態例に係る電気回路素子を模式的に示す断面図である。 本発明の第５形態例に係る電気回路素子を模式的に示す断面図である。 本発明の第６形態例に係る電気回路素子を模式的に示す断面図である。 本発明の第７形態例に係る電気回路素子を模式的に示す断面図である。 本発明の第８形態例に係る電気回路素子を模式的に示す断面図である。 本発明の第９形態例に係る電気回路素子を示す図面であり、（ａ）は斜視図、（ｂ）は（ａ）中のＡ−Ａ線に沿う断面図である。 本発明の第１０形態例に係る電気回路素子を図面であり、（ａ）は斜視図、（ｂ）は（ａ）中のＢ−Ｂ線に沿う断面図である。

符号の説明

１，１１，３１，４１，５１，６１，７１，８１，１０１，１１１…基板、２，１２，３２，４２，５２，６２，７２，８２，１０２，１１２…第１の樹脂層、３，１３，３３，４３，５３，６３，７３，８３，１０３ａ，１１３ａ…第１の配線層、４，１４，３４，４４，５４，６４，７４，８４，１０４，１１４…第２の樹脂層、５，１５，３５，４５，５５，６５，７５，８５，１０３ｂ，１１３ｂ…第２の配線層、４３ｃ，６３ｃ，８３ｃ…湾曲形状の面、５７ｃ，６７ｃ…第２の樹脂層を貫通する導体（ビア部）、７１ｂ，８１ｂ…パッド部、７１ｄ，８１ｄ…ＩＣ回路、７３ｃ，８３ｄ…第１の樹脂層を貫通する導体（ビア部）。

Claims (7)

1. 基板上に設けられた第１の樹脂層と、前記第１の樹脂層上に設けられた第１の配線層と、前記第１の配線層を覆い前記第１の樹脂層上に設けられた第２の樹脂層と、前記第２の樹脂層上に設けられた第２の配線層とを少なくとも備え、
   第１の配線層および第２の配線層がキャパシタを構成していることを特徴とする電気回路素子。
2. 第１の配線層または第２の配線層の少なくとも一方が金属めっき層を有することを特徴とする請求項１に記載の電気回路素子。
3. 前記キャパシタにおいて、第１の配線層または第２の配線層の対向する面の少なくとも一方が湾曲形状であることを特徴とする請求項２に記載の電気回路素子。
4. 前記第１の配線層は、前記第２の樹脂層を貫通する導体を通じて、前記第２の樹脂層上に設けられた第３の配線層と導通していることを特徴とする請求項１ないし３のいずれかに記載の電気回路素子。
5. 前記基板が半導体基板であり、該半導体基板に形成された集積回路と、前記第１の配線層とが、前記半導体基板上に形成されたパッド部および前記第１の樹脂層を貫通する導体を通じて導通していることを特徴とする請求項１ないし４のいずれかに記載の電気回路素子。
6. 基板上に設けられた樹脂層と、前記樹脂層の上に設けられた第１の配線層および第２の配線層とを少なくとも備え、第１の配線層および第２の配線層の互いに対向する部位がインターデジタル形状であり、第１の配線層および第２の配線層がキャパシタを構成していることを特徴とする電気回路素子。
7. 基板上に第１の樹脂層を設ける工程と、
   前記第１の樹脂層上に、第１の配線層が設けられる領域が開口した第１のレジストを設ける工程と、
   前記第１のレジストの開口に第１の配線層を設ける工程と、
   前記第１のレジストを剥離する工程と、
   前記第１の配線層を覆う第２の樹脂層を、前記第１の樹脂層上に設ける工程と、
   前記第２の樹脂層上に、第２の配線層が設けられる領域が開口した第２のレジストを設ける工程と、
   前記第２のレジストの開口に第２の配線層を設ける工程とを少なくとも備え、
   第１の配線層および第２の配線層によりキャパシタを構成することを特徴とする電気回路素子の製造方法。

Images