JP2009038049A - 半導体装置、放熱体、及び半導体装置の製造方法 - Google Patents
半導体装置、放熱体、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009038049A JP2009038049A JP2007198270A JP2007198270A JP2009038049A JP 2009038049 A JP2009038049 A JP 2009038049A JP 2007198270 A JP2007198270 A JP 2007198270A JP 2007198270 A JP2007198270 A JP 2007198270A JP 2009038049 A JP2009038049 A JP 2009038049A
- Authority
- JP
- Japan
- Prior art keywords
- alloy layer
- component alloy
- semiconductor
- solid
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 89
- 239000000956 alloy Substances 0.000 claims abstract description 89
- 239000007788 liquid Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000203 mixture Substances 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 238000001816 cooling Methods 0.000 claims abstract description 7
- 238000005204 segregation Methods 0.000 claims abstract description 7
- 229910020830 Sn-Bi Inorganic materials 0.000 claims description 10
- 229910018728 Sn—Bi Inorganic materials 0.000 claims description 10
- 229910020220 Pb—Sn Inorganic materials 0.000 claims description 8
- 238000007711 solidification Methods 0.000 claims description 6
- 230000008023 solidification Effects 0.000 claims description 6
- 229910001234 light alloy Inorganic materials 0.000 claims description 2
- 230000005855 radiation Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 61
- 230000017525 heat dissipation Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 239000007791 liquid phase Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 229910002056 binary alloy Inorganic materials 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001325 element alloy Inorganic materials 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000905 alloy phase Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】半導体チップからの放熱構造を簡単な工程で製造できる半導体装置の製造方法を提供する。
【解決手段】表面に複数の半導体素子が形成された半導体ウェハ１の裏面に、固液共存領域となる温度域を有する組成である多元系合金層１０を形成する工程と、半導体ウェハ１及び多元系合金層１０を複数の半導体チップ１ａに分割する工程とを具備し、多元系合金層１０を形成する工程の後に、多元系合金層１０を、固液共存領域となる温度域に加熱し、その後冷却する工程を具備する。このようにすると、多元系合金層の表面には、凝固偏析に起因した凹凸が形成される。
【選択図】図１
【解決手段】表面に複数の半導体素子が形成された半導体ウェハ１の裏面に、固液共存領域となる温度域を有する組成である多元系合金層１０を形成する工程と、半導体ウェハ１及び多元系合金層１０を複数の半導体チップ１ａに分割する工程とを具備し、多元系合金層１０を形成する工程の後に、多元系合金層１０を、固液共存領域となる温度域に加熱し、その後冷却する工程を具備する。このようにすると、多元系合金層の表面には、凝固偏析に起因した凹凸が形成される。
【選択図】図１
Description
本発明は、半導体チップからの放熱構造を簡単な工程で形成できる半導体装置及び半導体装置の製造方法に関する。また本発明は、放熱効率が高い半導体装置、放熱体、及び半導体装置の製造方法に関する。
半導体チップを動作させる場合、半導体チップが発熱する。従来は、半導体チップで生じた熱を効率よく放熱するために、半導体チップにヒートシンクを接着剤又はネジに取付けていた（例えば特許文献１参照）。
上記したように、従来は、半導体チップから効率よく放熱するために、半導体チップに放熱体を接着剤又はネジに取付けていた。このため、半導体装置の製造工程数が増加していた。
また、半導体チップの放熱体から空気への放熱効率を高くなると、放熱体を小型化できる。
また、半導体チップの放熱体から空気への放熱効率を高くなると、放熱体を小型化できる。
本発明は上記のような事情を考慮してなされたものであり、その第１の目的は、半導体チップからの放熱構造を簡単な工程で製造できる半導体装置及び半導体装置の製造方法を提供することにある。また本発明の第２の目的は、放熱効率が高い半導体装置、放熱体、及び半導体装置の製造方法を提供することにある。
上記課題を解決するため、本発明に係る半導体装置は、半導体チップと、
半導体チップのいずれかの面に形成され、固液共存領域となる温度域を有する組成であり、表面に凝固偏析に起因した凹凸を有する多元系合金層とを具備する。
半導体チップのいずれかの面に形成され、固液共存領域となる温度域を有する組成であり、表面に凝固偏析に起因した凹凸を有する多元系合金層とを具備する。
この半導体装置によれば、前記半導体チップのいずれかの面には、凹凸を有する前記多元系合金層が形成されているため、前記半導体チップの裏面の表面積が増加することと同様の効果が得られる。その結果、前記半導体チップの放熱効率が向上する。また、放熱体を前記半導体チップの裏面に取付ける場合と比べて、放熱構造を形成する工程が簡単になる。
本発明に係る他の半導体装置は、半導体チップと、
半導体チップのいずれかの面に取付けられた放熱体と、
前記放熱体のいずれかの面に形成され、固液共存領域となる温度域を有する組成であり、表面に凝固偏析に起因した凹凸を有する多元系合金層とを具備する。
半導体チップのいずれかの面に取付けられた放熱体と、
前記放熱体のいずれかの面に形成され、固液共存領域となる温度域を有する組成であり、表面に凝固偏析に起因した凹凸を有する多元系合金層とを具備する。
この半導体装置によれば、前記放熱体のいずれかの面には、凹凸を有する前記多元系合金層が形成される。このため、前記放熱体の表面積が増大したことと同様の効果が得られ、前記放熱体から空気への放熱効率が増大する。従って、前記放熱体を小型化することができる。
前記多元軽合金層は、例えばＳｎ−Ｂｉ合金層又はＰｂ−Ｓｎ合金層である。
本発明に係る放熱体は、半導体チップのいずれかの面に取付けられる放熱体であって、固液共存領域となる温度域を有する組成であり、表面に凝固偏析に起因した凹凸を有する多元系合金層を、半導体チップに接合する面以外の面に具備する。
本発明に係る半導体装置の製造方法は、表面に複数の半導体素子が形成された半導体ウェハの裏面に、固液共存領域となる温度域を有する組成である多元系合金層を形成する工程と、
前記半導体ウェハ及び前記多元系合金層を複数の半導体チップに分割する工程と、
を具備し、
前記多元系合金層を形成する工程の後に、前記多元系合金層を、固液共存領域となる温度域に加熱し、その後冷却する工程を具備する。
前記半導体ウェハ及び前記多元系合金層を複数の半導体チップに分割する工程と、
を具備し、
前記多元系合金層を形成する工程の後に、前記多元系合金層を、固液共存領域となる温度域に加熱し、その後冷却する工程を具備する。
本発明に係る他の半導体装置の製造方法は、半導体チップのいずれかの面に、固液共存領域となる温度域を有する組成である多元系合金層を形成する工程と、
前記半導体ウェハの表面に、複数の半導体素子を形成する工程と、
前記半導体ウェハ及び前記多元系合金層を複数の半導体チップに分割する工程と、
を具備し、
前記多元系合金層を形成する工程の後に、前記多元系合金層を、固液共存領域となる温度域に加熱し、その後冷却する工程を具備する。
前記半導体ウェハの表面に、複数の半導体素子を形成する工程と、
前記半導体ウェハ及び前記多元系合金層を複数の半導体チップに分割する工程と、
を具備し、
前記多元系合金層を形成する工程の後に、前記多元系合金層を、固液共存領域となる温度域に加熱し、その後冷却する工程を具備する。
本発明に係る他の半導体装置の製造方法は、放熱体のいずれかの面に、固液共存領域となる温度域を有する組成である多元系合金層を形成する工程と、
前記多元系合金層を、固液共存領域となる温度域に加熱し、その後冷却する工程と、
前記放熱体のうち前記多元系合金層が形成されていない面を、前記半導体チップに取付ける工程とを具備する。
前記多元系合金層を、固液共存領域となる温度域に加熱し、その後冷却する工程と、
前記放熱体のうち前記多元系合金層が形成されていない面を、前記半導体チップに取付ける工程とを具備する。
以下、図面を参照して本発明の実施形態について説明する。図１は、本発明の第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。まず図１（Ａ）に示すように、半導体ウェハ（例えばシリコンウェハ）１を準備する。半導体ウェハ１の表面には、素子分離構造、複数の半導体素子（例えばトランジスタ）、配線層及び層間絶縁膜、外部接続端子、並びにパッシベーション膜が形成されている。半導体ウェハ１は、後の工程で、ダイシングライン１ｂに沿って複数の半導体チップ１ａに分割される。
次いで、半導体ウェハ１の裏面に多元系合金層１０を形成する。多元系合金層１０は、例えば無電解メッキ法、電解メッキ法、又は溶融メッキ法を用いて形成される。多元系合金層の厚さは、例えば５μｍ以上２０μｍ以下である。多元系合金層１０は、例えばＳｎ−Ｂｉ合金層、又はＰｂ−Ｓｎ合金層であり、合金となる温度域及び固液共存領域となる温度域それぞれを有する組成である。
図２（Ａ）は、Ｓｎ−Ｂｉの２元系状態図である。Ｓｎ−Ｂｉ合金は、Ｓｎが２１重量％以上９９．９重量％以下の場合に、合金となる温度域及び固液共存領域となる温度域それぞれを有する。具体的には、Ｓｎが２１重量％以上５７重量％以下の組成において、温度が１３８℃以下の場合には固体の合金として存在し、温度が１３８℃以上になるとＳｎとＳｎ−Ｂｉ合金の液相が共存した状態になる。また、Ｓｎが５７重量％超９９．９重量％以下の組成において、温度が１３８℃以下の場合には固体の合金として存在し、温度が１３８℃以上になるとＢｉとＳｎ−Ｂｉ合金の液相が共存した状態になる。なお、Ｓｎがいずれの組成においても、温度が一定値以上になると、液相の単相状態になる。
図２（Ｂ）は、Ｐｂ−Ｓｎの２元系状態図である。Ｐｂ−Ｓｎ合金は、Ｐｂが１９重量％以上９７．５重量％以下の場合に、合金となる温度域及び固液共存領域となる温度域それぞれを有する。具体的には、Ｐｂが１９重量％以上６１．９重量％以下の組成において、温度が１８３℃以下の場合には固体の合金として存在し、温度が１８３℃以上になるとＰｂとＰｂ−Ｓｎ合金の液相が共存した状態になる。また、Ｐｂが６１．９重量％超９７．５重量％以下の組成において、温度が１８３℃以下の場合には固体の合金として存在し、温度が１８３℃以上になるとＳｎとＰｂ−Ｓｎ合金の液相が共存した状態になる。なお、Ｐｂがいずれの組成においても、温度が一定値以上になると、液相の単相状態になる。
図１に戻る。次いで図１（Ｂ）に示すように、多元系合金層１０を、固液共存領域となる温度域となるように加熱して、一定時間保持した後、冷却する。これにより、多元系合金層１０は凝固偏析して、表面に凹凸が形成される。例えば多元系合金層１０がＳｎ−Ｂｉ合金であり、かつＳｎが２１重量％以上５７重量％以下の場合、固液共存領域においてＳｎが凝固偏析する。
その後、図１（Ｃ）に示すように、半導体ウェハ１を、ダイシングライン１ｂに沿って複数の半導体チップ１ａに分割する。そして半導体チップ１ａを、配線基板に実装する。このときの実装方式は、例えばＣＯＦ又はＴＣＰである。
図３（Ａ）は、図１（Ａ）の状態における多元系合金層１０の表面を写したＳＥＭ写真であり、図３（Ｂ），（Ｃ）は、ともに図１（Ｂ）の状態における多元系合金層１０の表面を写したＳＥＭ写真である。多元系合金層１０としては、Ｓｎの濃度が８４重量％であるＳｎ−Ｂｉを用いた。図３（Ｂ）は、多元系合金層１０を１６０℃に加熱した後に冷却した例であり、図３（Ｃ）は、多元系合金層１０を１８０℃に加熱した後に冷却した例である。図３（Ａ）と図３（Ｂ），（Ｃ）を比べて明らかなように、多元系合金層１０を固液共存領域に加熱することで、多元系合金層１０の表面に凹凸が形成される。また図３（Ｂ），（Ｃ）を相互に比べて明らかなように、加熱温度を高くすると凹凸が大きくなり、多元系合金層１０の表面積が大きくなる。
以上、本実施形態によれば、半導体チップ１ａの裏面には、凹凸を有する多元系合金層１０が形成される。従って、半導体チップ１ａの裏面の表面積が増加することと同様の効果が得られ、その結果、半導体チップ１ａの裏面からの放熱効率が向上する。また、放熱体を半導体チップ１ａの裏面に取付ける場合と比べて、放熱構造を形成する工程が簡単になる。
なお、本実施形態において、多元系合金層１０を固液共存領域となる温度域になるまで加熱し、その後冷却する処理は、半導体チップ１ａが分割された後に行われても良い。
また、半導体ウェハ１の表面に素子分離構造、複数の半導体素子、配線層及び層間絶縁膜、外部接続端子、並びにパッシベーション膜を形成した後に多元系合金層１０を形成したが、素子分離構造を形成した後、半導体ウェハ１の裏面に多元系合金層１０を形成し、その後に、複数の半導体素子、配線層及び層間絶縁膜、外部接続端子、並びにパッシベーション膜を形成しても良い。また、素子分離構造及び複数の半導体素子を形成した後、半導体ウェハ１の裏面に多元系合金層１０を形成し、その後に、配線層及び層間絶縁膜、外部接続端子、並びにパッシベーション膜を形成しても良い。これらの場合、多元系合金層１０を固液共存領域となる温度域に加熱し、その後冷却する処理は、多元系合金層１０を形成した後のいずれのタイミングで行われても良い。ただし、この処理の後に、多元系合金層１０が液相となる温度域まで加熱される熱処理工程が存在しないことが条件となる。
また、半導体ウェハ１の表面に素子分離構造、複数の半導体素子、配線層及び層間絶縁膜、外部接続端子、並びにパッシベーション膜を形成した後に多元系合金層１０を形成したが、素子分離構造を形成した後、半導体ウェハ１の裏面に多元系合金層１０を形成し、その後に、複数の半導体素子、配線層及び層間絶縁膜、外部接続端子、並びにパッシベーション膜を形成しても良い。また、素子分離構造及び複数の半導体素子を形成した後、半導体ウェハ１の裏面に多元系合金層１０を形成し、その後に、配線層及び層間絶縁膜、外部接続端子、並びにパッシベーション膜を形成しても良い。これらの場合、多元系合金層１０を固液共存領域となる温度域に加熱し、その後冷却する処理は、多元系合金層１０を形成した後のいずれのタイミングで行われても良い。ただし、この処理の後に、多元系合金層１０が液相となる温度域まで加熱される熱処理工程が存在しないことが条件となる。
図４の各図は、本発明の第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。以下、第１の実施形態と同様の構成については同一の符号を付して、説明を省略する。
まず、半導体ウェハ（例えばシリコンウェハ）を準備し、この半導体ウェハを半導体チップ１ａの個片に分割する。半導体ウェハの表面には、素子分離構造、複数の半導体素子（例えばトランジスタ）、配線層及び層間絶縁膜、外部接続端子、並びにパッシベーション膜が形成されている。次いで、図４（Ａ）に示すように、半導体チップ１ａの裏面に、多元系合金層１０を形成する。
次いで、図４（Ｂ）に示すように、多元系合金層１０を、固液共存領域となる温度域まで加熱して、一定時間保持した後、冷却する。これにより、多元系合金層１０は凝固偏析して、表面に凹凸が形成される。
以上、本実施形態によっても、第１の実施形態と同様の効果を得ることができる。なお本実施形態において、テープ状のフレキシブル基板に半導体チップ１ａに実装した後、フレキシブル基板を分割する前に、図４（Ａ）及び（Ｂ）を用いて説明した処理を行っても良い。このようにすると、生産性が高くなる。
図５の各図は、本発明の第３の実施形態に係る半導体装置の製造方法を説明するための断面図である。以下、第１の実施形態と同様の構成については同一の符号を付して、説明を省略する。
まず図５（Ａ）に示すように、放熱体２０を準備する。放熱体２０の表面には、複数の放熱フィン２２が形成されている。次いで、放熱体２０の表面に、多元系合金層１０を形成する。ここで、複数の放熱フィン２２それぞれの表面にも多元系合金層１０を形成する。
次いで図５（Ｂ）に示すように、多元系合金層１０を、固液共存領域となる温度域まで加熱して、一定時間保持した後、冷却する。これにより、多元系合金層１０は凝固偏析して、表面に凹凸が形成される。
次いで図５（Ｃ）に示すように、半導体チップ１ａを準備する。本実施形態において、半導体チップ１ａの裏面には多元系合金層１０が形成されていない。次いで、放熱体２０の裏面を、半導体チップ１ａの裏面に固定する。この固定は、例えば熱伝導性の高い接着剤を用いて行われるが、ネジ止めによって行われても良い。
以上、本実施形態によれば、放熱体２０が有する放熱フィン２２の表面には、凹凸を有する多元系合金層１０が形成される。このため、放熱フィン２２の表面積が増大したことと同様の効果が得られ、放熱フィン２２から空気への放熱効率が増大する。従って、放熱体２０を小型化することができる。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
１…半導体ウェハ、１ａ…半導体チップ、１ｂ…ダイシングライン、１０…多元系合金層、２０…放熱体、２２…放熱フィン
Claims (7)
- 半導体チップと、
半導体チップのいずれかの面に形成され、固液共存領域となる温度域を有する組成であり、表面に凝固偏析に起因した凹凸を有する多元系合金層と、
を具備する半導体装置。 - 半導体チップと、
半導体チップのいずれかの面に取付けられた放熱体と、
前記放熱体のいずれかの面に形成され、固液共存領域となる温度域を有する組成であり、表面に凝固偏析に起因した凹凸を有する多元系合金層と、
を具備する半導体装置。 - 前記多元軽合金層は、Ｓｎ−Ｂｉ合金層又はＰｂ−Ｓｎ合金層である請求項１に記載の半導体装置。
- 半導体チップのいずれかの面に取付けられる放熱体であって、
固液共存領域となる温度域を有する組成であり、表面に凝固偏析に起因した凹凸を有する多元系合金層を、半導体チップに接合する面以外の面に具備する放熱体。 - 表面に複数の半導体素子が形成された半導体ウェハの裏面に、固液共存領域となる温度域を有する組成である多元系合金層を形成する工程と、
前記半導体ウェハ及び前記多元系合金層を複数の半導体チップに分割する工程と、
を具備し、
前記多元系合金層を形成する工程の後に、前記多元系合金層を、固液共存領域となる温度域に加熱し、その後冷却する工程を具備する半導体装置の製造方法。 - 半導体チップのいずれかの面に、固液共存領域となる温度域を有する組成である多元系合金層を形成する工程と、
前記半導体ウェハの表面に、複数の半導体素子を形成する工程と、
前記半導体ウェハ及び前記多元系合金層を複数の半導体チップに分割する工程と、
を具備し、
前記多元系合金層を形成する工程の後に、前記多元系合金層を、固液共存領域となる温度域に加熱し、その後冷却する工程を具備する半導体装置の製造方法。 - 放熱体のいずれかの面に、固液共存領域となる温度域を有する組成である多元系合金層を形成する工程と、
前記多元系合金層を、固液共存領域となる温度域に加熱し、その後冷却する工程と、
前記放熱体のうち前記多元系合金層が形成されていない面を、前記半導体チップに取付ける工程と、
を具備する半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007198270A JP4345855B2 (ja) | 2007-07-31 | 2007-07-31 | 半導体装置、放熱体、及び半導体装置の製造方法 |
| US12/170,072 US7977162B2 (en) | 2007-07-31 | 2008-07-09 | Semiconductor device, method for the same, and heat radiator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007198270A JP4345855B2 (ja) | 2007-07-31 | 2007-07-31 | 半導体装置、放熱体、及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009038049A true JP2009038049A (ja) | 2009-02-19 |
| JP4345855B2 JP4345855B2 (ja) | 2009-10-14 |
Family
ID=40337339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007198270A Expired - Fee Related JP4345855B2 (ja) | 2007-07-31 | 2007-07-31 | 半導体装置、放熱体、及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7977162B2 (ja) |
| JP (1) | JP4345855B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010182900A (ja) * | 2009-02-06 | 2010-08-19 | Ricoh Microelectronics Co Ltd | 電子部品加工方法、及び電子部品実装方法 |
| JP2013518443A (ja) * | 2010-01-26 | 2013-05-20 | クアルコム，インコーポレイテッド | 熱管理のための微細加工されたピラーフィン |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729052A (en) * | 1996-06-20 | 1998-03-17 | International Business Machines Corporation | Integrated ULSI heatsink |
| US6343647B2 (en) * | 2000-01-11 | 2002-02-05 | Thermax International, Ll.C. | Thermal joint and method of use |
| JP2004332017A (ja) | 2003-05-01 | 2004-11-25 | Sumitomo Electric Ind Ltd | ハンダ皮膜の製造方法、ハンダ皮膜を備えたヒートシンク、および半導体素子とヒートシンクの接合体 |
| JP2006222406A (ja) | 2004-08-06 | 2006-08-24 | Denso Corp | 半導体装置 |
| US7259458B2 (en) * | 2004-08-18 | 2007-08-21 | Advanced Micro Devices, Inc. | Integrated circuit with increased heat transfer |
| JP2007035687A (ja) | 2005-07-22 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 光半導体装置および光半導体装置の製造方法 |
-
2007
- 2007-07-31 JP JP2007198270A patent/JP4345855B2/ja not_active Expired - Fee Related
-
2008
- 2008-07-09 US US12/170,072 patent/US7977162B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010182900A (ja) * | 2009-02-06 | 2010-08-19 | Ricoh Microelectronics Co Ltd | 電子部品加工方法、及び電子部品実装方法 |
| JP2013518443A (ja) * | 2010-01-26 | 2013-05-20 | クアルコム，インコーポレイテッド | 熱管理のための微細加工されたピラーフィン |
| US8877563B2 (en) | 2010-01-26 | 2014-11-04 | Qualcomm Incorporated | Microfabricated pillar fins for thermal management |
| KR101565302B1 (ko) * | 2010-01-26 | 2015-11-04 | 퀄컴 인코포레이티드 | 열 관리를 위한 미세가공된 필라 핀들을 포함하는 전자 패키지 및 다이를 제조하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7977162B2 (en) | 2011-07-12 |
| US20090032936A1 (en) | 2009-02-05 |
| JP4345855B2 (ja) | 2009-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2784810B1 (en) | Chip packaging structure and chip packaging method | |
| KR102027615B1 (ko) | 히트 싱크 장착 파워 모듈용 기판, 냉각기 장착 파워 모듈용 기판 및 파워 모듈 | |
| TWI646638B (zh) | Power module substrate and substrate with heat sink power module and heat sink power module | |
| TWI600126B (zh) | 附散熱座功率模組用基板，附散熱座功率模組，及附散熱座功率模組用基板之製造方法 | |
| JP2013229579A5 (ja) | ||
| JP2011508456A5 (ja) | ||
| KR20070034006A (ko) | 열전 모듈 | |
| US8716830B2 (en) | Thermally efficient integrated circuit package | |
| JP2009117612A (ja) | 回路モジュールとその製造方法 | |
| JP5966512B2 (ja) | ヒートシンク付パワーモジュール用基板の製造方法 | |
| JP4345855B2 (ja) | 半導体装置、放熱体、及び半導体装置の製造方法 | |
| JP2009081246A (ja) | 半導体実装基板及びその製造方法 | |
| JP2008294281A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2008124187A (ja) | パワーモジュール用ベース | |
| JP6183166B2 (ja) | ヒートシンク付パワーモジュール用基板及びその製造方法 | |
| EP3751603A2 (en) | Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material | |
| JP2010238965A (ja) | パワーモジュール用基板、パワーモジュール用基板の製造方法及びパワーモジュール | |
| JP2004327711A (ja) | 半導体モジュール | |
| JP5061740B2 (ja) | パワーモジュール用基板 | |
| KR102039791B1 (ko) | 반도체칩 실장방법 및 반도체칩 패키지 | |
| TW202125735A (zh) | 銦鉍合金於散熱的用途 | |
| JP2016134601A (ja) | 半導体装置 | |
| JP2006303100A (ja) | 半導体装置及びその製造方法 | |
| US11778725B2 (en) | Thermal interface material (TIM) filling structure for high warpage chips | |
| JP6237058B2 (ja) | 銅板付きパワーモジュール用基板、及び銅板付きパワーモジュール用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090706 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |