JP2010182900A - 電子部品加工方法、及び電子部品実装方法 - Google Patents

電子部品加工方法、及び電子部品実装方法 Download PDF

Info

Publication number
JP2010182900A
JP2010182900A JP2009025545A JP2009025545A JP2010182900A JP 2010182900 A JP2010182900 A JP 2010182900A JP 2009025545 A JP2009025545 A JP 2009025545A JP 2009025545 A JP2009025545 A JP 2009025545A JP 2010182900 A JP2010182900 A JP 2010182900A
Authority
JP
Japan
Prior art keywords
solder
electronic component
temperature
wiring board
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009025545A
Other languages
English (en)
Other versions
JP5214483B2 (ja
Inventor
Eiji Moriyama
英二 森山
Eiji Tanaka
栄治 田中
Hirofumi Matsuura
博文 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Microelectronics Co Ltd
Original Assignee
Ricoh Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Microelectronics Co Ltd filed Critical Ricoh Microelectronics Co Ltd
Priority to JP2009025545A priority Critical patent/JP5214483B2/ja
Publication of JP2010182900A publication Critical patent/JP2010182900A/ja
Application granted granted Critical
Publication of JP5214483B2 publication Critical patent/JP5214483B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】表面実装部品50に放熱手段を容易に取り付ける。
【解決手段】まず、マスク印刷や、はんだ付けロボットによるはんだ付けなどにより、表面実装部品50の表面上にはんだを供給する。次いで、表面実装部品50を密閉槽内に入れて、表面実装部品50に対して急速加熱処理と急速冷却処理とを繰り返し施して、表面実装部品50上のはんだ70を、不規則な形状の複数の凸部70aを具備するはんだ70からなる放熱手段に変化させる。これにより、はんだ70からなる放熱手段を表面上に固着させた放熱手段付き表面実装部品50を容易に得ることができる。
【選択図】図4

Description

本発明は、電子部品をヒートシンク等の放熱手段の取り付けによって放熱手段付き電子部品に加工する電子部品加工方法や、電子部品を配線基板上に実装する電子部品実装方法に関するものである。
電子部品の小型化や実装技術が発達した近年においては、ベアチップなどの小型電子部品を、そのままの状態で配線基板に実装することが多くなってきた。それらの小型電子部品は、例えば平面サイズが2〜3[mm]角という非常に小さなものであるが、大型の電子部品と同様に、供給電流量によっては、ダメージを受けてしまうほどの発熱をすることがある。
そこで、例えば、特許文献1に記載のように、パッケージに放熱板を組み込んだ半導体モジュールが知られている。この半導体モジュールによれば、放熱板によって半導体チップからからの放熱を促すことで、半導体チップの発熱によるダメージの発生を抑えることができる。
しかしながら、電子部品の実装の分野では、低コスト化などの観点から、放熱板等の放熱手段を具備していない汎用の小型電子部品を、放熱手段付き電子部品に加工して、配線基板に実装したいという要望が発生することもあり得る。
このような要望に応えるべく、従来から大型電子部品で行われていた、放熱板を接着剤等によって部品に固定する方法を採用したとする。すると、小型電子部品に小型放熱板を固定するという非常に手間のかかる手作業が発生してしまうので、低コスト化を十分に図ることが困難になってしまう。
一方、本発明者らは、電子部品を実装した電子回路基板の冷熱サイクル試験を行っているうちに、興味深い現象に遭遇した。冷熱サイクル試験とは、専用の密閉槽内で、被検対象となる電子回路基板に対して急速冷却と急速加熱とを繰り返し施した後に、はんだ接合部の状態を確認する試験である。このような冷熱サイクル試験を行ったところ、はんだ接合部のはんだが、海藻のような不規則な形状の凸部を複数具備するギザギザなものに変わっていることがあった。図1は、そのときのはんだの状態を電子回路基板等とともに示す拡大模式図である。配線基板100の表面上に形成された基板電極101と、電子部品102のリード電極103とを接合していたはんだ104が、図示のように、不規則な形状の凸部104aを複数具備するものになっていたのである。これは、はんだ接合部のはんだ104が、冷熱サイクル試験の急速加熱時に泡立っている状態から急速冷却によって急速に固化した結果であることが明らかであった。しかし、急速加熱時における密閉槽内の温度については、はんだ接合部のはんだ104の融点よりも低い温度に設定しているので、通常であれば、そのような現象は起こらないはずである。そこで、冷熱サイクル試験の諸条件を再検討したところ、次のようなことが解ってきた。即ち、冷熱サイクル試験に用いた電子回路基板においては、電子部品の電極と基板の電極とを接合するはんだとして、低融点の低温はんだを使用していた。そして、急速加熱時における密閉槽内の設定をその低温はんだの融点よりも10[℃]以上低く設定していた。ところが、急速加熱時には、先の急速冷却で氷点下まで冷却した密閉槽内の温度を100[℃]以上まで急速に昇温させる必要があることから、設定温度よりも高い熱風を槽内に吹き込んでいる。その熱風の最大温度を調べたところ、低温はんだの融点よりも15[℃]ほど高かった。基板に実装していた電子部品102は非常に小さなチップであり、そのリード電極103は微小なものであった。また、この微小なリード電極103を接合していたはんだの量もごく微量であった。このような条件では、前述した最大温度の熱風が微小なリード電極103に直接触れた際に、低温はんだを一時的に融点以上まで昇温せしめて溶融させていたことがわかった。
図1に示したはんだ104は、海藻のような不規則な形状の複数の凸部104aにより、表面積を大きくしているので、放熱性に優れているのは明らかである。よって、放熱板に代わる放熱手段として十分に機能することが可能である。
本発明は以上の背景に鑑みてなされたものであり、その目的とするところは、ベアチップ等の小型の電子部品に放熱手段を容易に取り付けることができる電子部品加工方法及び電子部品実装方法を提供することである。
上記目的を達成するために、請求項1の発明は、電子部品を放熱手段の取り付けによって放熱手段付き電子部品に加工する電子部品加工方法において、上記電子部品の表面上にはんだを供給する供給工程と、表面上のはんだに対して急速加熱処理と急速冷却処理とを繰り返し施して、該はんだを、不規則な形状の複数の凸部を具備するはんだからなる放熱手段に変化させる加熱冷却工程とを実施して、該放熱手段を表面上に固着させた放熱手段付き電子部品を得ることを特徴とするものである。
また、請求項2の発明は、印刷マスクを用いて、配線基板の表面上に形成された基板電極の上にクリームはんだ層を印刷する印刷工程と、該配線基板の表面上に電子部品を載置して、該電子部品の電極と該配線基板の基板電極上のクリームはんだ層とを密着させる載置工程と、該電子部品を載置した該配線基板を該クリームはんだ層とともに加熱して、該電子部品の電極と該配線基板の基板電極とをはんだ接合する接合工程とを実施して、該電子部品を該配線基板上に実装する電子部品実装方法において、高温はんだを含有するクリームはんだと、該高温はんだよりも融点の低い低温はんだとを用意しておき、上記印刷工程にて、該高温はんだを含有するクリームはんだを用いて印刷を行い、且つ、上記接合工程の後に、上記電子部品の表面上に該低温はんだを供給する供給工程と、表面上にはんだを載せた該電子部品に対して急速加熱処理と急速冷却処理とを繰り返し施して、該はんだを、不規則な形状の複数の凸部を具備するはんだからなる放熱手段に変化させる加熱冷却工程とを実施することを特徴とするものである。
これらの発明においては、供給工程及び加熱冷却工程という2段階の工程により、電子部品の表面にはんだからなる放熱手段を取り付ける。供給工程においては、電子部品の表面にはんだを供給しなければならないが、電子部品を治具や配線基板等に固定していれば、手作業によらず、はんだ付けロボット等による機械供給が可能である。また、加熱冷却工程では、電子部品の加熱と冷却とを繰り返すだけなので、細かい手作業が必要ない。これらの結果、放熱板を手作業で固定するという手間を負うことなく、放熱手段を容易に取り付けることができる。
冷熱サイクル試験を行った後の配線基板100を示す拡大模式図。 、実施形態に係る電子部品加工方法によって加工される表面実装部品を示す拡大側面図。 同電子部品加工方法における供給工程を示す拡大側面図。 同電子部品加工方法によって表面上に放熱手段が形成された表面実装部品を示す拡大側面図。 実施形態に係る電子部品実装方法によって実装されるFET55を示す斜視図。 同電子部品実装方法の印刷工程におけるマスク密着工程を示す拡大断面図。 同電子部品実装方法の印刷工程におけるクリームはんだ刷り込み工程を示す拡大断面図。 同電子部品実装方法の印刷工程におけるマスク引き剥がし工程を示す拡大断面図。 同電子部品実装方法の載置工程を示す拡大断面図。 同電子部品実装方法の接合工程を示す拡大断面図。 同電子部品実装方法の供給工程を示す拡大断面図。 同電子部品実装方法の加熱冷却工程後のFETの状態を示す拡大断面図。
以下、本発明を適用した電子部品加工方法の実施形態について説明する。
図2は、実施形態に係る電子部品加工方法によって加工される電子部品としての表面実装部品50を示す拡大側面図である。この表面実装部品50は、フェースダウンで実装可能なベアチップや、ICなどであり、パッケージ51の下面に電極パッド52を有している。樹脂からなるパッケージ51の上面には、金属からなる蒸着膜53が形成されている。この蒸着膜53は、はんだの付きを良くするためのものである。以下、パッケージ51を具備する表面実装部品50の例について説明するが、パッケージを具備しない表面実装部品(例えばシリコンが剥き出しになっているIC)であっても、本発明の適用が可能である。
図示の表面実装部品50を複数用意し、それぞれを図示しない専用の治具に固定する。かかる治具としては、例えば、表面実装部品50を1つずつ収納するための複数の仕切りを設けたパレット状のものを例示することができる。表面実装部品50の固定については、チップ上面(蒸着膜53側の面)を上に向ける姿勢で行う。治具に複数の表面実装部品50を固定する方法としては、前述のパレット状の具備における個々の仕切り内に対して、周知のチップマウンターによって表面実装部品50を1つずつマウントしていく方法を例示することができる。
表面実装部品50を治具に固定したら、図3に示すように、個々の表面実装部品50の蒸着膜53の上に、はんだ70を供給する供給工程を実施する。その方法としては、個々の表面実装部品50に対応する複数の貫通孔からなる印刷パターンを具備する印刷マスクにより、個々の表面実装部品50の蒸着膜53の上にクリームはんだを印刷する方法を例示することができる。また、周知のはんだ付けロボットにより、個々の表面実装部品50の蒸着膜53の上にはんだ付けしていく方法でもよい。
供給工程を終えたら、加熱冷却工程を実施する。この加熱冷却工程では、はんだ供給済みの表面実装部品50を治具とともに専用の密閉槽内に入れる。そして、密閉槽内で表面実装部品50上のはんだ70に対して急速加熱処理と急速冷却処理とを繰り返し施して、図4に示すように、表面実装部品50上のはんだ70を、不規則な形状の複数の凸部70aを具備するはんだ70からなる放熱手段に変化させる。これにより、はんだ70からなる放熱手段を表面上に固着させた放熱手段付き表面実装部品50を得る。
加熱冷却工程で用いる密閉槽としては、冷熱サイクル試験で用いるものをそのまま使用することができる。加熱時の温度としては、はんだ70の融点よりも高く設定する。また、冷却時の温度としては、−20[℃]程度に設定するとよい。
以上、実施形態に係る電子部品加工方法において、供給工程では、表面実装部品50の表面にはんだ70を供給しなければならないが、治具に固定した表面実装部品50に対しては、手作業によらず、はんだ付けロボットや印刷マスク等によるはんだ70の機械供給が可能である。また、加熱冷却工程では、表面実装部品50やはんだ70の加熱と冷却とを繰り返すだけなので、細かい手作業が必要ない。よって、放熱板を手作業で固定するという手間を負うことなく、放熱手段を表面実装部品50に容易に取り付けることができる。
なお、実施形態に係る電子部品加工方法によって加工した放熱手段付き表面実装部品50については、その後の実装工程でリフロー炉内での加熱処理を施してしまうと、表面上のはんだ70を最溶融してしまう。そして、はんだ70を凸部70aのない丸みを帯びた形状に変化させてしまうので、リフロー炉内での加熱処理を行うことはできない。よって、実施形態に係る電子部品加工方法によって加工した放熱手段付き表面実装部品50については、リフロー炉内での加熱処理を行わない方法で実装する必要がある。例えば、はんだ付けロボットによってはんだ付けしたり、表面実装の場合には、印刷したクリームはんだをレーザー光の照射によって加熱してその内部のはんだ粒を溶融したりする方法(例えば特開2006−303357号公報に記載のもの)を採用すればよい。他の電子部品の実装の都合上、どうしてもリフロー炉内での加熱処理が必要になる場合には、実施形態に係る電子部品加工方法によらず、後述する電子部品実装方法により、電子部品を実装しながら放熱手段付き電子部品に加工することが望ましい。
次に、本発明を適用した電子部品実装方法の実施形態について説明する。
図5は、実施形態に係る電子部品実装方法によって実装される電子部品としてのFET(Field-Effect Transistor)55を示す斜視図である。スイッチングデバイスであるFETは、そのパッケージの上面に銀電極56が形成されている。パッケージ下面に設けられた入力電極57から入力された電流は、パッケージ内の半導体層と、銀電極56とを伝わる。その後、パッケージ下面に設けられた出力電極58から出力される。
実施形態に係る電子部品実装方法においては、まず、印刷工程と、載置工程と接合工程とを実施して図示のFET55を配線基板にはんだ接合する。印刷工程では、複数の貫通孔からなる印刷パターンを具備する印刷マスクを用意する。そして、図6に示すように、配線基板10の基板電極11と、印刷マスク1の貫通孔2とを向かい合わせる状態で、印刷マスク1を配線基板10に密着させる。次いで、スキージー装置により、印刷マスク1のクリームはんだ刷り込み面上で高温クリームはんだ75をスキージングすることで、図7に示すように、印刷マスク1の貫通孔2内に高温クリームはんだ75を刷り込む。その後、図8に示すように、印刷マスク1を配線基板10から引き剥がして、貫通孔2内の高温クリームはんだ75を配線基板10の基板電極11の上に印刷する。なお、高温クリームはんだ75は、はんだ粒として、融点が比較的高温(例えば220℃)である高温はんだ粒を含有している。
このようにして高温クリームはんだ75を印刷したら、次に、載置工程を実施する。この載置工程では、チップマンターと呼ばれる周知の装置により、図9に示すように、FET55の電極(57,58)と、配線基板10の基板電極11とを密着させる状態で、FET55を配線基板10の上に載置する。
配線基板10の上にFET55を載置したら、次に、接合工程を実施する。この接合工程では、FET55を載置した状態の配線基板10をリフロー炉内で加熱することで、印刷マスク1の貫通孔2内の高温クリームはんだ75中に含まれる高温はんだ粒を溶融させる。これにより、図10に示すように、配線基板10の基板電極と、FET55の電極(57,58)とを、高温はんだ76によってはんだ接合する。
以上のようにしてFET55を配線基板10にはんだ接合したら、FET55の銀電極56の上に、はんだからなる放熱手段を形成する。具体的には、まず、図11に示すように、FET55の銀電極56の上に低温はんだ77を供給する供給工程を実施する。低温はんだ77は、高温はんだ76よりも融点の低いはんだである。本実施形態では、低温はんだ77として融点が139[℃]であるものを用いている。また、高温はんだ76として、融点が220[℃]であるものを用いている。低温はんだ77をFET55の銀電極56の上に供給手段としては、周知のはんだ付けロボットを用いる。
供給工程を終えたら、加熱冷却工程を実施する。この加熱冷却工程では、配線基板10をFET55とともに専用の密閉槽内に入れる。そして、密閉槽内でFET55の銀電極56上の低温はんだ77に対して急速加熱処理と急速冷却処理とを繰り返し施して、図12に示すように、FET55の銀電極56上の低温はんだ77を、不規則な形状の複数の凸部77aを具備するはんだ77からなる放熱手段に変化させる。これにより、低温はんだ77からなる放熱手段を表面上に固着させた放熱手段付きFET55を得る。
急速加熱処理時の温度については、低温はんだ77の融点(139℃)と、高温はんだ76の融点(220℃)との中間あたりの温度に設定する。これにより、加熱冷却工程の加熱処理時に低温はんだ77を確実に溶融しつつ、高温はんだ76の再溶融を確実に防止して、高温はんだ76の再溶融に起因する接合不良の発生を回避することができる。
加熱冷却工程で用いる密閉槽としては、冷熱サイクル試験で用いるものをそのまま使用することができる。
以上、実施形態に係る電子部品実装方法においては、供給工程及び加熱冷却工程という2段階の工程により、FET55の銀電極56の表面に低温はんだ77からなる放熱手段を取り付ける。供給工程においては、FET55の銀電極56の表面に低温はんだ77を供給しなければならないが、FET55を実装によって配線基板10上に固定しているので、手作業によらず、はんだ付けロボット等による機械供給が可能である。また、加熱冷却工程では、FET55上の低温はんだ77の加熱と冷却とを繰り返すだけなので、細かい手作業が必要ない。これらの結果、放熱板を手作業で固定するという手間を負うことなく、放熱手段をFET55に容易に取り付けることができる。また、加熱冷却工程における加熱時の設定温度を、低温はんだ77の融点と高温はんだ76の融点との間の温度にすることで、基板に実装済みのFET55におけるはんだ接合部の高温はんだ76の再溶融を回避しつつ、低温はんだ77を、複数の凸部77aを具備する放熱手段に変化させることができる。
1:印刷マスク
2:貫通孔
10:配線基板
11:基板電極
50:表面実装部品(電子部品)
51:パッケージ
52:電極パッド
55:FET(電子部品)
56:銀電極
57:入力電極
58:出力電極
70:はんだ
75:高温クリームはんだ
76:高温はんだ
77:低温はんだ
特開2008−60157号公報

Claims (2)

  1. 電子部品を放熱手段の取り付けによって放熱手段付き電子部品に加工する電子部品加工方法において、
    上記電子部品の表面上にはんだを供給する供給工程と、表面上のはんだに対して急速加熱処理と急速冷却処理とを繰り返し施して、該はんだを、不規則な形状の複数の凸部を具備するはんだからなる放熱手段に変化させる加熱冷却工程とを実施して、該放熱手段を表面上に固着させた放熱手段付き電子部品を得ることを特徴とする電子部品加工方法。
  2. 印刷マスクを用いて、配線基板の表面上に形成された基板電極の上にクリームはんだ層を印刷する印刷工程と、
    該配線基板の表面上に電子部品を載置して、該電子部品の電極と該配線基板の基板電極上のクリームはんだ層とを密着させる載置工程と、
    該電子部品を載置した該配線基板を該クリームはんだ層とともに加熱して、該電子部品の電極と該配線基板の基板電極とをはんだ接合する接合工程と
    を実施して、該電子部品を該配線基板上に実装する電子部品実装方法において、
    高温はんだを含有するクリームはんだと、該高温はんだよりも融点の低い低温はんだとを用意しておき、
    上記印刷工程にて、該高温はんだを含有するクリームはんだを用いて印刷を行い、
    且つ、上記接合工程の後に、上記電子部品の表面上に該低温はんだを供給する供給工程と、表面上にはんだを載せた該電子部品に対して急速加熱処理と急速冷却処理とを繰り返し施して、該はんだを、不規則な形状の複数の凸部を具備するはんだからなる放熱手段に変化させる加熱冷却工程とを実施することを特徴とする電子部品実装方法。
JP2009025545A 2009-02-06 2009-02-06 電子部品加工方法、及び電子部品実装方法 Expired - Fee Related JP5214483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009025545A JP5214483B2 (ja) 2009-02-06 2009-02-06 電子部品加工方法、及び電子部品実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009025545A JP5214483B2 (ja) 2009-02-06 2009-02-06 電子部品加工方法、及び電子部品実装方法

Publications (2)

Publication Number Publication Date
JP2010182900A true JP2010182900A (ja) 2010-08-19
JP5214483B2 JP5214483B2 (ja) 2013-06-19

Family

ID=42764228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009025545A Expired - Fee Related JP5214483B2 (ja) 2009-02-06 2009-02-06 電子部品加工方法、及び電子部品実装方法

Country Status (1)

Country Link
JP (1) JP5214483B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03254393A (ja) * 1990-02-28 1991-11-13 Taiyo Yuden Co Ltd 溝付きシート状はんだおよびその製造方法
JP2008218561A (ja) * 2007-03-01 2008-09-18 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2009038049A (ja) * 2007-07-31 2009-02-19 Seiko Epson Corp 半導体装置、放熱体、及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03254393A (ja) * 1990-02-28 1991-11-13 Taiyo Yuden Co Ltd 溝付きシート状はんだおよびその製造方法
JP2008218561A (ja) * 2007-03-01 2008-09-18 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2009038049A (ja) * 2007-07-31 2009-02-19 Seiko Epson Corp 半導体装置、放熱体、及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP5214483B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
TWI610411B (zh) 用於半導體晶粒互連的雷射輔助接合
JP2002026468A (ja) プリント配線基板及び半導体装置
JP2007110001A (ja) 半導体装置
JPH10303473A (ja) 多段電子冷却装置及びその製造方法
JP4637652B2 (ja) はんだ付け方法及び電子部品
TWI452637B (zh) 半導體晶圓加工方法
JP2011086821A (ja) 半導体装置およびその製造方法
JP5214483B2 (ja) 電子部品加工方法、及び電子部品実装方法
JP2006237573A (ja) 回路装置の製造方法
JP2004327944A (ja) 配線基板の実装方法
JP2001077518A (ja) 電子部品実装プリント基板および電子部品取り外し方法
JP2008047825A (ja) 回路基板及びその製造方法、並びに半導体装置及びその製造方法
JP2008153491A (ja) 半導体装置の製造方法
US20090166397A1 (en) Bga package module desoldering apparatus and method
JP2006049456A (ja) 半導体装置の製造方法
JP2002033343A (ja) 電子部品の製造方法
KR200317709Y1 (ko) 전자부품용 방열판 및 그 장착구조
JP2010108969A (ja) 放熱構造体の製造方法
JP2007095976A (ja) 半導体装置のリワーク方法
JP2904274B2 (ja) Lsiパッケージの実装方法
JPH1187906A (ja) 半導体装置およびその実装方法
CN117577542A (zh) 一种晶圆级芯片封装体的封装方法及芯片封装体
JP2007059712A (ja) 実装方法
JP2007109751A (ja) 半導体装置の実装構造及び実装方法
JP2003031614A (ja) 半導体デバイス、半導体モジュール及びこれらの実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130227

R150 Certificate of patent or registration of utility model

Ref document number: 5214483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees