JP5214483B2 - 電子部品加工方法、及び電子部品実装方法 - Google Patents
電子部品加工方法、及び電子部品実装方法 Download PDFInfo
- Publication number
- JP5214483B2 JP5214483B2 JP2009025545A JP2009025545A JP5214483B2 JP 5214483 B2 JP5214483 B2 JP 5214483B2 JP 2009025545 A JP2009025545 A JP 2009025545A JP 2009025545 A JP2009025545 A JP 2009025545A JP 5214483 B2 JP5214483 B2 JP 5214483B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- solder
- temperature
- wiring board
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Description
また、請求項2の発明は、印刷マスクを用いて、配線基板の表面上に形成された基板電極の上にクリームはんだ層を印刷する印刷工程と、該配線基板の表面上に電子部品を載置して、該電子部品の電極と該配線基板の基板電極上のクリームはんだ層とを密着させる載置工程と、該電子部品を載置した該配線基板を該クリームはんだ層とともに加熱して、該電子部品の電極と該配線基板の基板電極とをはんだ接合する接合工程とを実施して、該電子部品を該配線基板上に実装する電子部品実装方法において、高温はんだを含有するクリームはんだと、該高温はんだよりも融点の低い低温はんだとを用意しておき、上記印刷工程にて、該高温はんだを含有するクリームはんだを用いて印刷を行い、且つ、上記接合工程の後に、上記電子部品の表面上に該低温はんだを供給する供給工程と、表面上にはんだを載せた該電子部品に対して急速加熱処理と急速冷却処理とを繰り返し施して、該はんだを、不規則な形状の複数の凸部を具備するはんだからなる放熱手段に変化させる加熱冷却工程とを実施することを特徴とするものである。
図2は、実施形態に係る電子部品加工方法によって加工される電子部品としての表面実装部品50を示す拡大側面図である。この表面実装部品50は、フェースダウンで実装可能なベアチップや、ICなどであり、パッケージ51の下面に電極パッド52を有している。樹脂からなるパッケージ51の上面には、金属からなる蒸着膜53が形成されている。この蒸着膜53は、はんだの付きを良くするためのものである。以下、パッケージ51を具備する表面実装部品50の例について説明するが、パッケージを具備しない表面実装部品(例えばシリコンが剥き出しになっているIC)であっても、本発明の適用が可能である。
図5は、実施形態に係る電子部品実装方法によって実装される電子部品としてのFET(Field-Effect Transistor)55を示す斜視図である。スイッチングデバイスであるFETは、そのパッケージの上面に銀電極56が形成されている。パッケージ下面に設けられた入力電極57から入力された電流は、パッケージ内の半導体層と、銀電極56とを伝わる。その後、パッケージ下面に設けられた出力電極58から出力される。
2:貫通孔
10:配線基板
11:基板電極
50:表面実装部品(電子部品)
51:パッケージ
52:電極パッド
55:FET(電子部品)
56:銀電極
57:入力電極
58:出力電極
70:はんだ
75:高温クリームはんだ
76:高温はんだ
77:低温はんだ
Claims (2)
- 電子部品を放熱手段の取り付けによって放熱手段付き電子部品に加工する電子部品加工方法において、
上記電子部品の表面上にはんだを供給する供給工程と、表面上のはんだに対して急速加熱処理と急速冷却処理とを繰り返し施して、該はんだを、不規則な形状の複数の凸部を具備するはんだからなる放熱手段に変化させる加熱冷却工程とを実施して、該放熱手段を表面上に固着させた放熱手段付き電子部品を得ることを特徴とする電子部品加工方法。 - 印刷マスクを用いて、配線基板の表面上に形成された基板電極の上にクリームはんだ層を印刷する印刷工程と、
該配線基板の表面上に電子部品を載置して、該電子部品の電極と該配線基板の基板電極上のクリームはんだ層とを密着させる載置工程と、
該電子部品を載置した該配線基板を該クリームはんだ層とともに加熱して、該電子部品の電極と該配線基板の基板電極とをはんだ接合する接合工程と
を実施して、該電子部品を該配線基板上に実装する電子部品実装方法において、
高温はんだを含有するクリームはんだと、該高温はんだよりも融点の低い低温はんだとを用意しておき、
上記印刷工程にて、該高温はんだを含有するクリームはんだを用いて印刷を行い、
且つ、上記接合工程の後に、上記電子部品の表面上に該低温はんだを供給する供給工程と、表面上にはんだを載せた該電子部品に対して急速加熱処理と急速冷却処理とを繰り返し施して、該はんだを、不規則な形状の複数の凸部を具備するはんだからなる放熱手段に変化させる加熱冷却工程とを実施することを特徴とする電子部品実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009025545A JP5214483B2 (ja) | 2009-02-06 | 2009-02-06 | 電子部品加工方法、及び電子部品実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009025545A JP5214483B2 (ja) | 2009-02-06 | 2009-02-06 | 電子部品加工方法、及び電子部品実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010182900A JP2010182900A (ja) | 2010-08-19 |
JP5214483B2 true JP5214483B2 (ja) | 2013-06-19 |
Family
ID=42764228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009025545A Expired - Fee Related JP5214483B2 (ja) | 2009-02-06 | 2009-02-06 | 電子部品加工方法、及び電子部品実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5214483B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03254393A (ja) * | 1990-02-28 | 1991-11-13 | Taiyo Yuden Co Ltd | 溝付きシート状はんだおよびその製造方法 |
JP2008218561A (ja) * | 2007-03-01 | 2008-09-18 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
JP4345855B2 (ja) * | 2007-07-31 | 2009-10-14 | セイコーエプソン株式会社 | 半導体装置、放熱体、及び半導体装置の製造方法 |
-
2009
- 2009-02-06 JP JP2009025545A patent/JP5214483B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010182900A (ja) | 2010-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4012832A (en) | Method for non-destructive removal of semiconductor devices | |
TWI610411B (zh) | 用於半導體晶粒互連的雷射輔助接合 | |
JP2007110001A (ja) | 半導体装置 | |
JPH10303473A (ja) | 多段電子冷却装置及びその製造方法 | |
CN113937009A (zh) | 表贴式双面散热半导体功率器件的封装方法 | |
TWI452637B (zh) | 半導體晶圓加工方法 | |
JP2006237573A (ja) | 回路装置の製造方法 | |
JP5214483B2 (ja) | 電子部品加工方法、及び電子部品実装方法 | |
JP2011086821A (ja) | 半導体装置およびその製造方法 | |
JP2004327944A (ja) | 配線基板の実装方法 | |
JP4411123B2 (ja) | 放熱板の製造方法 | |
JP2001077518A (ja) | 電子部品実装プリント基板および電子部品取り外し方法 | |
JPH0983128A (ja) | 半導体モジュールの接合構造 | |
JP2008047825A (ja) | 回路基板及びその製造方法、並びに半導体装置及びその製造方法 | |
JP2008153491A (ja) | 半導体装置の製造方法 | |
US20090166397A1 (en) | Bga package module desoldering apparatus and method | |
KR100292295B1 (ko) | 레이저를 이용한 웨이퍼 레벨의 무플럭스 솔더 접합 장치 및 방법 | |
JP2006049456A (ja) | 半導体装置の製造方法 | |
JP2002033343A (ja) | 電子部品の製造方法 | |
JPH1187906A (ja) | 半導体装置およびその実装方法 | |
KR200317709Y1 (ko) | 전자부품용 방열판 및 그 장착구조 | |
JP2007095976A (ja) | 半導体装置のリワーク方法 | |
JP3201501B2 (ja) | パッケージ部品の製造方法及びこのパッケージ部品用のヒートスプレッダの形成方法 | |
JP2010108969A (ja) | 放熱構造体の製造方法 | |
JP2003031614A (ja) | 半導体デバイス、半導体モジュール及びこれらの実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5214483 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |