JP2009032769A - 半導体装置 - Google Patents

Abstract

【課題】パワー用スイッチ回路の電圧振動の発生を抑制し、スイッチング損失の低減が可能な半導体装置を提供する。
【解決手段】スイッチング素子ＩＧＢＴ１０２と逆並列接続する還流用ダイオードを、順方向電流が流れ始める電圧値のオン電圧が互いに異なる半導体材料からなる第１のダイオードのＳｉＣダイオード１０６と第２のダイオードのＳｉダイオード１０７とを並列に接続し、かつ、少なくとも、還流用ダイオードの順方向電流が遮断する際のリカバリ電流に関し、第１のダイオードのＳｉＣダイオード１０６よりもオン電圧が低い第２のダイオードのＳｉダイオード１０７のリカバリ電流の遮断速度があらかじめ定めた閾値よりも緩やかになるように調整する。また、ＳｉＣダイオードをショットキー型ダイオード、ＳｉダイオードをＰＮ接合型ダイオードまたはＰＩＮ型ダイオードとする。
【選択図】図１

Description

本発明は、半導体装置に関し、特に、電力変換器向けの、還流用ダイオードを実装する半導体装置および還流用ダイオードとスイッチング素子とを実装する半導体装置に関する。

電動車両等の高電圧出力用の電力変換器向けのパワー用スイッチ回路に用いられるパワーデバイス素子として、Ｓｉ（シリコン）の単結晶からなるＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）や還流用ダイオードＦＷＤ(Free Wheeling
Diode)が適用されている。

このようなＳｉ製のパワーデバイス素子においては、使用する半導体素子の構造や、半導体自体に用いる添加物の改良により、スイッチング速度の改善、スイッチング損失の低減、耐熱性などの許容温度範囲の拡大、電流密度の増大化（電流容量の増大化）などに対応できるように、種々の開発研究がなされている。しかしながら、種々の改良も限界が近づきつつある。

一方、近年、さらなる小型・大電力化を図るために、Ｓｉ材料よりも、より高い絶縁破壊電界強度を有し、かつ、より高い熱伝導率を有するＳｉＣ（炭化シリコン）材料がＳｉ材料に置き換わる半導体材料として注目されている。例えば、特許文献１の特開２００４−９５６７０号公報「半導体装置」にも記載されているように、デバイス構造が比較的シンプルであるダイオードに、ＳｉＣ材料を適用しようとする実用化研究が進んでいる。
特開２００４−９５６７０号公報

しかしながら、ＳｉＣダイオードを活性化するためのエネルギー量は、Ｓｉダイオードの場合に比して、大きいために、順方向電流が流れ始める電圧値であるオン電圧が大きく、また、ＳｉＣダイオードの空乏層容量が、Ｓｉダイオードの場合に比して、極端に小さいために、電力変換用としてスイッチング動作を行う際に、スイッチ回路の寄生インダクタンスの共振現象による電圧振動が発生し易く、スイッチング損失が大きくなってしまうという問題点がある。つまり、スイッチング動作によりＳｉＣダイオードに流れる順方向電流が遮断する際に発生するリカバリ電流（Ｉｒｒ）の時間変化率（ｄＩｒｒ／ｄｔ）が大きいために、ＳｉＣダイオードの接合容量と配線等のメイン回路に依存する寄生インダクタンスとの間に共振現象が生じ易く、ＳｉＣダイオードの両端電圧の振動が発生し、スイッチング損失が増加し易いという問題点がある。

本発明は、かかる問題点に鑑みてなされたものであり、電力変換用のパワー用スイッチ回路として、電圧振動の発生を抑制し、スイッチング損失を低減し、高速スイッチングを行うことが可能な半導体装置を提供することを、その目的としている。

本発明は、前述の課題を解決するために、パワー用スイッチ回路に用いられる還流用ダイオードとして、順方向電流が流れ始める電圧値であるオン電圧が互いに異なる半導体材料からなる第１のダイオードと第２のダイオードとを並列接続し、かつ、還流用ダイオードの順方向電流が遮断する際に、第１のダイオードよりもオン電圧が低い第２のダイオードのリカバリ電流の遮断速度があらかじめ定めた閾値よりも緩やかな半導体装置とすることを特徴としている。

本発明の半導体装置によれば、パワー用スイッチ回路に用いられる還流用ダイオードとして、順方向電流が流れ始める電圧値であるオン電圧が互いに異なる半導体材料からなる第１のダイオードと第２のダイオードとを並列接続し、かつ、還流用ダイオードの順方向電流が遮断する際に、第１のダイオードよりもオン電圧が低い第２のダイオードのリカバリ電流の遮断速度があらかじめ定めた閾値よりも緩やかにするように構成しているので、以下のごとき効果を奏することができる。

並列接続された第１、第２のダイオードのオン電圧が異なる結果、スイッチング動作時に、それぞれのダイオードの順方向電流が遮断する遮断タイミングが異なり、オン電圧が高い第１のダイオードの順方向電流が遮断しても、第２のダイオードがまだ通電状態にあり、第１のダイオードの両端電圧を、並列に接続されている第２のダイオードのオン電圧以上の電圧値に保持することができ、かつ、第２のダイオードが遮断した際にも、第２のダイオードの遮断時のリカバリ電流の遮断速度を緩やかにしているので、第１のダイオードの両端電圧に振動が発生することを防止することができる。而して、スイッチング損失を低減し、高速スイッチングを可能とすることができる。

以下に、本発明による半導体装置の最良の実施形態について、図面を参照しながら詳細に説明する。

本発明に係る半導体装置は、インバータ装置やＤＣ−ＤＣコンバータ装置などの電力変換器に好適に適用されるパワー用スイッチ回路を構成する還流用ダイオード（ＦＷＤ：Free Wheeling Diode）を実装する半導体装置および還流用ダイオードとスイッチング素子とを実装する半導体装置に関するものである。以下の実施形態においては、スイッチング素子に逆並列接続される還流用ダイオードとして並列に接続する第１のダイオード（例えばＳｉＣダイオード）と第２のダイオード（例えばＳｉダイオード）のみを実装した半導体装置について、その具体的な実施形態について説明するが、スイッチング素子を還流用ダイオードと同一の回路基板上にまたは同一の給配電用のブスバー上に実装した半導体装置についても、そのまま適用することが可能である。

また、以下の実施形態の説明においては、パワー用スイッチ回路における還流用ダイオードとして、順方向電流が流れ始める電圧値であるオン電圧が互いに異なる２種類のＳｉ（シリコン）系の半導体材料（Ｓｉ単結晶、ＳｉＣ（炭化シリコン））からなる第１、第２のダイオードを並列接続して用いる場合について説明するが、本発明における還流用ダイオードは、かかるＳｉ系の半導体材料に限るものではない。例えば、Ｇａ（ガリウム）系やＩｎ（インジウム）系やＧｅ（ゲルマニウム）系の半導体材料を用いる場合であっても全く同様である。また、スイッチング素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）を用いる場合について説明するが、ＩＧＢＴに限るものではなく、ＭＯＳＦＥＴなど他の半導体材料も用いるようにしても全く同様である。

つまり、順方向電流が流れ始める電圧値のオン電圧が互いに異なる２種類の半導体材料からなる第１のダイオードと第２のダイオードとを並列に接続し、かつ、少なくとも、還流用ダイオードの順方向電流が遮断する際に、第１のダイオードよりもオン電圧が低い第２のダイオードのリカバリ電流の遮断速度があらかじめ定めた閾値よりも緩やかになる半導体材料とすることができる材料であれば、如何なる半導体材料を用いてもかまわない。

また、還流用ダイオードとして並列接続するＳｉＣダイオードとＳｉダイオードとが１個ずつの場合について説明するが、ＳｉＣダイオードおよび／またはＳｉダイオードを複数個を並列接続して構成するようにしても良い。

以下に、本発明による半導体装置の具体的な実施形態について詳細に説明する。

（第１の実施形態）
図１は、本発明に係る第１の実施形態の半導体装置を適用するスイッチ回路の構成を示す回路図であり、パワー用のスイッチ回路として誘導負荷Ｌｍを駆動するハーフブリッジ回路１００の回路構成の一例を示している。図１のハーフブリッジ回路１００においては、Ｓｉ製のスイッチング素子ＩＧＢＴ１０２およびＩＧＢＴ１０３が、入力電源の正側、負側の電源端子１０４，１０５間に直列に接続され、かつ、スイッチング素子ＩＧＢＴ１０２とＩＧＢＴ１０３との接続点に駆動対象となる誘導負荷Ｌｍが接続される。

各スイッチング素子ＩＧＢＴ１０２，１０３それぞれには、還流用ダイオードを形成するために、本発明の第１の実施形態の半導体装置１０、半導体装置１０Ａが接続されている。すなわち、順方向電流が流れ出す電圧値を示すオン電圧が互いに異なる第１のダイオードのＳｉＣダイオード１０６と第２のダイオードのＳｉダイオード１０７とからなる半導体装置１０、第１のダイオードのＳｉＣダイオード１０８と第２のダイオードのＳｉダイオード１０９とからなる半導体装置１０Ａ、のそれぞれが、スイッチング素子ＩＧＢＴ１０２，１０３のそれぞれに逆並列に接続される。

なお、図１の半導体装置１０，１０Ａには、ＳｉＣダイオード１０６とＳｉダイオード１０７、ＳｉＣダイオード１０８とＳｉダイオード１０９とが、それぞれ、1個ずつ用いられている場合を示している。しかし、本発明は、かかる場合のみに限るものではなく、電流容量が大きな還流用ダイオードを構成したい場合には、ＳｉＣダイオード、Ｓｉダイオードそれぞれを、１ないし複数個用いて構成しても良い。半導体装置１０，１０Ａそれぞれで複数のＳｉＣダイオードおよび／または複数のＳｉダイオードを用いる場合は、複数のＳｉＣダイオードおよび／または複数のＳｉダイオードそれぞれが並列に接続されて構成されることになる。

図１の半導体装置１０，１０Ａにおいて、ＳｉＣダイオード１０６，１０８は、高耐圧でかつスイッチング速度が高速のショットキー型ダイオード等のユニポーラデバイスである。一方、Ｓｉダイオード１０７，１０９は、リカバリ電流（Ｉｒｒ）の遮断速度（ｄＩｒｒ／ｄｔ）があらかじめ定めた閾値よりも緩やかになるように、ライフタイムコントロールされたＰＮ接合型またはＰＩＮ型のダイオードである。なお、前述のように、各スイッチング素子ＩＧＢＴ１０２，１０３それぞれに逆並列接続されたＳｉＣダイオード１０６，１０８とＳｉダイオード１０７，１０９とは互いのオン電圧Ｖ_ＳｉＣ，Ｖ_Ｓｉが異なる還流用ダイオードを構成している。

図１において、スイッチング素子ＩＧＢＴ１０３がオフ時に、誘導負荷Ｌｍに流れる負荷電流をｉＬ、ＳｉＣダイオード１０６、Ｓｉダイオード１０７それぞれの順方向に流れている順方向電流をＩｆ１，Ｉｆ２と表現する。また、スイッチング素子ＩＧＢＴ１０３がオフからオンへ切り替わった時に、ＳｉＣダイオード１０６、Ｓｉダイオード１０７の順方向電流Ｉｆ１，Ｉｆ２から切り替わって、スイッチング素子ＩＧＢＴ１０３へ流れ込むコレクタ電流をＩｃと表現する。また、スイッチング素子ＩＧＢＴ１０３オフからオンに切り替わった際に、ＳｉＣダイオード１０６、Ｓｉダイオード１０７の順方向電流Ｉｆ１，Ｉｆ２が徐々に減少して遮断後に遮断電流（Ｉｒｒ：リカバリ電流）が流れる状態以降において発生するＳｉＣダイオード１０６、Ｓｉダイオード１０７の両端電圧をＶｆと表現する。

図２は、本発明の半導体装置の第１の実施形態におけるダイオード順方向電流・電圧特性を示す特性図であり、図１のハーフブリッジ回路１００においてダイオード還流時におけるＳｉＣダイオード１０６、Ｓｉダイオード１０７の順方向電流Ｉｆ１，Ｉｆ２と両端電圧Ｖｆとの関係を示している。

図２の横軸が、スイッチング素子ＩＧＢＴ１０３がオフからオンに切り替わる時点において、ＳｉＣダイオード１０６、Ｓｉダイオード１０７の両端にかかる両端電圧Ｖｆの変化を示すものであり、縦軸が、その時点におけるＳｉＣダイオード１０６、Ｓｉダイオード１０７それぞれの順方向電流Ｉｆ１，Ｉｆ２の変化を示すものである。

つまり、図１の回路構成において、スイッチング素子ＩＧＢＴ１０３が、ゲートへのＰＷＭ信号の印加によって、オフからオンに切り替わる時点で、誘導負荷電流ｉＬがＳｉＣダイオード１０６およびＳｉダイオード１０７の双方の還流用ダイオードに流れる際の電流値すなわち順方向電流Ｉｆ１，Ｉｆ２とＳｉＣダイオード１０６、Ｓｉダイオード１０７の両端電圧Ｖｆとの関係を太い破線（凡例にＳｉＣ＋Ｓｉとして表示）で図２に示し、さらに、参考のため、還流用ダイオードがＳｉＣダイオードのみの場合について細い点線（凡例にＳｉＣとして表示）で、また、還流用ダイオードがＳｉのみの場合について細い鎖線（凡例にＳｉとして表示）で図２に示している。

図２に示すように、ＳｉＣダイオード１０６の順方向電流Ｉｆ１の通電開始時のオン電圧Ｖ_ＳｉＣは、Ｓｉダイオード１０７の順方向電流Ｉｆ２の通電開始時のオン電圧Ｖ_Ｓｉよりも大きい。また、ＳｉＣダイオード１０６、Ｓｉダイオード１０７の両端電圧Ｖｆが高く、誘導負荷電流ｉＬが大きいときには、ほとんどの電流がＳｉＣダイオード１０６側に流れるが、逆に、ＳｉＣダイオード１０６、Ｓｉダイオード１０７の両端電圧Ｖｆが低くなり、誘導負荷電流ｉＬが小さくなるに従って、Ｓｉダイオード１０７のみに電流が流れるようになる。

図３は、本発明の半導体装置の第１の実施形態における誘導負荷スイッチング動作時の電圧・電流波形の一例を示す波形図であり、図１のハーフブリッジ回路１００のスイッチング動作時のＳｉＣダイオード１０６，Ｓｉダイオード１０７の両端電圧Ｖｆ、順方向電流Ｉｆ１，Ｉｆ２、および、スイッチング素子ＩＧＢＴ１０３に流れるコレクタ電流Ｉｃの波形の一例を示している。

図３に示すように、ＳｉＣダイオード１０６、Ｓｉダイオード１０７の順方向電流Ｉｆ１，Ｉｆ２が通電中の状態にある際に、スイッチング素子ＩＧＢＴ１０３がオフからオンに切り替わったとき、誘導負荷電流ｉＬの還流電流が減少を開始し、すなわち、ＳｉＣダイオード１０６、Ｓｉダイオード１０７の順方向電流Ｉｆ１，Ｉｆ２が減少を開始し、スイッチング素子ＩＧＢＴ１０３のコレクタ電流Ｉｃが上昇を開始する。しかる後、誘導負荷電流ｉＬの還流電流、すなわち、ダイオード順方向電流Ｉｆ１，Ｉｆ２が遮断しようとする状態に達した場合、図２で示したように、ＳｉＣダイオード１０６のオン電圧Ｖ_ＳｉＣとＳｉダイオード１０７のオン電圧Ｖ_Ｓｉとのオン電圧特性の差異により、必ず、Ｓｉダイオード１０７の順方向電流Ｉｆ２よりもＳｉＣダイオード１０６の順方向電流Ｉｆ１の方が先に遮断することになる。

したがって、ＳｉＣダイオード１０６の順方向電流Ｉｆ１が先に遮断したとき、誘導負荷電流ｉＬは、コレクタ電流Ｉｃとしてスイッチング素子ＩＧＢＴ１０３にすべて流れ込むのではなく、Ｓｉダイオード１０７にも順方向電流Ｉｆ２として一部の電流が流れる状態が継続する。このため、Ｓｉダイオード１０７はまだ通電中の状態となるので、少なくとも、Ｓｉダイオード１０７のオン電圧Ｖ_Ｓｉ以上の電圧値でＳｉＣダイオード１０６の両端が保持されることとなるため、図３に示すように、ＳｉＣダイオード１０６およびＳｉダイオード１０７の両端電圧Ｖｆは振動することなく、高速で、かつ、安定したスイッチング波形を得ることができる。

図１で示した誘導負荷Ｌｍを駆動するスイッチング回路すなわちハーフブリッジ回路１００について、安定したスイッチング動作が得られるという効果をさらに明確にするために、還流用ダイオードをＳｉＣダイオードまたはＳｉダイオードの一方のみを用いて図４に示すような回路構成とした場合との比較を行った結果について、図５、図６に、誘導負荷スイッチング動作時の電圧・電流波形の一例を示す。

図４は、図１に示すハーフブリッジ回路１００の還流用ダイオードをＳｉＣダイオードまたはＳｉダイオードのいずれか一方のみとした回路構成を示す回路図である。つまり、図４のハーフブリッジ回路１００Ａは、誘導負荷Ｌｍを駆動するスイッチ回路のスイッチング素子ＩＧＢＴ１０２，１０３それぞれに逆並列接続される還流用ダイオードとしてＳｉＣダイオード１０６，１０８またはＳｉダイオード１０７，１０９のいずれかのみで構成した場合の回路構成を示している。

図５は、誘導負荷スイッチング動作時の還流用ダイオードの両端電圧Ｖｆの電圧波形を示す波形図であり、図１の本発明に係る半導体装置１０，１０Ａの一実施形態を適用したハーフブリッジ回路１００の場合と、図４のハーフブリッジ回路１００Ａの場合との双方について比較のために記載している。また、図６は、誘導負荷スイッチング動作時の還流用ダイオードの遮断電流（Ｉｒｒ:リカバリ電流）と等価な電流としてスイッチング素子ＩＧＢＴ１０３に流れるコレクタ電流（Ｉｃ）に重畳される電流波形の様子を示す波形図であり、図１の本発明に係る一実施形態におけるハーフブリッジ回路１００の場合と、図４のハーフブリッジ回路１００Ａの場合との双方について比較のために記載している。

図５に示すように、図４のハーフブリッジ回路１００Ａにおいて還流用ダイオードをＳｉＣダイオードのみで構成した場合には、還流用ダイオードつまりＳｉＣダイオード１０６の両端電圧Ｖｆが振動しているのに対して、図１に示す本発明の実施形態では、還流用ダイオードとしてＳｉＣダイオード１０６と並列に、ＳｉＣダイオード１０６のオン電圧Ｖ_ＳｉＣよりもオン電圧Ｖ_Ｓｉが低く、かつ、リカバリ電流（Ｉｒｒ：遮断電流）の遮断速度（ｄＩｒｒ／ｄｔ）があらかじめ定めた閾値よりも緩やかになるＳｉダイオード１０７を接続しており、図４のハーフブリッジ回路１００Ａにおいて還流用ダイオードをＳｉダイオードのみで構成した場合とほぼ同様に、還流用ダイオードつまりＳｉＣダイオード１０６、Ｓｉダイオード１０７の両端電圧Ｖｆはほとんど振動していないことがわかる。

また、図６のスイッチング素子ＩＧＢＴ１０３のコレクタ電流Ｉｃの電流波形に示すように、図１に示す本発明の実施形態では、還流用ダイオードとしてＳｉＣダイオード１０６と並列に、ＳｉＣダイオード１０６のオン電圧Ｖ_ＳｉＣよりもオン電圧Ｖ_Ｓｉが低く、かつ、リカバリ電流（Ｉｒｒ）の遮断速度（ｄＩｒｒ／ｄｔ）があらかじめ定めた閾値よりも緩やかになるＳｉダイオード１０７を接続しており、スイッチング素子ＩＧＢＴ１０３がオフからオンに切り替わる際に還流用ダイオードつまりＳｉＣダイオード１０６、Ｓｉダイオード１０７に流れるリカバリ電流（Ｉｒｒ）が、図４のハーフブリッジ回路１００Ａにおいて還流用ダイオードをＳｉダイオード１０７のみで構成した場合のリカバリ電流（Ｉｒｒ）よりも小さくすることができ、図４のハーフブリッジ回路１００Ａにおいて還流用ダイオードをＳｉＣダイオード１０６のみで構成した場合のリカバリ電流（Ｉｒｒ：遮断電流）とほぼ同等の電流値にすることができる。この結果、図１のハーフブリッジ回路１００に示すようなスイッチ回路構成とすることにより、ＳｉＣダイオード１０６およびＳｉダイオード１０７の両端電圧Ｖｆが振動することなく、高速で、かつ、安定したスイッチング波形を得ることができる。

以上のように、順方向電流が流れ始めるオン電圧が互いに異なる半導体材料からなる第１のダイオードのＳｉＣダイオード１０６と第２のダイオードのＳｉダイオード１０７とを並列接続とし、かつ、少なくとも、還流用ダイオードの順方向電流が遮断する際のリカバリ電流（Ｉｒｒ）に関して、第１のダイオードのＳｉＣダイオード１０６よりもオン電圧が低い第２のダイオードのＳｉダイオード１０７のリカバリ電流（Ｉｒｒ）の遮断速度（ｄＩｒｒ／ｄｔ）があらかじめ定めた閾値よりも緩やかになる半導体材料とした図１のハーフブリッジ回路１００（スイッチ回路）においては、スイッチング動作時に還流用ダイオードの両端電圧Ｖｆについて振動現象が発生することを抑えることが可能になるため、スイッチング素子ＩＧＢＴ１０２，１０３のスイッチング速度の高速化を図ることが可能となり、かつ、スイッチング損失の低減を実現することができる。

なお、ＳｉＣダイオード１０６に並列接続するＳｉダイオード１０７のチップサイズは、ＳｉＣダイオード１０６のリカバリ電流（Ｉｒｒ）が遮断する際における還流用ダイオードの両端電圧の振動を抑制するための電圧保持機能を主な目的とする場合には、電流容量をあまり必要としないので、比較的小さなサイズで十分となる。例えば、ＳｉＣダイオード１０６との面積比で１０〜１００分の１のサイズ以下で十分である。

一方、前述した電圧振動の抑制機能に加えて、さらに、還流用ダイオードのスイッチング損失のさらなる低減を行う場合には、ＳｉＣダイオード１０６に並列接続するＳｉダイオード１０７のチップサイズは、スイッチング損失低減効果量に応じて、大きいサイズとする必要がある。

一般に、例えば、３相ＰＷＭインバータ動作時の還流用ダイオードのスイッチング損失つまり伝導損失Ｐｓａｔは、次の式（１）のように記述することができる。

ただし、Ｉｆｐ： 還流用ダイオード順方向電流の最大値（Ａ）
Ｖｆｐ： 還流用ダイオード順方向電圧の最大値（Ｖ）
ｘ ： 電気角(ｒａｄ)
Ｄｕｔｙ：スイッチング素子駆動用のＰＷＭ信号のデューティ
式(１)より、スイッチング素子駆動用のＰＷＭ信号のデューティが一定であっても、還流用ダイオードの順方向電流の最大値Ｉｆｐと順方向電圧の最大値Ｖｆｐとの積を小さくすれば、還流用ダイオードの伝導損失Ｐｓａｔつまりスイッチング損失を低減することが可能であることがわかる。

また、還流用ダイオードとして用いられるＳｉダイオードの順方向電流密度と電圧との関係は、次の式（２）のように記述することができる。

ただし、Ｊ： 還流用ダイオード順方向電流密度(Ａ／ｃｍ^２)
Ｖｆ： 還流用ダイオード順方向電圧（Ｖ）
Ｊｓ： デバイス定数
ｋ： ボルツマン定数
ｑ： 電荷量（１．６×１０^−１９）（Ｃ）
Ｔ： 絶対温度（ｋ）
さらに、還流用ダイオードの順方向電流Ｉｆは、前述の還流用ダイオード順方向電流密度Ｊとチップ面積Ｄとの積、
Ｉｆ=Ｊ×Ｄ
として表すことができるので、式(１)および式（２）より、Ｓｉダイオードの還流用ダイオード順方向電圧つまりＳｉダイオード１０７の両端電圧Ｖｆが同じ電圧値であった場合、チップサイズすなわちチップ面積Ｄを大きくことにより、Ｓｉダイオード１０７の還流用ダイオードの順方向電流Ｉｆを大きくすることができることがわかる。

よって、Ｓｉダイオード１０７のチップ面積Ｄを大きくすることにより、Ｓｉダイオード１０７の順方向電流電圧特性の傾きすなわちＳｉダイオード１０７の両端電圧Ｖｆに対する順方向電流の立ち上がり勾配を大きくすることができる。つまり、図２のダイオード順方向電流電圧特性において、Ｓｉダイオード１０７の特性曲線の立ち上がり勾配（Ｓｉダイオード１０７間の両端電圧Ｖｆに対する順方向電流Ｉｆ２の値）を大きくして、図２の領域Ｓを大きくすればする程、還流用ダイオードの伝導損失Ｐｓａｔを低減することができ、スイッチング損失の低減効果を大きくすることができる。

ただし、図２の領域Ｓを大きくして、伝導損失Ｐｓａｔを低減し、スイッチング損失の低減効果を大きくしようとすると、Ｓｉダイオード１０７のチップ面積Ｄを大きくする必要があり、半導体装置１０，１０Ａの回路モジュールの小型化を行う上での妨げになってしまう。

次に、スイッチング損失と半導体装置１０，１０Ａの回路モジュールサイズとの関係についてさらに説明する。

図７には、図１に示す半導体装置１０のＳｉＣダイオード１０６とＳｉダイオード１０７とのトータルチップ面積と、任意の動作点におけるダイオード伝導損失Ｐとの関係を、図４のようにＳｉダイオード１０７のみで構成した場合（一点鎖線表示）と対比して示している。ここで、ダイオード伝導損失Ｐとは、図１の半導体装置１０のＳｉＣダイオード１０６に順方向電圧を発生させることができる電流値以上で動作させた際の損失を意味している。

図７に示すように、任意の或るダイオード伝導損失値Ｐ１におけるダイオードのトータルチップ面積について、還流用ダイオードを、本発明の実施形態の一例である図１のように並列接続したＳｉＣダイオード１０６とＳｉダイオード１０７とで構成した場合と、図４のようにＳｉダイオード１０７のみで構成した場合とを比較すると、ＳｉＣダイオード１０６にＳｉダイオード１０７を並列接続させて組み合わせた図１の場合の方が、図４のようなＳｉダイオード１０７のみの場合よりも、還流用ダイオードのトータルチップ面積を小さくすることができる。

なお、図７に示すダイオードのトータルチップ面積は、ＳｉＣダイオード１０６のチップ面積をあらかじめ定めた所定の値に固定して、還流用ダイオードの伝導損失を低減するために、Ｓｉダイオード１０７のチップ面積を大きくしていくようにした場合について算出したものである。

したがって、ＳｉＣダイオード１０６，１０８とＳｉダイオード１０７，１０９とからなる半導体装置１０，１０Ａに要求される回路モジュールサイズ(トータルチップ面積)に応じて、ＳｉＣダイオード１０６，１０８と組み合わせるＳｉダイオード１０７，１０９のチップサイズを選定することによって、小型化(トータルチップ面積)とスイッチング損失低減とのトレードオフ関係における最適解を得ることができる。

以上のように、本実施形態においては、パワー用スイッチ回路に用いられる還流用ダイオードを実装する半導体装置１０，１０Ａにおいて、還流用ダイオードを、順方向電流が流れ始める電圧値であるオン電圧が互いに異なる半導体材料からなる第１のダイオードのＳｉＣダイオード１０６，１０８と第２のダイオードＳｉダイオードの１０７，１０９とを並列に接続して構成し、かつ、少なくとも、還流用ダイオードの順方向電流が遮断する際に、第１のダイオードのＳｉＣダイオード１０６，１０８よりもオン電圧が低い第２のダイオードのＳｉダイオード１０７，１０９のリカバリ電流の遮断速度があらかじめ定めた閾値よりも緩やかになる半導体材料を用いる構成としているので、次のような効果が得られる。

すなわち、並列接続されたＳｉＣダイオード１０６，１０８、Ｓｉダイオード１０７，１０９のオン電圧が異なる結果、スイッチング動作時に、それぞれのダイオードの順方向電流が遮断する遮断タイミングが異なり、オン電圧Ｖ_ｓｉＣが高いＳｉＣダイオード１０６，１０８の順方向電流が遮断しても、Ｓｉダイオード１０７，１０９がまだ通電状態にあり、ＳｉＣダイオード１０６，１０８の両端電圧Ｖｆを、並列に接続されているオン電圧が低いＳｉダイオード１０７，１０９のオン電圧Ｖ_ｓｉ以上の電圧値に保持することができ、かつ、Ｓｉダイオード１０７，１０９が遮断した際にも、Ｓｉダイオード１０７，１０９の遮断時のリカバリ電流（Ｉｒｒ）の遮断速度（ｄＩｒｒ／ｄｔ）を緩やかにしているので、ＳｉＣダイオード１０６，１０８の両端電圧に振動が発生することを防止することができる。而して、スイッチング損失を低減し、高速スイッチングを可能とすることができる。

また、還流用ダイオードとして、第１のダイオードのＳｉＣダイオード１０６，１０８および／または第２のダイオードのＳｉダイオード１０７，１０９を、必要に応じて、複数個、並列に接続して構成することも可能であり、例えば、さらに大きな電流容量を必要とした場合についても、適宜、対応することが可能である。

（第２の実施形態）
次に、第１の実施形態の図１に示す還流用ダイオードを構成するＳｉＣダイオード１０６、Ｓｉダイオード１０７からなる半導体装置１０のチップ構成の一例について、図８、図９を用いて説明する。

図８および図９は、図１に示すハーフブリッジ回路１００に還流用ダイオードとして適用される、並列接続したＳｉＣダイオード１０６、Ｓｉダイオード１０７のベアチップの配置例を示す模式図であり、それぞれ、第１、第２の配置例を示している。

図８に示す第１の配置例においては、第１のダイオードのＳｉＣダイオード１０６を形成する第１の半導体チップであるＳｉＣダイオードチップ１と、第１のダイオードのＳｉＣダイオード１０６に並列接続される第２のダイオードのＳｉダイオード１０７を形成する第２の半導体チップであるＳｉダイオードチップ２とを、対ブスバー３との間の距離、および、ＳｉＣダイオードチップ１とＳｉダイオードチップ２との両チップ間の距離があらかじめ定めた閾値以内に収まるように（つまり最短となるように）、両チップを隣接させて、同一の回路基板上に、または、給配電用のブスバー３上に配置する。

図８の例においては、ＳｉＣダイオードチップ１とＳｉダイオードチップ２とを同一の回路基板上に隣接させて配置している場合を示しており、給配電用のブスバー３に対して、平行な状態で、互いに近接させて配置し、ＳｉＣダイオードチップ１およびＳｉダイオードチップ２の上面の各アノード電極Ａと給配電用のブスバー３との間をワイヤ４によりワイヤーボンディング接続して各チップのアノード電極Ａを並列に接続する。

なお、ＳｉＣダイオードチップ１およびＳｉダイオードチップ２の各チップ裏面（カソード電極側）は、カソード電極Ｋとして共通電位となるように実装される。

一方、図９に示す第２の配置例においては、図８の場合と同様、ＳｉＣダイオードチップ１とＳｉダイオードチップ２とを同一の回路基板上に隣接させて配置している場合を示しているが、第１のダイオードのＳｉＣダイオード１０６を形成する第１の半導体チップであるＳｉＣダイオードチップ１が、対ブスバー３との間の距離があらかじめ定めた閾値以内に収まるように（つまり最短になるように）、また、第１のダイオードのＳｉＣダイオード１０６に並列接続されるＳｉダイオード１０７を形成する第２の半導体チップであるＳｉダイオードチップ２との間の距離があらかじめ定めた閾値以内に収まるように（つまり最短になるように）、給配電用のブスバー３に対してＳｉＣダイオードチップ１、Ｓｉダイオードチップ２の順に垂直な状態で、互いに近接させて、両チップを配置する。

ＳｉＣダイオードチップ１上面のアノード電極Ａとブスバー３との間をワイヤ４Ａによりワイヤーボンディング接続し、さらに、ＳｉＣダイオードチップ１上面のアノード電極ＡとＳｉダイオードチップ２上面のアノード電極Ａとの間をワイヤ４Ｂによりワイヤーボンディング接続して、各チップのアノード電極Ａを並列に接続する。なお、ＳｉＣダイオードチップ１およびＳｉダイオードチップ２の各チップ裏面（カソード電極側）は、図８の場合と同様、カソード電極Ｋとして共通電位となるように実装される。

また、ＳｉＣダイオード１０６、Ｓｉダイオード１０７がベアチップからなる場合のみに限らず、パッケージ入りチップからなっている場合であっても、図８や図９と同様に、互いに隣接させて、対ブスバー間、両チップ間の距離があらかじめ定めた閾値以内の最短の距離となるように配置すれば良い。

かくのごとく、ＳｉＣダイオード１０６を形成するＳｉＣダイオードチップ１とＳｉダイオード１０７を形成するＳｉダイオードチップ２と給配電用のブスバー３との間の互いの距離をできる限り短くするように実装することによって、還流用ダイオードのＳｉＣダイオード１０６、Ｓｉダイオード１０７間のインピーダンスを小さく抑えることができるので、還流用ダイオードの両端電圧Ｖｆの振動を、より確実に抑制する効果を得ることができる。

（第３の実施形態）
次に、本発明の第３の実施形態について図１０を用いて説明する。図１０は、本発明に係る半導体装置の第３の実施形態として、ＳｉＣダイオードとＳｉダイオードとを並列接続した半導体装置のチップ構造の一例を示す構造図であり、第２の実施形態において示した図８、図９の場合とは異なり、図１のハーフブリッジ回路１００において、スイッチング素子ＩＧＢＴ１０２に逆並列接続する第１のダイオードのＳｉＣダイオード１０６、第２のダイオードのＳｉダイオード１０７の半導体装置１０として、第１のダイオードのＳｉＣダイオード１０７を形成する第１の半導体チップであるＳｉＣダイオードチップ内に、第２のダイオードのＳｉダイオード１０７を形成した一例を示している。

図１０に示すように、まず、ＳｉＣカソード電極板２１の上にＮ＋ＳｉＣ層１１とＮ−ＳｉＣ層１２とを順次積層して、Ｎ＋ＳｉＣ層１１とＮ−ＳｉＣ層１２とが接合したＳｉＣダイオードチップを形成する。しかる後、ＳｉＣダイオードチップと絶縁分離した状態でＳｉＣダイオードチップ上にＳｉダイオードを形成するために、絶縁膜１７を形成した後、該絶縁膜１７の上面に、Ｎ−Ｓｉ層１３を形成する。

さらに、Ｎ＋Ｓｉ層１４とＰ−Ｓｉ層１５とを形成するためのＮ−Ｓｉ層１３上の所定の領域を所定のレベルまでエッチングにより穿設し、また、ショットキーメタル１９を形成するためのＮ−Ｓｉ層１３上の所定の領域を絶縁膜１７とともに穿設して、Ｎ−ＳｉＣ層１２を露出させる。

しかる後、Ｎ−Ｓｉ層１３上に穿設された所定の領域にＮ＋Ｓｉ層１４とＰ−Ｓｉ層１５とを形成し、さらに、Ｐ−Ｓｉ層１５の上面の所定の領域をエッチングして、そのエッチング箇所にＰ＋Ｓｉ層１６を形成することによって、ＰＮ接合型のＳｉダイオードを形成する。つまり、Ｓｉダイオードは、アノード電極側から不純物濃度勾配を意味するＰ＋層、Ｐ−層、Ｎ−層、Ｎ＋層の各層が順次形成された状態のＰＮ接合型ダイオードとして形成される。

さらに、Ｎ−Ｓｉ層１３を絶縁膜１７とともに穿設することにより露出させたＮ−ＳｉＣ層１２上に接合させる状態でショットキーメタル１９を形成することにより、ショットキーメタル１９、Ｎ−ＳｉＣ層１２、Ｎ＋ＳｉＣ層１１からなるショットキー型のＳｉＣダイオードを形成する。

しかる後、Ｎ−Ｓｉ層１３の左右側面を絶縁分離するためにエッチングによりパターニングした後、全面に絶縁膜１８を形成する。

次いで、Ｓｉダイオード側のＳｉカソード電極２２、ＳｉＣダイオードおよびＳｉダイオードに共通のアノード電極２０を形成するために、まず、ＳｉダイオードのＮ＋Ｓｉ層１４上の絶縁膜１８の所定の領域と、ＳｉダイオードのＰ＋Ｓｉ層１６上の絶縁膜１８の所定の領域とショットキーメタル１９上の絶縁膜１８を、エッチングにより除去した後、Ｎ＋Ｓｉ層１４上にＳｉカソード電極２２を形成し、Ｐ＋Ｓｉ層１６上およびショットキーメタル１９上にアノード電極２０を形成する。この結果、ＳｉＣダイオードのアノード端子は、ショットキーメタル１９を介した形で、Ｓｉダイオードのアノード端子とアノード電極２０を共用するように形成される。

なお、Ｓｉカソード電極２２は、ＳｉＣカソード電極２１と半導体チップの外部でワイヤ等によって接続される。

以上に説明した本実施形態は、ＳｉＣダイオード上面にＳｉダイオードを形成した縦型構造の一例を示したものであるが、横型構造に形成して、ＳｉＣカソード電極およびＳｉカソード電極をチップ内部で接続することももちろん可能である。

本実施形態においては、第１のダイオードのＳｉＣダイオードを形成する第１の半導体チップのＳｉＣダイオードチップ内に第２のダイオードのＳｉダイオードを一体化して同一チップとして形成しているので、半導体装置として、さらに小型化を実現することが可能となる。

（その他の実施形態）
以上に説明した各実施形態においては、還流用ダイオードとしてＳｉＣダイオードとＳｉダイオードとを、１個ずつ、並列接続して構成した場合について説明したが、前述したように、本発明は、かかる場合に限るものではなく、ＳｉＣダイオードおよび／またはＳｉダイオードを、複数個さらに並列接続して構成するようにしても良いし、また、還流用ダイオードの第１のダイオード、第２のダイオードとして、ＳｉＣダイオード、Ｓｉダイオード以外のＧａ（ガリウム）系やＩｎ（インジウム）系やＧｅ（ゲルマニウム）系などの半導体材料からなるダイオードを採用しても良い。

つまり、パワー用スイッチ回路に用いられる還流用ダイオードを、順方向電流が流れ始める電圧値であるオン電圧が互いに異なる半導体材料からなる第１のダイオードと第２のダイオードとを並列に接続し、かつ、少なくとも、還流用ダイオードの順方向電流が遮断する際に、第１のダイオードよりもオン電圧が低い第２のダイオードのリカバリ電流の遮断速度があらかじめ定めた閾値よりも緩やかになる半導体材料を用いるという基本的な要件を満たすものであれば、如何なる種類の半導体材料を用いても良いし、また、並列接続するダイオードの個数も、必要に応じて任意に設定しても良い。

また、パワー用スイッチ回路として、還流用ダイオードと逆並列接続するスイッチング素子を、同一半導体装置内に一体化して、還流用ダイオードと同一の回路基板上または同一のブスバー上に形成するようにしても良い。かかる場合において、還流用ダイオードと逆並列接続するスイッチング素子として、Ｓｉ製のＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いるようにしても良いし、あるいは、場合によっては、パワー用ＭＯＳＦＥＴを用いるようにしても良い。

本発明に係る第１の実施形態の半導体装置を適用するスイッチ回路の構成を示す回路図回路図である。 本発明の半導体装置の第１の実施形態におけるダイオード順方向電流・電圧特性を示す特性図である。 本発明の半導体装置の第１の実施形態における誘導負荷スイッチング動作時の電圧・電流波形の一例を示す波形図である。 図１に示すハーフブリッジ回路の還流用ダイオードについてＳｉＣダイオードまたはＳｉダイオードのいずれか一方のみとした回路構成を示す回路図である。 誘導負荷スイッチング動作時の還流用ダイオードの両端電圧Ｖｆの電圧波形を示す波形図である。 誘導負荷スイッチング動作時のスイッチング素子ＩＧＢＴに流れるコレクタ電流の電流波形を示す波形図である。 ＳｉＣダイオードとＳｉダイオードとのトータルチップ面積と任意の動作点におけるダイオード伝導損失との関係を示す特性図である。 並列接続したＳｉＣダイオード、Ｓｉダイオードのベアチップの第１の配置例を示す模式図である。 並列接続したＳｉＣダイオード、Ｓｉダイオードのベアチップの第２の配置例を示す模式図である。 本発明に係る半導体装置の第３の実施形態として、ＳｉＣダイオードとＳｉダイオードとを並列接続した半導体装置のチップ構造の一例を示す構造図である。

符号の説明

１…ＳｉＣダイオードチップ、２…Ｓｉダイオードチップ、３…ブスバー、４，４Ａ，４Ｂ…ワイヤ、１０，１０Ａ…半導体装置、１１…Ｎ＋ＳｉＣ層、１２…Ｎ−ＳｉＣ層、１３…Ｎ−Ｓｉ層、１４…Ｎ＋Ｓｉ層、１５…Ｐ−Ｓｉ層、１６…Ｐ＋Ｓｉ層、１７…絶縁膜、１８…絶縁膜、１９…ショットキーメタル、２０…アノード電極、２１…ＳｉＣカソード電極板、２２…Ｓｉカソード電極、１００，１００Ａ…ハーフブリッジ回路、１０２，１０３…ＩＧＢＴ、１０４，１０５…電源端子、１０６…ＳｉＣダイオード、１０７…Ｓｉダイオード、１０８…ＳｉＣダイオード、１０９…Ｓｉダイオード、Ｉｃ…コレクタ電流、Ｉｆ１…ＳｉＣダイオード順方向電流、Ｉｆ２…Ｓｉダイオード順方向電流、ｉＬ…誘導負荷電流、Ｉｒｒ…リカバリ電流、Ｌｍ…誘導負荷、Ｖｆ…ダイオード両端電圧、Ｖ_ＳｉＣ…ＳｉＣダイオードオン電圧、Ｖ_Ｓｉ…Ｓｉダイオードオン電圧。

Claims (10)

1. パワー用スイッチ回路に用いられる還流用ダイオードを実装する半導体装置において、前記還流用ダイオードを、順方向電流が流れ始める電圧値であるオン電圧が互いに異なる半導体材料からなる第１のダイオードと第２のダイオードとを並列に接続して構成し、かつ、少なくとも、前記還流用ダイオードの順方向電流が遮断する際に、前記第１のダイオードよりもオン電圧が低い前記第２のダイオードのリカバリ電流の遮断速度があらかじめ定めた閾値よりも緩やかであることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、前記第１のダイオードおよび／または前記第２のダイオードが、並列接続した複数個のダイオードから構成されることを特徴とする半導体装置。
3. 請求項１または２に記載の半導体装置において、前記第１のダイオードは、半導体材料としてＳｉＣ（炭化シリコン）を用いたＳｉＣダイオードであり、前記第２のダイオードは、半導体材料としてＳｉ（シリコン）を用いたＳｉダイオードであることを特徴とする半導体装置。
4. 請求項３に記載の半導体装置において、前記第１のダイオードを形成するＳｉＣダイオードが、ショットキー型ダイオードであり、前記第２のダイオードを形成するＳｉダイオードが、ＰＮ接合型ダイオードまたはＰＩＮ型ダイオードであることを特徴とする半導体装置。
5. 請求項１ないし４のいずれかに記載の半導体装置において、前記第１のダイオードを形成する第１の半導体チップと前記第２のダイオードを形成する第２の半導体チップとを、両者の半導体チップ間の距離、および、給配電用のブスバーとの間の距離が、あらかじめ定めた閾値以内に収まるように、互いに隣接させて、同一の回路基板上または同一の前記ブスバー上に配置することを特徴とする半導体装置。
6. 請求項５に記載の半導体装置において、前記第１の半導体チップと前記第２の半導体チップとを、同一の回路基板上に隣接させて配置する場合、前記第１の半導体チップと前記第２の半導体チップとを並列接続する前記ブスバーに対して、平行な状態で配置することを特徴とする半導体装置。
7. 請求項５に記載の半導体装置において、前記第１の半導体チップと前記第２の半導体チップとを、同一の回路基板上に隣接させて配置する場合、前記第１の半導体チップと前記第２の半導体チップとを並列接続する前記ブスバーに対して、垂直な状態で配置することを特徴とする半導体装置。
8. 請求項１ないし４のいずれかに記載の半導体装置において、前記第１のダイオードを形成する第１の半導体チップ内に前記第２のダイオードを形成することを特徴とする半導体装置。
9. 請求項１ないし８のいずれかに記載の半導体装置において、さらに、前記還流用ダイオードと逆並列接続するスイッチング素子を、前記還流用ダイオードと同一の回路基板上または同一の給配電用のブスバー上に形成することを特徴とする半導体装置。
10. 請求項９に記載の半導体装置において、前記還流用ダイオードと逆並列接続する前記スイッチング素子が、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であることを特徴とする半導体装置。

Images