JP2009026855A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009026855A
JP2009026855A JP2007186815A JP2007186815A JP2009026855A JP 2009026855 A JP2009026855 A JP 2009026855A JP 2007186815 A JP2007186815 A JP 2007186815A JP 2007186815 A JP2007186815 A JP 2007186815A JP 2009026855 A JP2009026855 A JP 2009026855A
Authority
JP
Japan
Prior art keywords
active region
film
sidewall
gate electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007186815A
Other languages
English (en)
Other versions
JP4994139B2 (ja
Inventor
Kentaro Nakanishi
賢太郎 中西
Hiromasa Fujimoto
裕雅 藤本
Takayuki Yamada
隆順 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007186815A priority Critical patent/JP4994139B2/ja
Priority to US12/164,635 priority patent/US7932141B2/en
Publication of JP2009026855A publication Critical patent/JP2009026855A/ja
Priority to US13/052,546 priority patent/US8178929B2/en
Application granted granted Critical
Publication of JP4994139B2 publication Critical patent/JP4994139B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】工数の増加及び特性のばらつきが生じにくく且つ駆動能力が向上した半導体装置を実現できるようにする。
【解決手段】半導体装置は、ｎ型ＭＩＳトランジスタ及びｐ型ＭＩＳトランジスタとを備えている。ｎ型ＭＩＳトランジスタは、第１の活性領域１１Ａの上に形成された第１のゲート電極１４Ａと、第１のゲート電極１４Ａの側面上に形成された第１のサイドウォール１５Ａとを有している。ｐ型ＭＩＳトランジスタは、第２の活性領域１１Ｂの上に形成された第２のゲート電極１４Ｂと、第２のゲート電極１４Ｂの側面上に形成された第２のサイドウォール１５Ｂと、第２の活性領域１１Ｂに形成された歪み生成層２１とを有している。第２のサイドウォール１５Ｂは、第１のサイドウォール１５Ａよりも厚さが薄い。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、特にｎ型ＭＩＳ(Metal Insulator Semiconductor)トランジスタとｐ型ＭＩＳトランジスタとを備えた半導体装置及びその製造方法に関する。
ＭＩＳ構造を有する半導体装置の駆動能力を向上する手段として、ゲート長の微細化と共に、チャネル領域に歪技術を導入してチャネル移動度を向上させる方法が注目されている。歪技術として、例えば、ｎ型ＭＩＳトランジスタにおいては、ライナ膜に引っ張り応力を持たせる方法及びＳＭＴ（Stress Memorization Technique）等が検討されている。ＳＭＴとは、トランジスタの表面にチャネル領域に対して応力を生じる絶縁膜を堆積した状態において、活性化熱処理を行い、その際の残留応力を利用する方法である。一方、ｐ型ＭＩＳトランジスタにおいては、ライナ膜に圧縮応力を持たせる方法及び活性領域に選択的にシリコンゲルマニウム（ＳｉＧｅ）層をエピタキシャル成長させることにより圧縮応力を持たせる方法が検討されている（例えば、非特許文献１を参照。）。
ｐ型ＭＩＳトランジスタのみに圧縮応力を与えるために、ＳｉＧｅからなる歪み生成層を形成する場合には、以下のようなプロセスが用いられている。
まず、図１１（ａ）に示すように、半導体基板１００の素子分離領域１１２に囲まれた第１の活性領域１０１Ａにｎ型ＭＩＳトランジスタの第１のゲート絶縁膜１１３Ａ、第１のゲート電極１１４Ａ及び第１のハードマスク１３３Ａと、第１の活性領域１０１Ａにｎ型エクステンション拡散層１１７Ａとを形成する。また、素子分離領域１１２に囲まれた第２の活性領域１０１Ｂにｐ型ＭＩＳトランジスタの第２のゲート絶縁膜１１３Ｂ、第２のゲート電極１１４Ｂ及び第２のハードマスク１３３Ｂと、ｐ型エクステンション拡散層１１７Ｂとを形成する。続いて、第１のゲート電極１１４Ａの側面上に絶縁膜１１８Ａ及び絶縁膜１１９Ａからなる第１のサイドウォール１１５Ａを形成するとともに、第２のゲート電極１１４Ｂの側面上に絶縁膜１１８Ｂ及び絶縁膜１１９Ｂからなる及び第２のサイドウォール１１５Ｂを形成する。
次に、半導体基板１００の全面に絶縁膜１３５を堆積した後、絶縁膜１３５のうち第２の領域１００Ｂの上に形成された部分を選択的に除去する。続いて、絶縁膜１３５をマスクとして、図１１（ｂ）に示すように第２の活性領域１０１Ｂの露出分にリセス部１００ａを形成する。
次に、図１１（ｃ）に示すように歪み生成層であるＳｉＧｅ層１２１をリセス部１００ａにエピタキシャル成長する。続いて、絶縁膜１３５を除去した後、ｎ型ソースドレイン拡散層を形成し、さらに必要に応じてシリサイド層、ライナ膜、層間絶縁膜、コンタクト及び配線等を形成する。
このようなプロセスにより、ｐ型ＭＩＳトランジスタのみに、圧縮応力が加わる半導体装置を実現することができる。
W. H. Lee et al., "ＩＥＤＭ ２００５"，ｐ.61-64
しかしながら、前記従来の半導体装置の製造プロセスには以下のような問題がある。ＳｉＧｅ層をｐ型ＭＩＳトランジスタの形成領域にのみ形成するためには、ｎ型ＭＩＳトランジスタの形成領域を覆う絶縁膜からなるマスクを形成しなければならない。
絶縁膜からなるマスクの形成及び除去の際には、絶縁膜が残存しないように過剰なオーバーエッチが必要となる。このため、サイドウォール膜の膜減り及び基板の削れが誘発される。このような意図しない膜減り及び基板の削れは制御が困難であり、膜減り及び基板の削れにより半導体装置の特性にばらつきが生じるという問題が生じる。また、逆に意図しない絶縁膜残りが生じた場合にも、特性がばらつくおそれがある。さらに、マスクの形成及び除去行うために工数が増加するという問題もある。
本発明は、前記従来の問題を解決し、工数の増加及び特性のばらつきが生じにくく且つ駆動能力が向上した半導体装置を実現できるようにすることを目的とする。
具体的に本発明に係る半導体装置は、半導体基板における第１の活性領域に形成されたｎ型ＭＩＳトランジスタと、半導体基板における第２の活性領域に形成されたｐ型ＭＩＳトランジスタとを備え、ｎ型ＭＩＳトランジスタは、第１の活性領域の上に形成された第１のゲート電極と、第１のゲート電極の側面上に形成された第１のサイドウォールとを有し、ｐ型ＭＩＳトランジスタは、第２の活性領域の上に形成された第２のゲート電極と、第２のゲート電極の側面上に形成された第２のサイドウォールと、第２の活性領域に形成され、ｐ型ＭＩＳトランジスタのチャネル領域に歪みを与える歪み生成層とを有し、第２のサイドウォールは、ゲート長方向の厚さが、第１のサイドウォールよりも薄いことを特徴とする。
本発明の半導体装置は、第２のサイドウォールは、ゲート長方向の厚さが、第１のサイドウォールよりも薄い。このため、ｐ型ＭＩＳトランジスタのチャネル領域に歪みを与える歪み生成層を形成する際に、サイドウォールの形成膜をマスクとすることができる。従って、追加のマスクを形成する必要がなく、追加のマスクを全除去する際にサイドウォール及び活性領域が過剰にエッチングされて削られたり、活性領域にマスクが残存したりするおそれがない。これにより、特性のばらつきが生じにくく且つ駆動能力が向上した半導体装置を実現できる。また、工数の増加も抑えることができる。
本発明の半導体装置において、第１のサイドウォールを構成する層の数と、第２のサイドウォールを構成する層の数とは等しいことが好ましい。
本発明の半導体装置において、第２の活性領域は、第２のゲート電極の両側方に形成された凹部を有し、歪み生成層は、凹部を埋めるように形成されたシリコンゲルマニウム層であることが好ましい。
本発明の半導体装置において、第１のサイドウォール及び第２のサイドウォールは、それぞれ断面Ｌ字状の第１の絶縁膜と、第１の絶縁膜を覆うように形成された第２の絶縁膜とを有していてもよい。
本発明の半導体装置において、ｎ型ＭＩＳトランジスタは、第１の活性領域における第１のゲート電極の両側方の領域に形成されたｎ型エクステンション拡散層と、第１の活性領域における第１のサイドウォールの外側方に形成されたｎ型ソースドレイン領域とを有し、ｐ型ＭＩＳトランジスタは、第２の活性領域における第２のゲート電極の両側方の領域に形成されたｐ型エクステンション拡散層を有し、歪み生成層は、チャネル領域から見てｐ型エクステンション拡散層の外側に、ｐ型エクステンション拡散層の接合よりも深く形成されていてもよい。
本発明に係る半導体装置の製造方法は、半導体基板における第１の活性領域に形成されたｎ型ＭＩＳトランジスタと、半導体基板における第２の活性領域に形成されたｐ型ＭＩＳトランジスタとを備えた半導体装置の製造方法を対象とし、第１の活性領域の上に第１のゲート電極を形成するとともに、第２の活性領域の上に第２のゲート電極を形成する工程（ａ）と、半導体基板の上に、第１のゲート電極及び第２のゲート電極を覆うサイドウォール形成膜を形成する工程（ｂ）と、サイドウォール形成膜における第２の活性領域の上に形成された部分の膜厚を第１の活性領域の上に形成された部分よりも薄くする工程（ｃ）と、工程（ｃ）よりも後に、サイドウォール形成膜をエッチングして、第２の活性領域の一部が露出し且つ１の活性領域がサイドウォール形成膜に覆われた状態とする工程（ｄ）と、工程（ｄ）の後に、サイドウォール形成膜をマスクにして、第２の活性領域の露出部分をエッチングしてリセス部を形成し、形成したリセス部に歪み生成層を形成する工程（ｅ）と、工程（ｅ）よりも後に、サイドウォール形成膜を第１の活性領域の一部が露出するまでエッチングすることにより、第１のゲート電極の側面上を覆う第１のサイドウォールと、第２のゲート電極の側面上を覆う第２のサイドウォールとを形成する工程（ｆ）とを備えていることを特徴とする。
本発明の半導体装置の製造方法は、サイドウォール形成膜をエッチングすることにより、第２の活性領域の一部が露出し且つ第１の活性領域がサイドウォール形成膜に覆われた状態とする工程と、エッチングしたサイドウォール形成膜をマスクとしてリセス部のエッチングを行った後、歪み生成層の結晶成長を行う工程とを備えている。このため、リセス部の形成及び歪み生成層の結晶成長のためのマスクを別途形成する場合と比べて、マスクを形成する工程及びマスクを全除去する工程を削減することができる。これにより、マスクの全除去の際に生じるサイドウォール及び活性領域の過剰なエッチングを防止できる。従って、特性のばらつきが生じにくく且つ駆動能力が向上した半導体装置を実現できる。また、工数の増加も抑えることができる。
本発明の半導体装置の製造方法は工程（ｅ）において、シリコンゲルマニウムをリセス部に結晶成長して歪み生成層を形成すればよい。
本発明の半導体装置の製造方法において、サイドウォール形成膜は、第１の絶縁膜と第２の絶縁膜とを含み、工程（ｆ）において、断面Ｌ字状の第１の絶縁膜及び該第１の絶縁膜を覆う第２の絶縁膜を有する第１のサイドウォール及び第２のサイドウォールをそれぞれ形成してもよい。
本発明の半導体装置の製造方法において、工程（ａ）は、半導体基板の上にゲート絶縁膜形成膜と導電膜とハードマスク形成膜とを順次形成して積層膜を形成する工程（ａ１）と、積層膜をパターニングして、第１の活性領域上に第１のゲート絶縁膜、第１のゲート電極及び第１のハードマスク膜を形成するとともに、第２の活性領域上に第２のゲート絶縁膜、第２のゲート電極及び第２のハードマスク膜を形成する工程（ａ２）とを含んでいてもよい。
本発明の半導体装置の製造方法において、工程（ｂ）よりも前に、第１のハードマスク膜を除去する工程をさらに備えていてもよい。
本発明の半導体装置の製造方法において、工程（ａ）は、半導体基板の上にゲート絶縁膜形成膜と導電膜とハードマスク形成膜とを順次形成して積層膜を形成する工程（ａ１）と、ハードマスク形成膜のうち第１の活性領域の上に形成された部分を選択的に除去する工程（ａ２）と、積層膜をパターニングして、第１の活性領域上に第１のゲート絶縁膜及び第１のゲート電極を形成するとともに、第２の活性領域上に第２のゲート絶縁膜、第２のゲート電極及び第２のハードマスク膜を形成する工程（ａ３）とを含んでいてもよい。
本発明の半導体装置の製造方法において、工程（ｆ）よりも後に、第１の活性領域における第１のサイドウォールの外側方にｎ型ソースドレイン領域を形成する工程（ｇ）をさらに備えていてもよい。
この場合において工程（ｇ）よりも後に、第１のサイドウォール及び第２のサイドウォールを除去する工程（ｈ）と、工程（ｈ）よりも後に、第１の活性領域における第１のゲート電極の側方にｎ型エクステンション拡散層を形成し、第２の活性領域における第２のゲート電極の側方にｐ型エクステンション拡散層を形成する工程（ｉ）と、工程（ｉ）よりも後に、第１のゲート電極の側面上に第３のサイドウォールを形成するとともに、第２のゲート電極の側面上に第４のサイドウォールを形成する工程（ｊ）をさらに備えていてもよい。
本発明の半導体装置の製造方法は、工程（ａ）よりも後で且つ工程（ｂ）よりも前に、第１の活性領域における第１のゲート電極の側方にｎ型エクステンション拡散層を形成し、第２の活性領域における第２のゲート電極の側方にｐ型エクステンション拡散層を形成する工程（ｋ）をさらに備えていてもよい。
本発明に係る半導体装置及びその製造方法は、工数の増加及び特性のばらつきが生じにくく且つ駆動能力が向上した半導体装置を実現できる。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の断面の構成を示している。図１に示すように、本実施形態の半導体装置は、シリコン（Ｓｉ）からなる半導体基板１０の第１の領域１０Ａに形成された第１のトランジスタであるｎ型ＭＩＳトランジスタと、第２の領域１０Ｂに形成された第２のトランジスタであるｐ型ＭＩＳトランジスタとを備えている。
第１の領域１０Ａは、半導体基板に形成された素子分離領域１２に囲まれた第１の活性領域１１Ａを含み、第２の領域１０Ｂは、素子分離領域１２に囲まれた第２の活性領域１１Ｂを含む。
第１の活性領域１１Ａの上には、第１のゲート絶縁膜１３Ａを介在させて第１のゲート電極１４Ａが形成され、第１のゲート電極１４Ａの側面上には、第１のサイドウォール１５Ａが形成されている。第２の活性領域１１Ｂの上には、第２のゲート絶縁膜１３Ｂを介在させて第２のゲート電極１４Ｂが形成され、第２のゲート電極１４Ｂの側面上には、第２のサイドウォール１５Ｂが形成されている。
第１のゲート絶縁膜１３Ａ及び第２のゲート絶縁膜１３Ｂは、酸化シリコン（ＳｉＯ2）等からなり、第１のゲート電極１４Ａ及び第２のゲート電極１４Ｂは、不純物を含むポリシリコン等からなる。第１のサイドウォール１５Ａ及び第２のサイドウォール１５Ｂは、それぞれ断面Ｌ字状の第１の絶縁膜１８と第１の絶縁膜１８を覆う第２の絶縁膜１９とを有している。第２の絶縁膜１９は例えば窒化シリコン（ＳｉＮ）からなり、第１の絶縁膜１８は例えばＳｉＯ2からなる。
第１の活性領域１１Ａにおける第１のゲート電極１４Ａの両側方の領域には、ｎ型エクステンション拡散層１７Ａが形成されている。第１の活性領域１１Ａにおける第１のサイドウォール１５Ａの外側方の領域には、ｎ型エクステンション拡散層１７Ａよりも深い位置にｎ型ソースドレイン拡散層２２が形成されている。
第２の活性領域１１Ｂにおける第２のゲート電極１４Ｂの両側方の領域には、ｐ型エクステンション拡散層１７Ｂが形成されている。第２の活性領域１１Ｂにおける第２のサイドウォール１５Ｂの外側方の領域には、歪み生成層２１が形成されてる。歪み生成層２１は、第２の活性領域１１Ｂにおける第２のサイドウォール１５Ｂの外側方の領域に形成されたリセス部に、シリコンゲルマニウム（ＳｉＧｅ）をエピタキシャル成長させて形成したＳｉＧｅ層である。この歪み生成層２１は、ｐ型ＭＩＳトランジスタのチャネル領域におけるゲート長方向に対して圧縮応力を生じさせる。
本実施形態の半導体装置は、ｐ型ＭＩＳトランジスタが形成された第２の活性領域１１Ｂにのみ歪み生成層が形成されているため、ｐ型ＭＩＳトランジスタにのみ効果的に圧縮応力を与えることができ、ｎ型ＭＩＳトランジスタの駆動力を低下させることなく、ｐ型ＭＩＳトランジスタの駆動力を向上させることができる。
さらに、本実施形態の半導体装置は、以下に説明するようにサイドウォールを形成するためのサイドウォール形成膜を、リセス部を形成する際のマスク及びＳｉＧｅ層を結晶成長させる際のマスクとして用いている。このため、マスクの形成及び除去に伴う、トランジスタの特性のばらつきがほとんど生じることがない。また、工数もほとんど増加しない。なお、第２のサイドウォール１５Ｂのゲート長方向の厚さは、第１のサイドウォール１５Ａのゲート長方向の厚さよりも薄くなっている。
以下に、第１の実施形態に係る半導体装置の製造方法を図面を参照して説明する。図２〜図４は、第１の実施形態に係る半導体装置の製造方法を工程順に示している。
まず、第１の領域１０Ａ及び第２の領域１０Ｂを有する半導体基板１０の上に、厚さが２．２ｎｍのゲート絶縁膜形成膜と、厚さが１２０ｎｍのポリシリコン膜と、厚さが２０ｎｍのＳｉＯ2等からなるハードマスク形成膜を順次堆積する。続いて、図２（ａ）に示すようにリソグラフィ技術及びドライエッチング技術を用いて、堆積した膜のパターニングを行う。これにより、第１の領域１０Ａの素子分離領域１２により区画された第１の活性領域１１Ａの上に第１のゲート絶縁膜１３Ａ、第１のゲート電極１４Ａ及び第１のハードマスク３３Ａを形成する。また、第２の領域１０Ｂの素子分離領域１２により区画された第２の活性領域１１Ｂの上に第２のゲート絶縁膜１３Ｂ、第２のゲート電極１４Ｂ及び第２のハードマスク３３Ｂを形成する。
ゲート絶縁膜形成膜は、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜又は高誘電体膜等の一般的なゲート絶縁膜の材料を用いて形成すればよいが、窒素が導入されたシリコン酸窒化膜が好ましい。また、実効的な膜厚を薄くするために、高誘電体膜との積層膜としてもよい。また、ポリシリコン膜には、導電性を付与するための不純物をあらかじめ導入しておいてもよい。
次に、第２の領域１０Ｂを覆うレジストマスクを形成した後、第１の活性領域１１Ａに、加速電圧が３ｋｅＶで、ドーズ量が１×１０15ｃｍ-2の条件で砒素（Ａｓ）を注入する。また、第１の領域１０Ａを覆うレジストマスクを形成した後、第２の活性領域１１Ｂに、加速電圧が０．３ｋｅＶでドーズ量が４×１０14ｃｍ-2の条件でホウ素（Ｂ）を注入する。これにより、図２（ｂ）に示すように、第１の活性領域１１Ａにおける第１のゲート電極１４Ａの両側方の領域にｎ型エクステンション拡散層１７Ａと、第２の活性領域１１Ｂにおける第２のゲート電極１４Ｂの両側方の領域にｐ型エクステンション拡散層１７Ｂとを形成する。
次に、図２（ｃ）に示すように、半導体基板１０の上に、第１のゲート電極１４Ａ及び第２のゲート電極１４Ｂを覆うようにサイドウォール形成膜３５を形成する。本実施形態においては、サイドウォール形成膜３５を厚さが１０ｎｍのＳｉＯ2からなる第１の絶縁膜１８と、第１の絶縁膜１８の上に形成された厚さが４０ｎｍのＳｉＮからなる第２の絶縁膜１９との積層膜とした。
次に、図３（ａ）に示すように、第１の領域１０Ａを覆うレジストマスク３６を形成した後、サイドウォール形成膜３５における第２の領域１０Ｂの上に形成された部分の厚さが約３０ｎｍとなるまで等方的なドライエッチングを行う。ここでは、第２の絶縁膜１９を２０ｎｍエッチングして、第１の絶縁膜１８（厚さ１０ｎｍ）とエッチング後の第２の絶縁膜１９（厚さ２０ｎｍ）の合計膜厚が３０ｎｍになるようにする。
次に、図３（ｂ）に示すように、レジストマスク３６を除去した後、第２の活性領域１１Ｂにおけるソースドレイン形成領域の表面が露出するまでサイドウォール形成膜３５をエッチングする。このとき、サイドウォール形成膜３５における第１の領域１０Ａの上に形成された部分の膜厚は、第２の領域１０Ｂの上に形成された部分の膜厚よりも約２０ｎｍ厚くなっている。このため、第１の領域１０Ａにおける第１の活性領域１１Ａ上には、サイドウォール形成膜３５が残存する。従って、第１の活性領域１１Ａにおけるソースドレイン形成領域の表面は露出しない。
次に、図３（ｃ）に示すように、第２の活性領域１１Ｂの露出部分をエッチングしてリセス部１０ａを形成する。リセス部１０ａの深さは５０ｎｍとすればよい。
次に、図４（ａ）に示すように、リセス部１０ａにＳｉＧｅをエピタキシャル成長させ、リセス部１０ａを埋めるように厚さが８０ｎｍの歪み生成層２１を形成する。
次に、図４（ｂ）に示すように、サイドウォール形成膜３５を再びエッチングして、第１の活性領域１１Ａにおけるソースドレイン形成領域を露出させる。その後、第１のハードマスク３３Ａ及び第２のハードマスク３３Ｂを除去する。これにより、第１のゲート電極１４Ａの側面上を覆う第１のサイドウォール１５Ａと、第２のゲート電極１４Ｂの側面上を覆う第２のサイドウォール１５Ｂとが形成される。図３（ａ）に示した工程において、サイドウォール形成膜３５における第２の領域１０Ｂの上に形成された部分の膜厚を薄くしているため、第２のサイドウォール１５Ｂのゲート長方向の厚さは、第１のサイドウォール１５Ａよりも薄くなる。
次に、第２の領域１０Ｂを覆うレジストマスクを形成した後、第１の活性領域１１Ａに、加速電圧が１５ｋｅＶで、ドーズ量が４×１０15ｃｍ-2の条件でＡｓを注入する。これにより、図４（ｃ）に示すように、第１の活性領域１１Ａにおける第１のサイドウォール１５Ａの外側方の領域にｎ型ソースドレイン拡散層２２が形成される。
この後、必要に応じてシリサイド層、ライナ絶縁膜、層間絶縁膜、コンタクト及び配線等を形成すればよい。例えば、第１の領域１０Ａにおける第１の活性領域１１Ａ上に、チャネル領域のゲート長方向に引っ張り応力を生じさせるシリコン窒化膜からなるライナ絶縁膜を形成すればｎ型ＭＩＳトランジスタの駆動能力の向上を図ることができる。
第１の実施形態に係る半導体装置の製造方法は、リセス部１０ａを形成する際のマスク及び歪み生成層２１であるＳｉＧｅをエピタキシャル成長させる際のマスクとしてサイドウォール形成膜３５を用いている。このため、歪み生成層２１を形成するためのマスクを別途形成する工程及び全除去する工程が存在せず、第１の領域において半導体基板、素子分離領域及びサイドウォール等が過剰なオーバーエッチに曝されることがない。
サイドウォールが過剰にオーバーエッチされた場合には、短チャネル効果（ＳＣＥ）が悪化するおそれがある。例えば、オーバーエッチによりサイドウォールの膜厚が４０ｎｍから３０ｎｍになると、ゲート長Ｌｇが４０／３４ｎｍ（typ/min）のトランジスタの場合にはＳＣＥの指標である閾値電圧の変化（ΔＶｔ）が、２０ｍＶ以上増大するおそれがある。
この他にも過剰なオーバーエッチにより活性領域及び素子分離領域に予期しない膜減りが生じるおそれや、過剰なオーバーエッチを避けるために膜残りが発生するおそれがあり、これらの現象は半導体装置の特性をばらつかせる原因となる。
しかし、本実施形態の製造方法においては、第１のサイドウォール１５Ａ及び第１の活性領域１１Ａが余分なエッチングに曝されることはなく、マスクを全除去することによる予期しない膜減りが生じるおそれはない。また、工程の増加もほとんどない。
本実施形態の半導体装置の製造方法においては、ｐ型ＭＩＳトランジスタの第２のサイドウォール１５Ｂの膜厚が、第１のサイドウォール１５Ａの膜厚よりも薄くなる。しかし、これによりｐ型ＭＩＳトランジスタのＳＣＥが悪化したり、第２の活性領域１１Ｂが過剰にエッチングされることはない。
なお、サイドウォール形成膜をＳｉＯ2からなる第２の絶縁膜とＳｉＮからなる第１の絶縁膜との２層としたが１層であってもかまわない。但し、第２の絶縁膜とハードマスクとを同じ材質とすることにより、サイドウォール形成膜３５の除去と同時に、第１のハードマスク及び第２のハードマスクの除去、さらにオーバーエッチの発生を低減できるという効果が得られる。
（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図５〜図７は第２の実施形態に係る半導体装置の製造方法を工程順に示している。第２の実施形態に係る半導体装置の構造は第１の実施形態の半導体装置と同一であるため説明を省略する。また、図５〜７において図２〜４と同一の構成要素には同一の符号を附すことにより説明を省略する。
まず、第１の実施形態と同様に、第１の領域１０Ａ及び第２の領域１０Ｂを有する半導体基板１０の上に、厚さが２．２ｎｍのゲート絶縁膜形成膜３１と、厚さが１２０ｎｍのポリシリコン膜３２と、厚さが２０ｎｍのＳｉＯ2からなるハードマスク形成膜３３とを順次堆積する。続いて、図５（ａ）に示すように、第２の領域１０Ｂを覆うレジストマスク３７を形成した後、ハードマスク形成膜３３における第１の領域１０Ａに形成された部分をエッチングして除去する。
次に、図５（ｂ）に示すようにリソグラフィ技術及びドライエッチング技術を用いて、堆積した膜のパターニングを行う。これにより、第１の領域１０Ａの素子分離領域１２により区画された第１の活性領域１１Ａの上に第１のゲート絶縁膜１３Ａ及び第１のゲート電極１４Ａを形成する。また、第２の領域１０Ｂの素子分離領域１２により区画された第２の活性領域１１Ｂの上に第２のゲート絶縁膜１３Ｂ、第２のゲート電極１４Ｂ及び第２のハードマスク３３Ｂを形成する。
次に、第２の領域１０Ｂを覆うレジストマスクを形成した後、第１の活性領域１１Ａに、加速電圧が３ｋｅＶで、ドーズ量が１×１０15ｃｍ-2の条件でＡｓを注入する。また、第１の領域１０Ａを覆うレジストマスクを形成した後、第２の活性領域１１Ｂに、加速電圧が０．３ｋｅＶでドーズ量が４×１０14ｃｍ-2の条件でＢを注入する。これにより、図５（ｃ）に示すように、第１の活性領域１１Ａにおける第１のゲート電極１４Ａの両側方の領域にｎ型エクステンション拡散層１７Ａと、第２の活性領域１１Ｂにおける第２のゲート電極１４Ｂの両側方の領域にｐ型エクステンション拡散層１７Ｂとを形成する。
次に、図５（ｄ）に示すように、半導体基板１０の上に、第１のゲート電極１４Ａ及び第２のゲート電極１４Ｂを覆うようにサイドウォール形成膜３５を形成する。本実施形態においては、サイドウォール形成膜３５を厚さが１０ｎｍのＳｉＯ2からなる第１の絶縁膜１８と、第１の絶縁膜１８の上に形成された厚さが４０ｎｍのＳｉＮからなる第２の絶縁膜１９との積層膜とした。
次に、図６（ａ）に示すように、第１の領域１０Ａを覆うレジストマスク３６を形成した後、サイドウォール形成膜３５における第２の領域１０Ｂの上に形成された部分の厚さが約３０ｎｍとなるまで等方的なドライエッチングを行う。ここでは、第２の絶縁膜１９を２０ｎｍエッチングして、第１の絶縁膜１８（厚さ１０ｎｍ）とエッチング後の第２の絶縁膜１９（厚さ２０ｎｍ）の合計膜厚が３０ｎｍになるようにする。
次に、図６（ｂ）に示すように、レジストマスク３６を除去した後、第２の活性領域１１Ｂにおけるソースドレイン形成領域の表面が露出するまでサイドウォール形成膜３５をエッチングする。サイドウォール形成膜３５における第１の領域１０Ａの上に形成された部分の膜厚は、第２の領域１０Ｂの上に形成された部分の膜厚よりも約２０ｎｍ厚くなっている。このため、第１の領域１０Ａにおける第１の活性領域１１Ａ上には、サイドウォール形成膜３５が残存する。従って、第１の活性領域１１Ａにおけるソースドレイン形成領域の表面は露出しない。
次に、図６（ｃ）に示すように、第２の活性領域１１Ｂの露出部分をエッチングしてリセス部１０ａを形成する。リセス部１０ａの深さは５０ｎｍとすればよい。
次に、図７（ａ）に示すように、リセス部１０ａにＳｉＧｅをエピタキシャル成長させ、リセス部１０ａを埋めるように厚さが８０ｎｍの歪み生成層２１を形成する。
次に、図７（ｂ）に示すように、サイドウォール形成膜３５を再びエッチングして、第１の活性領域１１Ａにおけるソースドレイン形成領域の表面を露出させる。また、第２のハードマスク３３Ｂを除去する。これにより、第１のゲート電極１４Ａの側面上を覆う第１のサイドウォール１５Ａと、第２のゲート電極１４Ｂの側面上を覆う第２のサイドウォール１５Ｂとが形成される。
次に、第２の領域１０Ｂを覆うレジストマスクを形成した後、第１の活性領域１１Ａに、加速電圧が１５ｋｅＶで、ドーズ量が４×１０15ｃｍ-2の条件でＡｓを注入する。これにより、図７（ｃ）に示すように、第１の活性領域１１Ａにおける第１のサイドウォール１５Ａの外側方の領域にｎ型ソースドレイン拡散層２２が形成される。
この後、必要に応じてシリサイド層、ライナ絶縁膜、層間絶縁膜、コンタクト及び配線等を形成すればよい。例えば、第１の領域１０Ａにおける第１の活性領域１１Ａ上に、チャネル領域のゲート長方向に引っ張り応力を生じさせるシリコン窒化膜からなるライナ絶縁膜を形成すればｎ型ＭＩＳトランジスタの駆動能力の向上を図ることができる。
第２の実施形態に係る半導体装置の製造方法においては、第１のゲート電極１４Ａの上面を覆う第１のハードマスクが形成されていない。このため、図７（ａ）に示すように、第１のサイドウォール１５Ａ及び第２のサイドウォール１５Ｂを形成する前において、第１のゲート電極１４Ａの上を覆う絶縁膜（第１の絶縁膜１８）の膜厚と、第２のゲート電極１４Ｂの上を覆う絶縁膜（第２のハードマスク３３Ｂ）の膜厚とがほぼ等しくなっている。また、第１のゲート電極１４Ａの上を覆う絶縁膜の膜厚が、第１の活性領域１１Ａの上を覆う絶縁膜の膜厚とほぼ等しい。
このため、第１のゲート電極１４Ａの上に第１のハードマスクとサイドウォール形成膜の両方が形成されている場合と比べて、第２のゲート電極１４Ｂ及び第１の活性領域１１Ａがオーバーエッチされるおそれをさらに低減できる。その結果、第１の実施形態に係る半導体装置の製造方法において得られる効果に加えて、短チャネル効果の発生及び特性のばらつきの発生をさらに低減することができるという効果が得られる。
なお、サイドウォール形成膜をＳｉＯ2からなる第２の絶縁膜とＳｉＮからなる第１の絶縁膜との２層としたが１層であってもかまわない。但し、第２の絶縁膜とハードマスクとを同じ材質とすることが好ましい。また、第２の絶縁膜とハードマスクとの材質が異なる場合には、第２の絶縁膜のエッチングレートと、ハードマスクのエッチングレートとを考慮してエッチング時間が同程度になるようにハードマスクの膜厚を決定することが好ましい。
本実施形態においては、第１のゲート電極をパターニングする前に第１の領域の上に形成されたハードマスク形成膜を除去し第１のハードマスクを形成しない構成とした。しかし、第１のハードマスクを形成した後、サイドウォール形成膜を形成するまでに第１のハードマスクを除去する構成としてもよい。但し、本実施形態のようにハードマスク形成膜をパターニングする前に除去すれば、活性層がエッチングのダメージを受けるおそれがない。
（第３の実施形態）
以下に、本発明の第３の実施形態について図面を参照して説明する。図８〜１０は第３の実施形態に係る半導体装置の製造方法を工程順に示している。図８〜１０において図２〜４と同一の構成要素には同一の符号を附すことにより説明を省略する。
まず、第１の領域１０Ａ及び第２の領域１０Ｂを有する半導体基板１０の上に、厚さが２．２ｎｍのゲート絶縁膜形成膜と、厚さが１２０ｎｍのポリシリコン膜と、厚さが２０ｎｍのＳｉＯ2からなるハードマスク形成膜を順次堆積する。続いて、図８（ａ）に示すようにリソグラフィ技術及びドライエッチング技術を用いて、堆積した膜のパターニングを行う。これにより、第１の領域１０Ａの素子分離領域１２により区画された第１の活性領域１１Ａの上に第１のゲート絶縁膜１３Ａ、第１のゲート電極１４Ａ及び第１のハードマスク３３Ａを形成する。また、第２の領域１０Ｂの素子分離領域１２により区画された第２の活性領域１１Ｂの上に第２のゲート絶縁膜１３Ｂ、第２のゲート電極１４Ｂ及び第２のハードマスク３３Ｂを形成する。
次に、図８（ｂ）に示すように、半導体基板１０の上に、第１のゲート電極１４Ａ及び第２のゲート電極１４Ｂを覆うようにサイドウォール形成膜３５を形成する。本実施形態においては、サイドウォール形成膜３５を厚さが４０ｎｍのＳｉＯ2膜とした。
次に、図８（ｃ）に示すように、第１の領域１０Ａを覆うレジストマスク３６を形成した後、サイドウォール形成膜３５における第２の領域１０Ｂの上に形成された部分の厚さが約２０ｎｍとなるまでウエットエッチングを行う。なお、等方的なドライエッチングを行ってもよい。
次に、図８（ｄ）に示すように、レジストマスク３６を除去した後、第２の活性領域１１Ｂにおけるソースドレイン形成領域の表面が露出するまでサイドウォール形成膜３５をエッチングする。サイドウォール形成膜３５における第１の領域１０Ａの上に形成された部分の膜厚は、第２の領域１０Ｂの上に形成された部分の膜厚よりも約２０ｎｍ厚くなっている。このため、第１の領域１０Ａにおける第１の活性領域１１Ａ上には、サイドウォール形成膜３５が残存する。従って、第１の活性領域１１Ａにおけるソースドレイン形成領域の表面は露出しない。
次に、図９（ａ）に示すように、第２の活性領域１１Ｂの露出部分をエッチングしてリセス部１０ａを形成する。リセス部１０ａの深さは５０ｎｍとすればよい。
次に、図９（ｂ）に示すように、リセス部１０ａにＳｉＧｅをエピタキシャル成長させ、リセス部１０ａを埋めるように厚さが８０ｎｍの歪み生成層２１を形成する。
次に、図９（ｃ）に示すように、サイドウォール形成膜３５を再びエッチングして、第１の活性領域１１Ａにおけるソースドレイン形成領域の表面を露出させる。その後、第１のハードマスク３３Ａ及び第２のハードマスク３３Ｂを除去する。これにより、第１のゲート電極１４Ａの側面上を覆う第１のサイドウォール１５Ａと、第２のゲート電極１４Ｂの側面上を覆う第２のサイドウォール１５Ｂとが形成される。
次に、第２の領域１０Ｂを覆うレジストマスクを形成した後、第１の活性領域１１Ａに、加速電圧が１５ｋｅＶで、ドーズ量が４×１０15ｃｍ-2の条件でＡｓを注入する。これにより、図９（ｄ）に示すように、第１の活性領域１１Ａにおける第１のサイドウォール１５Ａの外側方の領域にｎ型ソースドレイン拡散層２２が形成される。
次に、図１０（ａ）に示すように、第１のサイドウォール１５Ａ及び第２のサイドウォール１５Ｂを除去する。
次に、第２の領域１０Ｂを覆うレジストマスクを形成した後、第１の活性領域１１Ａに、加速電圧が３ｋｅＶで、ドーズ量が１×１０15ｃｍ-2の条件でＡｓを注入する。また、第１の領域を覆うレジストマスクを形成した後、第２の活性領域１１Ｂに、加速電圧が０．３ｋｅＶでドーズ量が４×１０14ｃｍ-2の条件でＢを注入する。これにより、図１０（ｂ）に示すように、第１の活性領域１１Ａにおける第１のゲート電極１４Ａの両側方の領域にｎ型エクステンション拡散層１７Ａと、第２の活性領域１１Ｂにおける第２のゲート電極１４Ｂの両側方の領域にｐ型エクステンション拡散層１７Ｂとを形成する。
次に、図１０（ｃ）に示すように、第１のゲート電極１４Ａの側面上及び第２のゲート電極１４Ｂの側面上にそれぞれ第３のサイドウォール１５Ｃ及び第４のサイドウォール１５Ｄを形成する。本実施形態においては、第３のサイドウォール１５Ｃ及び第４のサイドウォール１５Ｄは、厚さが１０ｎｍのＳｉＯ2膜３８と、厚さが４０ｎｍのＳｉＮ膜３９との積層膜とした。
この後、必要に応じてシリサイド層、ライナ絶縁膜、層間絶縁膜、コンタクト及び配線等を形成すればよい。例えば、第１の領域１０Ａにおける第１の活性領域１１Ａ上に、チャネル領域のゲート長方向に引っ張り応力を生じさせるシリコン窒化膜からなるライナ絶縁膜を形成すればｎ型ＭＩＳトランジスタの駆動能力の向上を図ることができる。
本実施形態の半導体装置の製造方法は、第１の実施形態に係る半導体装置の製造方法の効果に加えて、エクステンション拡散層をソースドレイン拡散層の後に形成するため、低抵抗で浅接合なプロファイルを実現することができるという効果が得られる。
なお、サイドウォール形成膜３５をＳｉＯ2膜としたが、ＳｉＮ膜、ＳｉＯ2とＳｉＮとの積層膜又は他の絶縁膜としてもよい。第３のサイドウォール１５Ｃ及び第４のサイドウォール１５Ｄは、ＳｉＯ2膜とＳｉＮ膜との積層膜に代えて単層のＳｉＮ膜等としてもよい。
また、第２の実施形態と同様に第１のハードマスク３３Ａを形成しないようにしたり、サイドウォール形成膜３５を形成する前に第１のハードマスク３３Ａを除去するようにしてもよい。
本発明に係る半導体装置及びその製造方法は、工数の増加及び特性のばらつきが生じにくく且つ駆動能力が向上した半導体装置を実現でき、特にｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタとを備えた半導体装置及びその製造方法等として有用である。
本発明の第１の実施形態に係る半導体装置を示す断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 従来例に係る半導体装置の製造方法を工程順に示す断面図である。
符号の説明
１０ 半導体基板
１０Ａ 第１の領域
１０Ｂ 第２の領域
１０ａ リセス部
１１Ａ 第１の活性領域
１１Ｂ 第２の活性領域
１２ 素子分離領域
１３Ａ 第１のゲート絶縁膜
１３Ｂ 第２のゲート絶縁膜
１４Ａ 第１のゲート電極
１４Ｂ 第２のゲート電極
１５Ａ 第１のサイドウォール
１５Ｂ 第２のサイドウォール
１５Ｃ 第３のサイドウォール
１５Ｄ 第４のサイドウォール
１７Ａ ｎ型エクステンション拡散層
１７Ｂ ｐ型エクステンション拡散層
１８ 第１の絶縁膜
１９ 第２の絶縁膜
２１ 生成層
２２ ｎ型ソースドレイン拡散層
３１ ゲート絶縁膜形成膜
３２ ポリシリコン膜
３３ ハードマスク形成膜
３３Ａ 第１のハードマスク
３３Ｂ 第２のハードマスク
３５ サイドウォール形成膜
３６ レジストマスク
３７ レジストマスク
３８ ＳｉＯ2膜
３９ ＳｉＮ膜

Claims (14)

  1. 半導体基板における第１の活性領域に形成されたｎ型ＭＩＳトランジスタと、前記半導体基板における第２の活性領域に形成されたｐ型ＭＩＳトランジスタとを備え、
    前記ｎ型ＭＩＳトランジスタは、
    前記第１の活性領域の上に形成された第１のゲート電極と、
    前記第１のゲート電極の側面上に形成された第１のサイドウォールとを有し、
    前記ｐ型ＭＩＳトランジスタは、
    前記第２の活性領域の上に形成された第２のゲート電極と、
    前記第２のゲート電極の側面上に形成された第２のサイドウォールと、
    前記第２の活性領域に形成され、前記ｐ型ＭＩＳトランジスタのチャネル領域に歪みを与える歪み生成層とを有し、
    前記第２のサイドウォールは、ゲート長方向の厚さが、前記第１のサイドウォールよりも薄いことを特徴とする半導体装置。
  2. 前記第１のサイドウォールを構成する層の数と、前記第２のサイドウォールを構成する層の数とは等しいことを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の活性領域は、前記第２のゲート電極の両側方に形成された凹部を有し、
    前記歪み生成層は、前記凹部を埋めるように形成されたシリコンゲルマニウム層であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第１のサイドウォール及び前記第２のサイドウォールは、それぞれ断面Ｌ字状の第１の絶縁膜と、前記第１の絶縁膜を覆うように形成された第２の絶縁膜とを有していることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体装置。
  5. 前記ｎ型ＭＩＳトランジスタは、
    前記第１の活性領域における前記第１のゲート電極の両側方の領域に形成されたｎ型エクステンション拡散層と、
    前記第１の活性領域における前記第１のサイドウォールの外側方に形成されたｎ型ソースドレイン領域とを有し、
    前記ｐ型ＭＩＳトランジスタは、
    前記第２の活性領域における前記第２のゲート電極の両側方の領域に形成されたｐ型エクステンション拡散層を有し、
    前記歪み生成層は、チャネル領域から見て前記ｐ型エクステンション拡散層の外側に、前記ｐ型エクステンション拡散層の接合よりも深く形成されていることを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置。
  6. 半導体基板における第１の活性領域に形成されたｎ型ＭＩＳトランジスタと、前記半導体基板における第２の活性領域に形成されたｐ型ＭＩＳトランジスタとを備えた半導体装置の製造方法であって、
    前記第１の活性領域の上に第１のゲート電極を形成するとともに、前記第２の活性領域の上に第２のゲート電極を形成する工程（ａ）と、
    前記半導体基板の上に、前記第１のゲート電極及び第２のゲート電極を覆うサイドウォール形成膜を形成する工程（ｂ）と、
    前記サイドウォール形成膜における前記第２の活性領域の上に形成された部分の膜厚を前記第１の活性領域の上に形成された部分よりも薄くする工程（ｃ）と、
    前記工程（ｃ）よりも後に、前記サイドウォール形成膜をエッチングして、前記第２の活性領域の一部が露出し且つ前記１の活性領域が前記サイドウォール形成膜に覆われた状態とする工程（ｄ）と、
    前記工程（ｄ）の後に、前記サイドウォール形成膜をマスクにして、前記第２の活性領域の露出部分をエッチングしてリセス部を形成し、形成したリセス部に歪み生成層を形成する工程（ｅ）と、
    前記工程（ｅ）よりも後に、前記サイドウォール形成膜を前記第１の活性領域の一部が露出するまでエッチングすることにより、前記第１のゲート電極の側面上を覆う第１のサイドウォールと、前記第２のゲート電極の側面上を覆う第２のサイドウォールとを形成する工程（ｆ）とを備えていることを特徴とする半導体装置の製造方法。
  7. 前記工程（ｅ）において、シリコンゲルマニウムを前記リセス部に結晶成長して前記歪み生成層を形成することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記サイドウォール形成膜は、第１の絶縁膜と第２の絶縁膜とを含み、
    前記工程（ｆ）において、断面Ｌ字状の前記第１の絶縁膜及び該第１の絶縁膜を覆う前記第２の絶縁膜を有する前記第１のサイドウォール及び第２のサイドウォールをそれぞれ形成することを特徴とする請求項６又は７に記載の半導体装置の製造方法。
  9. 前記工程（ａ）は、
    前記半導体基板の上にゲート絶縁膜形成膜と導電膜とハードマスク形成膜とを順次形成して積層膜を形成する工程（ａ１）と、
    前記積層膜をパターニングして、前記第１の活性領域上に第１のゲート絶縁膜、前記第１のゲート電極及び第１のハードマスク膜を形成するとともに、前記第２の活性領域上に第２のゲート絶縁膜、前記第２のゲート電極及び第２のハードマスク膜を形成する工程（ａ２）とを含むことを特徴とする請求項６〜８のうちいずれか１項に記載の半導体装置の製造方法。
  10. 前記工程（ｂ）よりも前に、前記第１のハードマスク膜を除去する工程をさらに備えていることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記工程（ａ）は、
    前記半導体基板の上にゲート絶縁膜形成膜と導電膜とハードマスク形成膜とを順次形成して積層膜を形成する工程（ａ１）と、
    前記ハードマスク形成膜のうち前記第１の活性領域の上に形成された部分を選択的に除去する工程（ａ２）と、
    前記積層膜をパターニングして、前記第１の活性領域上に第１のゲート絶縁膜及び前記第１のゲート電極を形成するとともに、前記第２の活性領域上に第２のゲート絶縁膜、前記第２のゲート電極及び第２のハードマスク膜を形成する工程（ａ３）とを含むことを特徴とする請求項６〜８のうちいずれか１項に記載の半導体装置の製造方法。
  12. 前記工程（ｆ）よりも後に、前記第１の活性領域における前記第１のサイドウォールの外側方にｎ型ソースドレイン領域を形成する工程（ｇ）をさらに備えていることを特徴とする請求項６〜１１のうちいずれか１項に記載の半導体装置の製造方法。
  13. 前記工程（ｇ）よりも後に、前記第１のサイドウォール及び第２のサイドウォールを除去する工程（ｈ）と、
    前記工程（ｈ）よりも後に、前記第１の活性領域における前記第１のゲート電極の側方にｎ型エクステンション拡散層を形成し、前記第２の活性領域における前記第２のゲート電極の側方にｐ型エクステンション拡散層を形成する工程（ｉ）と、
    前記工程（ｉ）よりも後に、前記第１のゲート電極の側面上に第３のサイドウォールを形成するとともに、第２のゲート電極の側面上に第４のサイドウォールを形成する工程（ｊ）をさらに備えていることを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記工程（ａ）よりも後で且つ前記工程（ｂ）よりも前に、
    前記第１の活性領域における前記第１のゲート電極の側方にｎ型エクステンション拡散層を形成し、前記第２の活性領域における前記第２のゲート電極の側方にｐ型エクステンション拡散層を形成する工程（ｋ）をさらに備えていることを特徴とする請求項６〜１２のうちいずれか１項に記載の半導体装置の製造方法。
JP2007186815A 2007-07-18 2007-07-18 半導体装置及びその製造方法 Expired - Fee Related JP4994139B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007186815A JP4994139B2 (ja) 2007-07-18 2007-07-18 半導体装置及びその製造方法
US12/164,635 US7932141B2 (en) 2007-07-18 2008-06-30 Semiconductor device and method for fabricating the same
US13/052,546 US8178929B2 (en) 2007-07-18 2011-03-21 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007186815A JP4994139B2 (ja) 2007-07-18 2007-07-18 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009026855A true JP2009026855A (ja) 2009-02-05
JP4994139B2 JP4994139B2 (ja) 2012-08-08

Family

ID=40264136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007186815A Expired - Fee Related JP4994139B2 (ja) 2007-07-18 2007-07-18 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7932141B2 (ja)
JP (1) JP4994139B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088069A (ja) * 2007-09-28 2009-04-23 Panasonic Corp 半導体装置及びその製造方法
JP2011009306A (ja) * 2009-06-23 2011-01-13 Fujitsu Semiconductor Ltd 半導体装置の製造方法
WO2011048714A1 (ja) * 2009-10-23 2011-04-28 パナソニック株式会社 半導体装置及びその製造方法
WO2012046365A1 (ja) * 2010-10-08 2012-04-12 パナソニック株式会社 半導体装置及びその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8367485B2 (en) * 2009-09-01 2013-02-05 International Business Machines Corporation Embedded silicon germanium n-type filed effect transistor for reduced floating body effect
DE102009055438B4 (de) * 2009-12-31 2014-10-16 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Höhere Integrität einer Gateelektrodenstruktur durch Anwenden eines Opferabstandshalters für die Deckschichtabtragung
CN102915969B (zh) * 2011-08-03 2015-07-22 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN102446857B (zh) * 2011-09-08 2013-12-04 上海华力微电子有限公司 一种用于提高半导体器件性能的硅化物掩模刻蚀方法
US8673755B2 (en) * 2011-10-27 2014-03-18 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
JP2013175581A (ja) * 2012-02-24 2013-09-05 Toshiba Corp 半導体装置および半導体装置の製造方法
US9153690B2 (en) * 2012-03-01 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with modulated performance and methods for forming the same
US20140273387A1 (en) * 2013-03-15 2014-09-18 Chien-Sheng Su Method Of Making High-Voltage MOS Transistors With Thin Poly Gate
US10319832B2 (en) * 2017-04-28 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136084A (ja) * 2003-10-29 2005-05-26 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2005167252A (ja) * 2003-12-02 2005-06-23 Internatl Business Mach Corp <Ibm> 集積回路構造体
JP2006013428A (ja) * 2004-05-26 2006-01-12 Fujitsu Ltd 半導体装置の製造方法
JP2006196549A (ja) * 2005-01-11 2006-07-27 Fujitsu Ltd 半導体集積回路装置およびその製造方法
JP2007220808A (ja) * 2006-02-15 2007-08-30 Toshiba Corp 半導体装置及びその製造方法
WO2008102448A1 (ja) * 2007-02-22 2008-08-28 Fujitsu Microelectronics Limited 半導体装置と半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4597479B2 (ja) * 2000-11-22 2010-12-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4173672B2 (ja) * 2002-03-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6906360B2 (en) 2003-09-10 2005-06-14 International Business Machines Corporation Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions
JP4945900B2 (ja) * 2005-01-06 2012-06-06 ソニー株式会社 絶縁ゲート電界効果トランジスタおよびその製造方法
US7531401B2 (en) * 2007-02-08 2009-05-12 International Business Machines Corporation Method for improved fabrication of a semiconductor using a stress proximity technique process
WO2008114392A1 (ja) * 2007-03-19 2008-09-25 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US20080272437A1 (en) * 2007-05-01 2008-11-06 Doris Bruce B Threshold Adjustment for High-K Gate Dielectric CMOS
US20080272438A1 (en) * 2007-05-02 2008-11-06 Doris Bruce B CMOS Circuits with High-K Gate Dielectric
US7696036B2 (en) * 2007-06-14 2010-04-13 International Business Machines Corporation CMOS transistors with differential oxygen content high-k dielectrics
US20080315317A1 (en) * 2007-06-22 2008-12-25 Chartered Semiconductor Manufacturing Ltd. Semiconductor system having complementary strained channels

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136084A (ja) * 2003-10-29 2005-05-26 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2005167252A (ja) * 2003-12-02 2005-06-23 Internatl Business Mach Corp <Ibm> 集積回路構造体
JP2006013428A (ja) * 2004-05-26 2006-01-12 Fujitsu Ltd 半導体装置の製造方法
JP2006196549A (ja) * 2005-01-11 2006-07-27 Fujitsu Ltd 半導体集積回路装置およびその製造方法
JP2007220808A (ja) * 2006-02-15 2007-08-30 Toshiba Corp 半導体装置及びその製造方法
WO2008102448A1 (ja) * 2007-02-22 2008-08-28 Fujitsu Microelectronics Limited 半導体装置と半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088069A (ja) * 2007-09-28 2009-04-23 Panasonic Corp 半導体装置及びその製造方法
JP2011009306A (ja) * 2009-06-23 2011-01-13 Fujitsu Semiconductor Ltd 半導体装置の製造方法
WO2011048714A1 (ja) * 2009-10-23 2011-04-28 パナソニック株式会社 半導体装置及びその製造方法
JP2011091265A (ja) * 2009-10-23 2011-05-06 Panasonic Corp 半導体装置及びその製造方法
WO2012046365A1 (ja) * 2010-10-08 2012-04-12 パナソニック株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US7932141B2 (en) 2011-04-26
US20090020822A1 (en) 2009-01-22
JP4994139B2 (ja) 2012-08-08
US20110163388A1 (en) 2011-07-07
US8178929B2 (en) 2012-05-15

Similar Documents

Publication Publication Date Title
JP4994139B2 (ja) 半導体装置及びその製造方法
US7326601B2 (en) Methods for fabrication of a stressed MOS device
US7449733B2 (en) Semiconductor device and method of fabricating the same
JP5326274B2 (ja) 半導体装置および半導体装置の製造方法
US7732839B2 (en) Semiconductor device and method for fabricating the same
JP5305969B2 (ja) 半導体装置
US20080258175A1 (en) Stressed mos device
CN106033725B (zh) 半导体元件及其制作工艺
US20080064173A1 (en) Semiconductor device, cmos device and fabricating methods of the same
US7670914B2 (en) Methods for fabricating multiple finger transistors
JP2011049395A (ja) 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
JP2005197753A (ja) ゲート構造を有する半導体デバイス及びその製造方法
JP2008028357A (ja) 半導体素子及びその製造方法
KR101197464B1 (ko) 반도체 장치의 제조 방법
JP2009033173A (ja) 半導体素子およびその製造方法
JP2007324391A (ja) 半導体装置及びその製造方法
JP5137378B2 (ja) 半導体装置及びその製造方法
JP2007103456A (ja) 半導体装置及びその製造方法
JP2009055027A (ja) Ｍｏｓトランジスタの製造方法、および、これにより製造されたｍｏｓトランジスタ
JP4958408B2 (ja) 半導体装置
CN105633152B (zh) 半导体结构及其制作方法
JP2008263114A (ja) 半導体装置の製造方法および半導体装置
JP2007165532A (ja) 半導体装置の製造方法
JP4590979B2 (ja) 半導体装置及びその製造方法
JP2007519217A (ja) 半導体デバイスおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120127

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120508

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4994139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees