JP2009025607A - 画像形成装置 - Google Patents

Abstract

【課題】フィードバック値が所定領域外の値になってしまうことを抑制することが可能な画像形成装置を提供する。
【解決手段】画像形成装置１は、電気的負荷３０と、電気的負荷３０に電力を供給する供給手段６１と、その電力の電流値に応じた電圧を出力する出力手段７５と、出力手段７５の出力電圧値をフィードバック値として取得し、当該フィードバック値に基づき電気的負荷３０に流れる電流をフィードバック制御する制御手段６２と、出力手段７５に対し、フィードバック制御中と同じ電流方向に加算電流ｉ４を流す加算手段と、フィードバック制御が停止する際に加算手段により電流加算していない非加算状態から電流加算している加算状態に切り替える切替手段１２１と、を備える。
【選択図】図２

Description

本発明は、画像形成装置に関し、特に、電気的負荷への電力供給制御に関する。

画像形成装置には、例えば、転写ローラなどの電気的負荷に電力を供給する電力供給装置が備えられている。この電力供給装置は、電気的負荷に供給する電力の電流値を制御対象値とし、この制御対象値を目標値に維持する定電流制御を行っている（特許文献１参照）。このために、電力供給装置には、上記制御対象値を検出しその検出値に応じた電圧信号を出力する検出回路が備えられ、電力供給装置の制御回路は上記電圧信号の電圧値をフィードバック値として受けるようになっている。
特開２００６−３０５５４公報

ところで、電力供給装置の制御回路は、通常、フィードバック値として正極の電圧値を受けることを前提に回路が構成されている。しかしながら、定電流制御が停止する際、検出回路に対し定電流制御時とは逆向きに電流が流れてしまうことがある。そうすると、例えば、電気的負荷に負極性電圧を印加する構成ではフィードバック値の極性が負極に反転してしまう。また、電気的負荷に正極性電圧を印加する構成ではフィードバック値が定電流制御時よりも高いレベルになってしまう。従って、上記制御回路は所定領域（例えば保証領域）外の電圧を受けることになり、悪影響を受けてしまうおそれがあった。

本発明は上記のような事情に基づいて完成されたものであって、その目的は、フィードバック値が所定領域外の値になってしまうことを抑制することが可能な画像形成装置を提供するところにある。

上記の目的を達成するための手段として、請求項１の発明に係る画像形成装置は、電気的負荷と、前記電気的負荷に電力を供給する供給手段と、前記電気的負荷に供給されている電力の電流値に応じた電圧を出力する出力手段と、前記出力手段の出力電圧値をフィードバック値として取得し、当該フィードバック値に基づき前記電気的負荷に流れる電流をフィードバック制御する制御手段と、前記出力手段に対し、前記フィードバック制御中と同じ電流方向に加算電流を流す加算手段と、前記フィードバック制御が停止する際に前記加算手段により電流加算していない非加算状態から電流加算している加算状態に切り替える切替手段と、を備える。
本発明によれば、出力手段に対し、フィードバック制御中と同じ電流方向に加算電流を流す加算手段を備え、フィードバック制御が停止する際に加算手段により電流加算していない非加算状態から電流加算している加算状態に切り替える構成とした。これによりフィードバック値が所定領域外の値になってしまうことを抑制できる。

第２の発明は、第１の発明の画像形成装置であって、前記加算手段は、定電流源を備え、当該定電流源からの定電流を前記加算電流として前記出力手段に流す構成である。
加算手段は、例えば電源ラインと出力手段との間に抵抗を設けた構成であってもよいが、この構成では、電源電圧や出力手段に流れる電流量が変動する場合には、これに伴って加算電流も変動し得る。これに対して、本発明によれば加算手段は、定電流源からの定電流を加算電流として出力手段に流す構成であるから、安定した加算電流を出力手段に流すことができ、フィードバック値が所定領域外の値になってしまうことをより確実に抑制できる。

第３の発明は、第１または第２の発明の画像形成装置であって、前記切替手段は、前記制御手段から前記供給手段に与える制御信号に基づき前記フィードバック制御が停止したかどうかを判別する構成である。
本発明によれば、切替手段は、制御手段から供給手段に与えられる制御信号に基づきフィードバック制御が停止したかどうかを判別する構成とした。従って、別途、フィードバック制御の実行の有無を示す専用信号を制御手段から切替手段に与える構成を設ける必要がなくなる。

第４の発明は、第３の発明の画像形成装置であって、前記制御信号はＰＷＭ信号であり、前記切替手段は、前記ＰＷＭ信号の各パルスをトリガとして当該ＰＷＭ信号のパルス周期よりもパルス幅が長いパルス信号を出力する信号発生手段を有し、当該信号発生手段の前記パルス信号の出力の有無に基づき前記フィードバック制御が停止したかどうかを判別する構成である。
本発明によれば、ＰＷＭ信号の各パルスをトリガとして当該ＰＷＭ信号のパルス周期よりもパルス幅が長いパルス信号を出力する信号発生手段を有する構成とした。これにより、制御信号がＰＷＭ信号であっても、信号発生手段のパルス信号の出力の有無に基づきフィードバック制御が停止したかどうかを判別することができる。

第５の発明は、第４の発明の画像形成装置であって、前記パルス信号のパルス幅は、前記制御信号に対する前記供給手段の追従遅れ時間よりも短い。
本発明によれば、パルス信号のパルス幅は、制御信号に対する供給手段の追従遅れ時間よりも短いから、フィードバック値が所定領域外の値になってしまうことをより確実に抑制できる。

第６の発明は、第１から第５のいずれか一つの発明の画像形成装置であって、前記供給手段は、前記電気的負荷に負極性電圧を印加する構成であり、前記フィードバック制御が停止している際のフィードバック値が基準値以上である場合に異常と判断する判断手段を備え、前記加算電流は、前記加算状態におけるフィードバック値が前記基準値以下になる値に設定されている。
仮に加算電流を、加算状態におけるフィードバック値が基準値よりも大きくなる値に設定すると、異常が発生していないにもかかわらず切替手段によってフィードバック値が基準値よりも大きい値に維持されて、異常であると誤判断してしまうおそれがある。従って、本発明のように加算電流を、加算状態におけるフィードバック値が基準値以下になる値に設定することが好ましい。

第７の発明は、第１から第６のいずれか一つの発明の画像形成装置であって、前記電気的負荷は転写手段である。
電気的負荷が転写手段である構成に対し、特に本発明は有効である。

本発明によれば、フィードバック値が所定領域外の値になってしまうことを抑制できる。

＜実施形態１＞
本発明の実施形態１について図１〜図３を参照して説明する。
（レーザプリンタの全体構成）
図１は、レーザプリンタ（以下、「プリンタ１」という。画像形成装置の一例。）の要部を示す側断面図である。なお、以下、図１で紙面右側をプリンタ１の前側、図１で紙面左側をプリンタ１の後側として説明する。図１において、プリンタ１は、本体フレーム２内に、用紙３（被記録媒体の一例）を給紙するためのフィーダ部４や、給紙された用紙３に画像を形成するための画像形成部５などを備えている。

（１）フィーダ部
フィーダ部４は、給紙トレイ６と、用紙押圧板７と、給紙ローラ８と、レジストレーションローラ１２とを備えている。用紙押圧板７は、その後端部を中心に回転可能とされており、この用紙押圧板７上の最上位にある用紙３が給紙ローラ８に向かって押圧されている。そして、用紙押圧板７上の用紙３は、その給紙ローラ８の回転によって１枚毎に給紙される。

給紙された用紙３は、レジストレーションローラ１２によってレジストされた後に転写位置Ｘに送られる。なお、この転写位置Ｘは、用紙３に感光ドラム２７上のトナー像を転写する位置であって、感光ドラム２７（感光体の一例）と転写ローラ３０（電気的負荷、転写手段の一例）との接触位置とされる。

（２）画像形成部
画像形成部５は、スキャナ部１６、プロセスカートリッジ１７および定着部１８を備えている。
スキャナ部１６は、レーザ発光部（図示せず）、ポリゴンミラー１９等を備えている。レーザ発光部から出射されたレーザ光は、ポリゴンミラー１９によって偏向されつつ感光ドラム２７の表面上に照射される。

また、プロセスカートリッジ１７は、現像ローラ３１（現像手段の一例）、感光ドラム２７、スコロトロン型の帯電器２９及び転写ローラ３０を備えている。なお、感光ドラム２７は、そのドラム軸２７Ａがグランドに接地されている。

帯電器２９は、感光ドラム２７の表面を一様に正極性に帯電させる。その後、感光ドラム２７の表面は、スキャナ部１６からのレーザ光により露光され、静電潜像が形成される。次いで、その静電潜像は、現像ローラ３１の表面上に担持されたトナーが供給されることで現像化される。

転写ローラ３０は、金属製のローラ軸３０Ａを備え、このローラ軸３０Ａには、高電圧電源回路基板５２に実装された印加回路６０が接続されており、転写動作時には、この印加回路６０から転写電圧Ｖ１（負極性電圧）が印加される。

定着部１８は、用紙３上のトナーを、用紙３が加熱ローラ４１と押圧ローラ４２との間を通過する間に熱定着させる。その熱定着後の用紙３は排紙パス４４を介して排紙トレイ４６上に排紙される。

（印加回路の構成）
図２には、転写ローラ３０に転写電圧Ｖ１を印加するための印加回路６０の要部構成のブロック図が示されている。この印加回路６０は、制御回路６２と高電圧出力回路６１（供給手段の一例）とを備えて構成されている。高電圧出力回路６１は駆動回路６３及びトランス６４を備える。

駆動回路６３は、制御回路６２からのＰＷＭ信号Ｓ１（制御信号の一例）を受け、このＰＷＭ信号Ｓ１のＰＷＭ値（デューティ比）に応じた発振電流をトランス６４の１次側巻線６４Ａに流す。具体的には、駆動回路６３は、抵抗６５及びコンデンサ６６からなる積分回路、スイッチ素子としてのトランジスタ６７，６８等を備える。この積分回路は、制御回路６２からのＰＷＭ信号Ｓ１を積分してトランジスタ６７のベースに与える。このトランジスタ６７は、エミッタが第１電源（例えば＋３．３［ｖ］）に接続され、コレクタが抵抗６９及びコンデンサ７０からなる積分回路に接続されている。この積分回路の出力がトランス６４の補助巻線６４Ｃを介してトランジスタ６８のベースに接続されている。

トランスの１次側巻線６４Ａは、第２電源（例えば＋２４［ｖ］）と上記トランジスタ６８との間に接続されている。トランス６４の２次側巻線６４Ｂの両端には、ダイオード７３及び抵抗７４からなる整流回路が接続されている。また、抵抗７４には平滑コンデンサ７２が並列接続されている。そして、ダイオード７３と抵抗７４との接続点Ａが転写ローラ３０のローラ軸３０Ａに接続される。

更に、高電圧出力回路６１は電流検出回路７５（出力手段の一例）を備える。電流検出回路７５は、上記抵抗７４とグランドとの間に接続される検出抵抗（「フィードバック抵抗」ともいう）７５Ａを備え、転写ローラ３０に流れる転写電流ｉ１（電気的負荷に流れる電流の一例）に応じた電圧値Ｖ２（抵抗７４と検出抵抗７５Ａとの接続点Ｂの電圧値）の検出信号Ｓ２を出力する。

このような構成により、駆動回路６３は制御回路６２からのＰＷＭ信号Ｓ１のＰＷＭ値に応じて自励発振し、その発振電流をトランス６４の１次側巻線６４Ａに流す。トランス６４からの出力は整流・平滑された後に転写ローラ３０のローラ軸３０Ａに与えられる。これにより、転写ローラ３０のローラ軸３０Ａには負極性の転写電圧Ｖ１が印加されると共に、転写ローラ３０から検出抵抗７５Ａに向かって転写電流ｉ１が流れる。

制御回路６２は、ＣＰＵを内蔵しており、このＣＰＵによる制御によってＰＷＭ信号Ｓ１をＰＷＭポート６２Ａから駆動回路６３に出力し、電流検出回路７５からの検出信号Ｓ２の電圧値Ｖ２（出力手段の出力電圧値の一例）をフィードバック値としてＡ／Ｄポート６２Ｂから取得する。本実施形態では、例えば感光ドラム２７上の現像剤像を用紙３に転写するときに、制御回路６２は電流検出回路７５からの検出信号Ｓ２の電圧値Ｖ２をフィードバックして、転写電流ｉ１が所定の目標値（例えば−１０〜−１１μＡ）になるようにＰＷＭ信号Ｓ１のＰＷＭ値を調整する、定電流制御（フィードバック制御の一例）を高電圧出力回路６１に対して実行する。このとき制御回路６２は制御手段として機能する。

（逆電流を阻止するための構成）
上述したように、制御回路６２からＰＷＭ信号Ｓ１が与えられて高電圧出力回路６１が駆動しているとき、換言すれば定電流制御（フィードバック制御）が実行されているときは、検出抵抗７５Ａに転写電流ｉ１（図２の一点鎖線方向に流れる電流）が流れ、上記接続点Ｂの電圧値Ｖ２は正の値（例えば１．０〜３．３Ｖ）となる。そして、制御回路６２は、Ａ／Ｄポート６２Ｂに入力される電圧値の保証領域が所定の正領域に設定されている。このため、検出抵抗７５Ａに逆電流（駆動時の転写電流ｉ１とは逆向きの電流）ｉ２（図２中の二点鎖線）が流れると、接続点Ｂには負極性電圧が印加される。つまり、フィードバック値の極性が反転してしまう。そうすると、Ａ／Ｄポート６２Ｂには保証領域外の電圧が入力されることになり、例えば制御回路６２内のＡ／Ｄコンバータなどの回路が故障してしまうおそれがある。

このような逆電流は、例えば定電流制御が停止され印加回路６０の出力がオフする際に発生することがある。具体的には、印加回路６０は、例えば用紙３への転写動作が終わった後にオフされ、次の印刷要求がされるまで待機状態となる。このオフの際には、駆動回路６３の発振動作が停止することで平滑コンデンサ７２は抵抗７４を介しての放電と、抵抗７５Ａと電気的負荷である転写ローラ３０とを介しての放電とが行わる。これに対して転写ローラ３０に保持された電荷は、抵抗７４、抵抗７５Ａ、電気的負荷である転写ローラ３０、感光ドラム２７を介して放電されるため、放電経路のインピーダンスが大きく放電が遅れる。その結果、検出抵抗７５Ａに逆電流ｉ２（例えば５μＡ）が流れるのである。

そこで、本実施形態では、この逆電流ｉ２を阻止するための構成が設けられている。具体的には、第３電源（例えば＋３．３［ｖ］）と接続点Ｂとの間に定電流源１２０（加算手段の一例）及びスイッチ素子（例えばバイポーラトランジスタやＦＥＴなどの半導体スイッチ）１２１が直列接続されている。このスイッチ素子１２１がオンされると、定電流源１２０から加算電流ｉ４（例えば１０μＡ）が電流検出回路７５に流れる（以下、この状態を「加算状態」という）。この加算電流ｉ４は、上記定電流制御の実行中に電流検出回路７５に流れる転写電流ｉ１と同じ方向（グランドに流れ込む方向）に流れる電流である。従って、加算状態において接続点Ｂの電圧値Ｖ２は加算電流ｉ４に応じた電圧分だけ高電位側に持ち上げられる。一方、スイッチ素子１２１がオフされると、電流検出回路７５に加算電流ｉ４は流れなくなる（以下、この状態を「非加算状態」という）。このため、接続点Ｂの電圧値Ｖ２は定電流源１２０からの電流の影響を受けなくなる。

次に、信号発生回路１２２（信号発生手段の一例）はスイッチ素子１２１のオンオフを制御して加算状態から非加算状態へと切り替える役割を果たす。従って、スイッチ素子１２１及び信号発生回路１２２が「切替手段」として機能する。

信号発生回路１２２は具体的にはリトリガブル・ワンショット・マルチバイブレータ（retriggerable one-shot multivibrator）であり、トリガ・パルスが入力されると、一定時間幅の１発のパルスを出力するマルチバイブレータであって、パルス出力中に再度トリガ・パルスが入力されると、出力中のパルスをさらに一定時間だけ出力する。そして、信号発生回路１２２は制御回路６２から駆動回路６３に与えられる上記ＰＷＭ信号Ｓ１を受け、このＰＷＭ信号Ｓ１をトリガ・パルスとする。そして、信号発生回路１２２が出力する１発当たりのパルス幅（パルスの時間幅）Ｔ１（例えば数十μｓ)はＰＷＭ信号Ｓ１のパルス周期Ｔ２（例えば数μｓ)よりも長く、制御回路６２のオフ指令（ＰＷＭ信号Ｓ１の出力停止）時に対する高電圧出力回路６１の出力の追従遅れ時間（例えば数ｍｓ）よりも短い。

以上の構成により、図３に示すように、定電流制御の実行中で制御回路６２がＰＷＭ信号Ｓ１を出力し続けている間は、信号発生回路１２２はハイレベルの出力信号Ｓ４をスイッチ素子１２１に与え続ける。この間、スイッチ素子１２１はオフしており非加算状態になっている。即ち、接続点Ｂの電圧値Ｖ２は転写電流ｉ１のみに応じた値を示すので定電流源１２０からの電流の影響を受けることがない。また、制御回路６２における検出信号Ｓ２の入力レンジの設計にあたって、加算電流ｉ４によって持ち上げられる電圧分による影響を抑制できる。

一方、制御回路６２が定電流制御を停止するときには、ＰＷＭ信号Ｓ１の出力を停止する。これにより、信号発生回路１２２がＰＷＭ信号Ｓ１の最後のパルスを受けた時点から上記一点時間後に出力信号４はローレベルに反転し、これに伴ってスイッチ素子１２１がオンされ、印加回路６０は非加算状態から加算状態に切り替わる。その後、更に遅れて高電圧出力回路６１の出力がオフし、このとき上記逆電流ｉ２が流れ得る。しかし、印加回路６０は既に加算状態になっており、接続点Ｂの電圧値Ｖ２（フィードバック値）が正の下限値（例えば２．０［ｖ］）以下になることを防止している。

また、制御回路６２は、印加回路６０が停止している際に、例えば過電流が流れるなどしてフィードバック値が基準値以上である場合に異常と判断するようになっている。このとき制御回路６２は判断手段として機能する。

（本実施形態の効果）
本実施形態によれば、電流検出回路７５に対し、定電流制御の実行中と同じ電流方向に加算電流ｉ４を流す構成とし、フィードバック制御が停止する際に非加算状態から加算状態に切り替える構成とした。これによりフィードバック値が所定領域外の値になってしまうことを抑制できる。しかも、本実施形態では、定電流制御の実行中は常に非加算状態とする構成であるので、加算電流ｉ４による影響を排除することができる。

加算手段として、定電流源１２０の代わりに例えば後述する図４に示すように抵抗１２６を設ける構成であってもよい。しかしながら、この抵抗を設ける構成では第３電源の電源電圧や電流検出回路７５に流れる電流量が変動する場合には、これに伴って加算電流ｉ４も変動し得る。これに対して、本実施形態では、定電流源１２０からの定電流を加算電流ｉ４として電流検出回路７５に流す構成であるから、安定した加算電流ｉ４を電流検出回路７５に流すことができ、フィードバック値が所定領域外の値になってしまうことをより確実に抑制できる。

スイッチ素子１２１及び信号発生回路１２２からなる切替回路（切替手段）は、制御回路６２から高電圧出力回路６１に与えられるＰＷＭ信号Ｓ１に基づき定電流制御が停止したかどうかを判別する構成とした。従って、別途、定電流制御の実行の有無を示す専用信号を制御回路６２から切替回路に与える構成を設ける必要がなくなる。

また、ＰＷＭ信号Ｓ１の各パルスをトリガとして当該ＰＷＭ信号Ｓ１のパルス周期よりもパルス幅が長いパルス信号（Ｓ３）を出力する信号発生回路１２２を有する構成とした。これにより、制御信号がＰＷＭ信号Ｓ１であっても、信号発生回路１２２のパルス信号（Ｓ３）の出力の有無に基づき定電流制御が停止したかどうかを判別することができる。しかも、パルス信号（Ｓ３）のパルスの時間幅Ｔ１は、ＰＷＭ信号Ｓ１に対する高電圧出力回路６１の追従遅れ時間よりも短いから、フィードバック値が所定領域外の値になってしまうことをより確実に抑制できる。

また、上述したように、制御回路６２は、印加回路６０が停止している際に、例えば過電流が流れるなどしてフィードバック値が基準値以上である場合に異常と判断するようになっている。ここで、仮に下限値を基準値よりも大きくすると、異常が発生していないにもかかわらず加算状態によってフィードバック値が基準値よりも大きい値に維持されて、異常であると誤判断してしまうおそれがある。従って、本実施形態では下限値を基準値以下に設定している。

＜実施形態２＞
図４は実施形態２を示す。前記実施形態１とは切替手段の構成が異なるが、他の部分は同じである。従って、同一構成については実施形態１と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。

本実施形態では、制御回路６２は、制御信号としてアナログ信号Ｓ４をＤ／Ａポート６２Ｃから高電圧出力回路６１に与える構成になっている。高電圧出力回路６１はアナログ信号Ｓ４の信号レベルに応じた転写電流ｉ１を転写ローラ３０に流す。

切替手段は、信号発生回路１２５は制御回路６２のＡ／Ｄポート６２Ｄから定電流制御の実行の有無を示す指令信号Ｓ５を受け、この指令信号Ｓ５が定電流制御の実行中を示すものであった場合にはスイッチ素子１２１をオフして非加算状態とし、定電流制御の停止を示すものであった場合にはスイッチ素子１２１をオンして加算状態とする。このような構成であってもフィードバック値が所定領域外の値になってしまうことを抑制できる。

なお、図４に示す構成に対して、上記アナログ信号Ｓ４を信号発生回路１２５にも与えるようにして、この信号発生回路１２５が定電流制御の実行の有無に応じて変わるアナログ信号Ｓ４の信号レベルに基づき定電流制御の実行の有無を判別する構成としてもよい。具体的にはアナログ信号Ｓ４の信号レベルが所定レベル以下である場合に定電流制御が停止していると判断するのである。このような構成にすれば、図４中のＡ／Ｄポート６２Ｄが不要になる。

＜実施形態３＞
図５は実施形態３を示す。前記実施形態１，２が電気的負荷１１０に負極性電圧を印加する構成にあったのに対し、実施形態３は正極性電圧を印加する構成であり、このため加算手段の構成が一部異なる。従って、実施形態１と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。

図５には、電気的負荷１１０に正極性電圧を印加するタイプの構成の一部が示されている。この構成は図２，４に示す回路に対して整流回路のダイオード７３の接続方向が逆になっており、また、検出抵抗７５Ａの一端がグランドではなく第４電源（例えば３．３［ｖ］）に接続されている。この構成では、トランス６４がオフになると、平滑コンデンサ７２が放電する一方、放電経路のインピーダンスが大きい電気的負荷１１０側の放電が遅れる。このために、一時的に電気的負荷１１０から抵抗７４、抵抗７５Ａに対して逆方向電流ｉ２が流れる。そうすると、フィードバック値が上記第４電源の電圧値よりも高くなり、制御回路６２に保証領域外の電圧が印加されることになる。

そこで、本実施形態の加算手段は、上記フィードバック値が上限値（例えば＋３．３［ｖ］）以上になることを阻止する役割を果たす。このために、負極性の第５電源（例えば−３．３［ｖ］）と接続点Ｂとの間に抵抗１２６（上記定電流源１２０でもよい）及びスイッチ素子１２１を直列接続した構成になっている。

このような構成により、定電流制御の実行中でスイッチ素子１２１がオフしているときには、フィードバック値は加算手段による影響を受けず転写電流ｉ１に応じた値を示す。一方、例えば定電流制御が停止してスイッチ素子１２１がオンすると、電流検出回路７５に第５電源から抵抗１２６を介して第３電源（例えば＋３．３［ｖ］）に向かう加算電流ｉ４が流れる加算状態となる。これによりフィードバック値が上限値以上になることが阻止される。

＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）「電気的負荷」には、上記実施形態で例に挙げた転写ローラ３０以外に、例えば現像ローラ３１や帯電器２９であってもよい。

（２）「フィードバック制御」には、上記実施形態のように常に一定の目標値に調整する定電流制御に限らず、その目標値を随時変化させる制御も含まれる。

（３）上記実施形態において、定電流制御の停止中において電気的負荷の電荷が十分に放電された後にスイッチ素子１２１を再びオフする構成としてもよい。この構成であれば定電流制御の停止中に常にスイッチ素子１２１をオンしておく構成に比べて消費電力を抑えることができる。また、定電流制御の停止中においてスイッチ素子１２１を再びオフした後に、上述の異常判断を開始する構成にすれば、加算電流分による電圧変化量を考慮せずに異常判断のための基準値を設定することができる。

本発明の実施形態１に係るプリンタの要部構成を示す側断面図 印加回路の要部構成を示す回路図 ＰＷＭ信号及び出力信号のタイミングチャート 実施形態２の印加回路の要部構成を示す回路図 実施形態３の印加回路の要部構成を示す回路図

符号の説明

１…プリンタ（画像形成装置）
３０…転写ローラ（電気的負荷、転写手段）
６２…制御回路（制御手段、判断手段）
６１…高電圧出力回路（供給手段）
７５…電流検出回路（出力手段）
１２０…定電流源（加算手段）
１２１…スイッチ素子（切替手段）
１２２…信号発生回路（信号発生手段、切替手段）
ｉ４…加算電流
Ｖ１…転写電圧（負極性電圧）
Ｖ２…電圧値（出力手段の出力電圧値）
Ｓ１…ＰＷＭ信号（制御信号）

Claims (7)

1. 電気的負荷と、
   前記電気的負荷に電力を供給する供給手段と、
   前記電気的負荷に供給されている電力の電流値に応じた電圧を出力する出力手段と、
   前記出力手段の出力電圧値をフィードバック値として取得し、当該フィードバック値に基づき前記電気的負荷に流れる電流をフィードバック制御する制御手段と、
   前記出力手段に対し、前記フィードバック制御中と同じ電流方向に加算電流を流す加算手段と、
   前記フィードバック制御が停止する際に前記加算手段により電流加算していない非加算状態から電流加算している加算状態に切り替える切替手段と、を備える画像形成装置。
2. 請求項１に記載の画像形成装置であって、
   前記加算手段は、定電流源を備え、当該定電流源からの定電流を前記加算電流として前記出力手段に流す構成である。
3. 請求項１または請求項２に記載の画像形成装置であって、
   前記切替手段は、前記制御手段から前記供給手段に与える制御信号に基づき前記フィードバック制御が停止したかどうかを判別する構成である。
4. 請求項３に記載の画像形成装置であって、
   前記制御信号はＰＷＭ信号であり、
   前記切替手段は、前記ＰＷＭ信号の各パルスをトリガとして当該ＰＷＭ信号のパルス周期よりもパルス幅が長いパルス信号を出力する信号発生手段を有し、当該信号発生手段の前記パルス信号の出力の有無に基づき前記フィードバック制御が停止したかどうかを判別する構成である。
5. 請求項４に記載の画像形成装置であって、
   前記パルス信号のパルス幅は、前記制御信号に対する前記供給手段の追従遅れ時間よりも短い。
6. 請求項１から請求項５のいずれか一項に記載の画像形成装置であって、
   前記供給手段は、前記電気的負荷に負極性電圧を印加する構成であり、
   前記フィードバック制御が停止している際のフィードバック値が基準値以上である場合に異常と判断する判断手段を備え、
   前記加算電流は、前記加算状態におけるフィードバック値が前記基準値以下になる値に設定されている。
7. 請求項１から請求項６のいずれか一項に記載の画像形成装置であって、
   前記電気的負荷は転写手段である。

Images