JP2009022124A - スイッチング電源装置 - Google Patents

Abstract

【課題】スイッチング電源装置の副スイッチング素子のゲート端子に、ゲート耐圧を超える電圧が印加されないようにし、信頼性を向上させる。
【解決手段】直流電源３の正負極間に、主コンデンサ４とスイッチング素子１と副スイッチング素子２とを直列に接続し、制御回路１３，１０でこれらを交互にオン・オフさせ変圧器６を介して直流出力を得るスイッチング電源装置において、制御回路１０により、副スイッチング素子２のゲート端子に、ゲート耐圧を超える電圧が掛からないようにする。
【選択図】図１

Description

この発明は、直流電源から絶縁された直流出力を得るスイッチング電源装置に関する。

図５は、この種の電力変換装置の従来例であり、例えば特許文献１，２等に開示されたスイッチング電源装置とほぼ同様の回路構成となっている。この回路は、主（ローサイド）スイッチング素子１と副（ハイサイド）スイッチング素子２とがオン，オフを交互に繰り返し、主スイッチング素子１のオン時に絶縁変圧器（単に、変圧器ともいう）６に蓄積された励磁エネルギーを、主スイッチング素子１のオフ時に放出して、図示されない負荷に直流電力を供給するものである。なお、３は直流電源を示す。

図５の動作について、図６の動作波形を参照して説明する。なお、主，副スイッチング素子はＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ）とする。また、図６のＶＧＳ１，ＶＤＳ１，ＩＤ１は、図５の主スイッチング素子１のゲート・ソース間電圧，ドレイン・ソース間電圧，ドレイン電流をそれぞれ示す。ＶＧＳ２，ＶＤＳ２，ＩＤ２は、図５の副スイッチング素子２のゲート・ソース間電圧，ドレイン・ソース間電圧，ドレイン電流をそれぞれ示す。ＩＤｒは、図５の整流ダイオード８の電流を示す。

図６の動作を、以下のように状態１〜７に分けて説明する。
状態１：ｔ１〜ｔ２
第３巻線６ｆの発生電圧により、主スイッチング素子１のゲート入力容量が抵抗１８を介して充電され、主スイッチング素子１のゲート・ソース間電圧ＶＧＳ１がしきい値ＶＧＳ（ｔｈ）を超えると、主スイッチング素子１はターンオンする。主スイッチング素子１のボディダイオードが導通しＶＤＳ１が零となっている状態で、主スイッチング素子１は零電圧ターンオンをする。主スイッチング素子１のドレイン電流ＩＤ１は変圧器６の励磁電流と等しく、直線状に増加する。副スイッチング素子２のゲート・ソース間電圧ＶＧＳ２は第４巻線６ｂの発生電圧により負の値となり、副スイッチング素子２はオフしている。

状態２：ｔ２〜ｔ３
主スイッチング素子１のドレイン電流ＩＤ１により抵抗１７に発生する電圧が、トランジスタ２１のベース・エミッタ間電圧を越えるとトランジスタ２１がオンする。トランジスタ２１がオンすると、主スイッチング素子１のゲート入力間容量はダイオード２０、トランジスタ２１を介して放電され、主スイッチング素子１がターンオフし、ＶＤＳ１は上昇し、ＶＤＳ２は下降する。ＶＤＳ１の上昇に伴い、第４巻線６ｂの電圧は上昇し始める。
状態３：ｔ３〜ｔ４
ダイオード８が導通し、変圧器６に蓄積された励磁エネルギーが２次側に放出される。引き続き第４巻線６ｂの電圧は上昇し、負から正に反転する。

状態４：ｔ４〜ｔ４０
第４巻線６ｂの電圧が副スイッチング素子２のゲートしきい値ＶＧＳ（ｔｈ）を超えると、主スイッチング素子２はそのボディダイオードに電流が流れている状態で零電圧ターンオンする。
状態５：ｔ４０〜ｔ５
変圧器６に蓄積された励磁エネルギーが全て放出されると、ダイオード８はオフし、第４巻線６ｂの電圧は下降し始める。

状態６：ｔ５〜ｔ６
第４巻線６ｂの電圧が副スイッチング素子２のゲートしきい値ＶＧＳ（ｔｈ）を下回ると、副スイッチング素子２はターンオフする。ＶＤＳ２は上昇し、ＶＤＳ１は下降する。
状態７：ｔ６〜
ＶＤＳ１は零となり、ＶＤＳ２は直流電源３の電圧となる。
これ以降は状態１に戻り、状態１から状態７を繰り返し、自励発振動作となる。

図６の回路では、主スイッチング素子，副スイッチング素子とも零電圧でターンオンするため、ターンオン損失は発生しない。また、いずれのスイッチング素子のターンオフ時には、変圧器のリーケージインダクタンスとリアクトル５に蓄積される励磁エネルギーが直流電源または２次側に回生されるため、低損失かつ高効率な電力変換装置が実現できることになる。

特開２００４−１５３９４８号公報 特開２００７−０６８３５９号公報

しかしながら、副スイッチング素子を変圧器の補助巻線（第４巻線）で駆動する回路では、副スイッチング素子のゲート・ソース間に印加される電圧が、副スイッチング素子のゲート耐圧を超えないように設計する必要がある。副スイッチング素子をＭＯＳＦＥＴとした場合、ゲート耐圧は一般的には±３０Ｖ程度である。
直流電源３が発生して、主スイッチング素子１がスイッチングを開始した直後には、コンデンサ４の両端電圧は零であるため、副スイッチング素子２のゲート・ソース間電圧の最大値VGSmaxは、次の（１）式で示される。
VGSmax＝（直流電源３の電圧）×（補助巻線６ｂの巻数）÷（１次巻線６ａの巻数）
…（１）

また、起動時以外でも（１）式で示されるような電圧がゲート・ソース間に印加される場合がある。直流電源３を商用交流電源から整流して得る場合、交流電源電圧が国によって異なるため、それを整流して得る直流電源の電圧も異なる。各国の交流電源電圧で使用可能なスイッチング電源とするときには、直流電源３の両端電圧の範囲は広くなる。例えば、交流電源電圧が１００Ｖとの地域と２４０Ｖの地域では、直流電源電圧が２倍以上異なる。この場合、（１）式から明らかなように、直流電源３の電圧範囲全てにおいて、VGSmaxがゲート耐圧を超えないように補助巻線６ｂの巻数を設計するのは、非常に困難となる。その対策として、ゲート・ソース間にツェナーダイオードを接続して、ゲート・ソース間電圧をツェナー電圧でクランプする方法がある。

上記方法は、電圧クランプ時には、ゲート端子に接続する抵抗１６を介してツェナーダイオードに電流が流れるが、抵抗１６の抵抗値が大きいほど副スイッチング素子がターンオンするときには、ゲート電圧の立ち上がりが緩慢となって副スイッチング素子の導通損失が増加する。また、副スイッチング素子がターンオフするときには、ゲート電圧の立下りが緩慢となってターンオフ損失が増加する。そこで、抵抗値は数十から数百オームのオーダに設定するのが一般的であるが、これによりツェナーダイオードに流れる電流が定格電流を大きく超えたり、クランプ電圧がデータシ−トなどに記載されているツェナー電圧以上になったりして、副スイッチング素子の制御（ゲート）端子の耐圧を超えるなど、装置の信頼性が低下するという問題が生じる。

上記の問題に対し、図５に開示された特許文献２のスイッチング電源装置では、図７に示すような副制御回路を用い、制御（ゲート）端子に正負の過電圧が印加されるのを防止している。
しかし、図７の回路では、負の過電圧に対してはトランジスタ１０７を動作させ、正の過電圧に対してはトランジスタ２０１を動作させるようにしているため、部品点数が多く、スイッチング電源装置のコストダウンの妨げとなる。

したがって、この発明の課題は、広範囲の直流入力電圧や動作モードに対して、副スイッチング素子の制御端子の電圧をゲート耐圧以下に制御し、信頼性が高くかつ低コストのスイッチング電源装置を提供することにある。

このような課題を解決するため、この発明では、
直流電源と、
この直流電源の正極と負極間に直列に接続された主スイッチング素子と副スイッチング素子との直列回路と、
前記直流電源の正極と前記主，副スイッチング素子の直列接続点との間に設けられ、コンデンサとインダクタとの直列回路を介して接続される１次側の第1巻線と、整流平滑回路を介して負荷に接続される２次側の第２巻線とを有する絶縁変圧器と、
前記主スイッチング素子をオン・オフ制御する主制御回路と、
前記副スイッチング素子をオン・オフ制御する副制御回路と、
を備え、前記主制御回路および副制御回路により主，副スイッチング素子をそれぞれ交互にオン・オフし、前記第２巻線に発生する電圧を前記整流平滑回路を介し直流電力に変換して負荷に供給するスイッチング電源装置において、
前記変圧器の１次側に第３および第４巻線を設け、
前記主制御回路は、前記第３巻線の電圧を信号電圧として、負荷に供給される直流電圧が一定となるように主スイッチング素子をオン・オフさせるとともに、第３巻線に発生する電圧を整流平滑した電圧を制御電源とし、
前記副制御回路は、トランジスタとツェナーダイオードとを備え、前記第４巻線の電圧と前記ツェナーダイオードのツェナー電圧のうちのいずれか低い電圧で、かつ零以上の電圧を副スイッチング素子の制御端子に印加するように、前記トランジスタを制御することを特徴とする。

この発明によれば、副スイッチング素子の制御端子の電圧を制御し得るようにしたので、直流電源電圧範囲やスイッチング素子の動作に関わらず、全動作領域で副スイッチング素子に印加される電圧がゲート耐圧を超えることが無くなり、信頼性が高くかつ低コストのスイッチング電源装置を得ることができる。

図１はこの発明の実施の形態を示すスイッチング電源装置の回路構成図である。
起動回路１５は、主制御回路１３の制御電源を供給するコンデンサ１２を初期充電するもので、抵抗またはスイッチ回路などで構成される。主制御回路１３は、コンデンサ１２の電圧が主制御回路１３を動作可能な電圧にまで充電されると、主スイッチング素子１に起動パルスを与え、スイッチング電源装置は発振を開始する。スイッチング電源装置の発振開始後は変圧器６の第３巻線６ｃに発生する電圧が、負から正に切り換わるタイミングで主スイッチング素子１をオンさせる。そして、２次側コンデンサ７の両端に接続される負荷に供給される直流電圧が一定になるように、電圧調整回路１４から出力されるフィードバック信号に基づいて主スイッチング素子１をオフさせる。

あるいは、主制御回路１３に、主スイッチング素子１の最大オンパルス幅として第３巻線６ｃの電圧が正から負に切り換わるタイミングを設定し、最大オンパルス幅で主スイッチング素子１をオフさせる。なお、変圧器６の各巻線電圧の極性は、巻線の巻き始めを表わすドットの方向に向かって発生する電圧を正としている。また、巻線６ｃに発生する電圧をダイオード１１とコンデンサ１２で平滑した電圧を、主制御回路１３に制御電圧として供給する。

図１において、主スイッチング素子１がオフすると、第４巻線６ｂの電圧が負から正に切り換わる。副制御回路１０は第４巻線６ｂの電圧を信号として、副スイッチング素子２をオン・オフさせることで、主スイッチング素子１と副スイッチング素子２が交互にオン・オフする。その結果、変圧器６の各巻線には正負の電圧が交互に発生し、センタータップ構成の２次巻線電圧をダイオード８，９とコンデンサ７で全波整流し、負荷に一定電圧を供給する。なお、２次巻線電圧は、半波整流としても良い。また、図５のリアクトル５は、ここでは変圧器６のリーケージインダクタンスで代用するものとして図示を省略した。

図２に図１の副制御回路の具体例を示す。
ダイオード１０４と抵抗１０３の直列回路は、抵抗１０１とともに副スイッチング素子２のゲート入力容量の充電スピードを調整し、かつトランジスタ１０７のオン・オフを制御する。ツェナーダイオード１０６と抵抗１０５の直列回路は、その接続点にトランジスタ１０７のベース端子を接続することで、副スイッチング素子２のゲート入力容量の放電スピードを調整し、かつ副スイッチング素子２のゲート・ソース間電圧が負にならないように、トランジスタ１０７を制御する。抵抗１０２は、第４巻線６ｂに電圧が発生していないときに、副スイッチング素子２のゲート・ソース間電圧が不安定となって、副スイッチング素子２が誤オンするのを防ぐ放電抵抗である。この抵抗１０２は、副スイッチング素子２のゲート・ソース間に、並列に接続しても良い。また、抵抗１０５の抵抗値が比較的小さい場合には、抵抗１０２は省略することができる。

図１の回路に図２の副制御回路を適用した場合の動作について、図３も参照して説明する。なお、図３において、ＶＧＳ１，ＶＤＳ１，ＩＤ１は、図１の主スイッチング素子１のゲート・ソース間電圧，ドレイン・ソース間電圧，ドレイン電流をそれぞれ示す。ＶＧＳ２，ＶＤＳ２，ＩＤ２は、図１の副スイッチング素子２のゲート・ソース間電圧，ドレイン・ソース間電圧，ドレイン電流をそれぞれ示す。ＶＰ２は第４巻線６ｂの電圧であり、ＶＧＳ（ｔｈ）は副スイッチング素子２のゲートしきい値電圧である。
まず、図１の第４巻線６ｂの電圧が、ツェナーダイオード１０６のツェナー電圧を超えない場合について説明する。

スイッチング１周期を、ｔ１からｔ４期間に分けて説明する。
状態１：ｔ１〜ｔ２
主スイッチング素子１がオフすると、ＶＤＳ１が上昇するとともにＶＤＳ２が下降する。ＶＤＳ１の上昇に伴い、第４巻線電圧ＶＰ２も上昇する。
ＶＰ２が正になるとダイオード１０４が導通し、第４巻線６ｂの電圧でダイオード１０４，抵抗１０３，抵抗１０１を介して副スイッチング素子２のゲート入力容量を充電し始める。

状態２：ｔ２〜ｔｃ１
ＶＤＳ２が零になると、副スイッチング素子２のボディダイオードが導通し、そのドレイン電流ＩＤ２は負の極性で流れる。副スイッチング素子２のボディダイオードに電流が流れている期間内に、副スイッチング素子のゲート電圧がしきい値電圧ＶＧＳ（ｔｈ）に達するように、ゲート入力容量値と抵抗１０３，１０１の直列抵抗値で決まる時定数を設定することで、副スイッチング素子２は零電圧でターンオンする。
状態３：ｔｃ１〜ｔ３
第４巻線６ｂの電圧が最大値に達すると、ダイオード１０４はオフし、トランジスタ１０７が活性領域でオンし、第４巻線６ｂの電圧に追従するように、副スイッチング素子のゲート入力容量を放電する。

状態４：ｔ３〜ｔ４
副スイッチング素子２のゲート・ソース間電圧ＶＧＳ２が、ゲートしきい値電圧ＶＧＳ（ｔｈ）を下回ると副スイッチング素子２はオフし、ＶＤＳ２は上昇するとともにＶＤＳ１は下降する。ＶＤＳ１の下降に伴い、第４巻線電圧ＶＰ２は急速に下降する。その結果、副スイッチング素子のゲート入力容量に蓄積された電荷は、ＶＧＳ２が零になるまで急速に放電する。
状態５：ｔ４〜ｔ１
第４巻線電圧ＶＰ２が負になると、ツェナーダイオード１０６が導通し、抵抗１０５に流れる電流は、第４巻線電圧ＶＰ２を抵抗１０５の抵抗値で除した値となる。トランジスタ１０７のベース・エミッタ間電圧はほぼ零となり、オフしているため、副スイッチング素子２のゲート・ソース間電圧ＶＧＳ２は零を維持する。以上の動作を繰り返す。

以上のように、第４巻線電圧ＶＰ２が負の期間においては、副スイッチング素子２のゲート・ソース間電圧ＶＧＳ２は零となるため、負のゲート耐圧を超えることが無い。この期間に第４巻線６ｂから供給される電流は、抵抗１０５の抵抗値で制限されるが、抵抗１０５はトランジスタ１０７のベースに数ミリアンペア程度の電流を流せる抵抗値で良く、数キロから数十キロオームのオーダとなるため、発生損失も僅かであり、１０６に小容量のツェナーダイオードを使用できることになる。

次に、第４巻線６ｂの電圧がツェナーダイオード１０６のツェナー電圧Ｖｚを超える場合の動作について、図４の波形図も参照して説明する。
図４において、第４巻線６ｂの電圧がツェナー電圧Ｖｚを超えるｔｃ２からｔｃ３の期間では、トランジスタ１０７が活性領域でオンし、副スイッチング素子２のゲート・ソース間電圧が、ツェナー電圧Ｖｚになるように動作する。このときツェナーダイオード１０６に流れる電流は、抵抗１０５で制限されるが、抵抗１０５の抵抗値は上述の通り、数キロから数十キロオームのオーダとなり、ツェナーダイオード１０６には小容量かつ定電圧特性の良いものが使用できるため、副スイッチング素子２のゲート・ソース間電圧を精度良くクランプすることができる。

この発明の実施の形態を示す回路図 図１に示す副制御回路の具体例を示す回路図 図１に図２の回路を適用した場合の動作を説明する波形図 図２における副スイッチング素子のクランプ動作を説明する波形図 従来例を示す回路図 図５の動作説明図 図５で用いられる副制御回路の例を示す回路図

符号の説明

１…主スイッチング素子（ＭＯＳＦＥＴ）、２…副スイッチング素子（ＭＯＳＦＥＴ）、３…直流電源、４，７，１２…コンデンサ、５…リアクトル、６…絶縁変圧器、６ａ…第１巻線、６ｂ…第４巻線、６ｃ，６ｆ…第３巻線、６ｄ，６ｅ…第２巻線、８，９，１１，１０４…ダイオード、１０，１０ａ…副制御回路、１３…主制御回路、１４…電圧調整回路、１５…起動回路、１０１，１０２，１０３，１０５…抵抗、１０６…ツェナーダイオード、１０７…トランジスタ。

Claims (1)

1. 直流電源と、
   この直流電源の正極と負極間に直列に接続された主スイッチング素子と副スイッチング素子との直列回路と、
   前記直流電源の正極と前記主，副スイッチング素子の直列接続点との間に設けられ、コンデンサとインダクタとの直列回路を介して接続される１次側の第1巻線と、整流平滑回路を介して負荷に接続される２次側の第２巻線とを有する絶縁変圧器と、
   前記主スイッチング素子をオン・オフ制御する主制御回路と、
   前記副スイッチング素子をオン・オフ制御する副制御回路と、
   を備え、前記主制御回路および副制御回路により主，副スイッチング素子をそれぞれ交互にオン・オフし、前記第２巻線に発生する電圧を前記整流平滑回路を介し直流電力に変換して負荷に供給するスイッチング電源装置において、
   前記変圧器の１次側に第３および第４巻線を設け、
   前記主制御回路は、前記第３巻線の電圧を信号電圧として、負荷に供給される直流電圧が一定となるように主スイッチング素子をオン・オフさせるとともに、第３巻線に発生する電圧を整流平滑した電圧を制御電源とし、
   前記副制御回路は、トランジスタとツェナーダイオードとを備え、前記第４巻線の電圧と前記ツェナーダイオードのツェナー電圧のうちのいずれか低い電圧で、かつ零以上の電圧を副スイッチング素子の制御端子に印加するように、前記トランジスタを制御することを特徴とするスイッチング電源装置。

Images