JP2009017730A - スイッチング電源 - Google Patents

スイッチング電源 Download PDF

Info

Publication number
JP2009017730A
JP2009017730A JP2007178746A JP2007178746A JP2009017730A JP 2009017730 A JP2009017730 A JP 2009017730A JP 2007178746 A JP2007178746 A JP 2007178746A JP 2007178746 A JP2007178746 A JP 2007178746A JP 2009017730 A JP2009017730 A JP 2009017730A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulated gate
gate semiconductor
control
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007178746A
Other languages
English (en)
Other versions
JP5118402B2 (ja
Inventor
Yasunari Noguchi
康成 野口
Yoshio Fujimura
芳夫 藤村
Madoka Nishikawa
円 西川
Yusuke Nishizaki
祐介 西崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007178746A priority Critical patent/JP5118402B2/ja
Publication of JP2009017730A publication Critical patent/JP2009017730A/ja
Application granted granted Critical
Publication of JP5118402B2 publication Critical patent/JP5118402B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【課題】ＤＣ−ＤＣコンバータ回路において、絶縁ゲート型半導体装置、ショットキーバリアダイオード及び絶縁ゲート型半導体装置のスイッチングを制御する制御用ＩＣを効率的に実装する。
【解決手段】絶縁ゲート型半導体装置３０、ショットキーバリアダイオード３４及び絶縁ゲート型半導体装置３０のスイッチングを制御する制御用ＩＣ３２を含み、絶縁ゲート型半導体装置３０のソース端子又はショットキーバリアダイオード３４のアノード端子に電気的に接続された導電性の接続プレート３８を挟んで制御用ＩＣ３２を実装する。
【選択図】図１

Description

本発明は、スイッチング電源の実装構造に関する。
直流電流の電圧値を異なる電圧値に変換する回路としてＤＣ−ＤＣコンバータが広く用いられている。ＤＣ−ＤＣコンバータには、入力電圧より低い出力電圧を出力する降圧型、入力電圧より高い出力電圧を出力する昇圧型、及び、入力電圧の極性を反転させた出力電圧を出力する反転型等が挙げられる。降圧型は図８に示すような基本構成を備え、昇圧型は図９に示すような基本構成を備え、反転型は図１０に示すような基本構成を備えている。それぞれの回路において、制御用ＩＣは絶縁ゲート型半導体装置（電界効果型トランジスタ：ＦＥＴ）のスイッチングを制御し、入力端から入力される直流電圧Ｖｉｎの電圧値を変換して出力端から直流電圧Ｖｏｕｔとして出力する。
このようなＤＣ−ＤＣコンバータ回路では、図１１に示すように、チップ裏面をドレイン端子として使用するＦＥＴ１０を設置するフレーム１４と制御用ＩＣ１２を設置するフレーム１６とを分離したうえで、制御用ＩＣ１２からＦＥＴ１０へ配線を行う構成としている。
ところで、ＤＣ−ＤＣコンバータ回路には、図８〜図１０に示すように、ＦＥＴ１０と制御用ＩＣ１２の他にショットキーバリアダイオード（ＳＢＤ）１８も用いられている。ＤＣ−ＤＣコンバータ回路の構成を簡素化し、製造コストを低下させるためには、ＳＢＤ１８を含めてＦＥＴ１０及び制御用ＩＣ１２をうまく実装することが望まれている。
本発明は、上記課題を解決したＤＣ−ＤＣコンバータ回路を含むスイッチング電源を提供することを目的とする。
本発明の１つの態様は、絶縁ゲート型半導体装置、ダイオード及び前記絶縁ゲート型半導体装置のスイッチングを制御する制御用ＩＣを含むスイッチング電源であって、前記絶縁ゲート型半導体装置のソース端子又は前記ダイオードのアノード端子に電気的に接続された導電性の接続プレートを備え、前記接続プレートを挟んで前記絶縁ゲート型半導体装置のソース端子又は前記ダイオードのアノード端子上に前記制御用ＩＣが実装されていることを特徴とするスイッチング電源である。
ここで、前記接続プレートは、平板形状の導電性のプレートとすることが好適である。
例えば、前記絶縁ゲート型半導体装置はＰチャネル型であり、前記ダイオードのアノード端子に電気的に接続された導電性の接続プレートを挟んで前記制御用ＩＣが実装されており、前記絶縁ゲート型半導体装置と前記ダイオードとは共通の導電性のフレーム上に実装され、前記絶縁ゲート型半導体装置のドレイン端子と前記ダイオードのカソード端子が前記フレームにより電気的に接続されていることを特徴とする降圧型のスイッチング電源である。
また、例えば、前記絶縁ゲート型半導体装置はＮチャネル型であり、前記ダイオードのアノード端子に電気的に接続された導電性の接続プレートを挟んで前記制御用ＩＣが実装されており、前記絶縁ゲート型半導体装置と前記ダイオードとは電気的に絶縁されたフレームに実装されていることを特徴とする降圧型のスイッチング電源である。
また、例えば、前記絶縁ゲート型半導体装置はＮチャネル型であり、前記絶縁ゲート型半導体装置のソース端子に電気的に接続された導電性の接続プレートを挟んで前記制御用ＩＣが実装されており、前記絶縁ゲート型半導体装置と前記ダイオードとは電気的に絶縁されたフレームに実装されていることを特徴とする昇圧型のスイッチング電源である。
また、例えば、前記絶縁ゲート型半導体装置のソース端子又は前記ダイオードのアノード端子に電気的に接続された導電性の接続プレートを挟んで、前記絶縁ゲート型半導体装置のソース端子及び前記ダイオードのアノード端子とは電気的に絶縁されるように前記制御用ＩＣが実装されていることを特徴とする反転型のスイッチング電源である。
本発明によれば、絶縁ゲート型半導体装置、ダイオード及び絶縁ゲート型半導体装置のスイッチングを制御する制御用ＩＣを効率的に実装したＤＣ−ＤＣコンバータ回路を含むスイッチング電源を提供することができる。
以下、本発明の実施の形態におけるスイッチング電源の構成についてＤＣ−ＤＣコンバータのタイプで分類して説明する。
＜降圧型ＤＣ−ＤＣコンバータ＞
本発明の実施の形態における降圧型ＤＣ−ＤＣコンバータ回路１００は、図１に示すように、チップ裏面をドレイン端子として使用する絶縁ゲート型半導体装置（電界効果型トランジスタ：ＦＥＴ）３０、制御用ＩＣ３２、ダイオード（ショットキーバリアダイオード：ＳＢＤ）３４、フレーム３６及び接続プレート３８を含んで構成される。図１は、ＦＥＴ３０がＰチャネル型で、且つ制御用ＩＣ３２がＰ型半導体基板に形成されている場合の降圧型ＤＣ−ＤＣコンバータ回路１００の実装構造を示している。なお、ＦＥＴ３０はＩＧＢＴでもよい。また、ＳＢＤ３４はＰＮダイオードでもよい。
ＦＥＴ３０及びＳＢＤ３４は、同一のフレーム３６上に実装される。フレーム３６は、銅、アルミニウム等の導電性材料で構成される。ハンダ４０等を用いてＦＥＴ３０のドレインがフレーム３６と電気的に導通するように実装される。また、ハンダ４２等を用いてＳＢＤ３４のカソードがフレーム３６と電気的に導通するように実装される。ＥＦＴ３０のソースは入力端子に接続され、フレーム３６はインダクタ素子（図示しない）を介して出力端子に接続されている。
接続プレート３８は、ハンダ４４等を用いてＳＢＤ３４のアノードに電気的に接続される。接続プレート３８は、銅、アルミニウム等の導電性材料から構成される。接続プレート３８は、少なくともＳＢＤ３４のアノード上において２次元的に広がりを有するプレート形状を備えている。好ましくは、ＳＢＤ３４のアノード電極の全面に広がるプレート形状を有する。接続プレート３８は、ＳＢＤ３４のアノード電極から他の部品までを接続する配線として引き出されてもよい。降圧型ＤＣ−ＤＣコンバータ回路１００では、接続プレート３８は接地される。
接続プレート３８上には制御用ＩＣ３２が実装される。制御用ＩＣ３２は、ＳＢＤ３４のアノード電極と電気的な接続をもたせる必要がないので、接続プレート３８の表面上に銀ペースト４６等で固定すればよい。
制御用ＩＣ３２がＮ型半導体基板に形成されている場合、制御用ＩＣ３２は、ＳＢＤ３４のアノード電極と電気的な絶縁をもたせる必要があるので、接続プレート３８の表面上に絶縁性樹脂等で固定すればよい。
図２は、ＦＥＴ３０がＮチャネル型で、且つ制御用ＩＣ３２がＰ型半導体基板に形成されている場合の降圧型ＤＣ−ＤＣコンバータ回路１０２の実装構造を示している。回路１０２では、ＦＥＴ３０及びＳＢＤ３４は電気的に分離されたフレーム３６ａ，３６ｂ上にそれぞれ実装することが好ましい。このとき、接続プレート３８は接地され、ＦＥＴ３０のソースはフレーム３６ｂに電気的に接続される。また、フレーム３６ａが入力端子、フレーム３６ｂが出力端子となる。他の構成については図１と同様とすることができる。
制御用ＩＣ３２がＮ型半導体基板に形成されている場合、制御用ＩＣ３２は、ＳＢＤ３４のアノード電極と電気的な絶縁をもたせる必要があるので、接続プレート３８の表面上に絶縁性樹脂等で固定すればよい。
＜昇圧型ＤＣ−ＤＣコンバータ＞
本発明の実施の形態における昇圧型ＤＣ−ＤＣコンバータ回路２００は、図３に示すように、チップ裏面をドレイン端子として使用するＦＥＴ３０、制御用ＩＣ３２、ショットキーバリアダイオード（ＳＢＤ）３４、フレーム３６ａ，３６ｂ及び接続プレート３８を含んで構成される。図３は、ＦＥＴ３０がＮチャネル型で、且つ制御用ＩＣ３２がＰ型半導体基板に形成されている場合の昇圧型ＤＣ−ＤＣコンバータ回路２００の実装構造を示している。
ＦＥＴ３０及びＳＢＤ３４は、電気的に分離されたフレーム３６ａ，３６ｂ上にそれぞれ実装される。フレーム３６ａ，３６ｂは、銅、アルミニウム等の導電性材料で構成される。ＦＥＴ３０のドレインは、ハンダ４０等を用いてフレーム３６ａと電気的に導通するように実装される。また、ＳＢＤ３４のカソードは、ハンダ４２等を用いてフレーム３６ｂと電気的に導通するように実装される。また、ＳＢＤ３４のアノードは、配線を介して、フレーム３６ａと電気的に接続される。フレーム３６ａはインダクタンス素子（図示しない）を介して入力端子に接続され、フレーム３６ｂは出力端子に接続される。
接続プレート３８は、ハンダ４４等を用いてＦＥＴ３０のソースに電気的に接続される。接続プレート３８は、ＦＥＴ３０のゲートには電気的に絶縁された状態とする。接続プレート３８は、銅、アルミニウム等の導電性材料から構成される。接続プレート３８は、少なくともＦＥＴ３０のソース上において２次元的に広がりを有するプレート形状を備えている。好ましくは、ＦＥＴ３０のソース電極の全面に広がるプレート形状を有する。接続プレート３８は、ＦＥＴ３０のソース電極を接地する配線として引き出される。
接続プレート３８上には制御用ＩＣ３２が実装される。制御用ＩＣ３２は、ＦＥＴ３０のソース電極と電気的な接続をもたせる必要がないので、接続プレート３８の表面上に銀ペースト４６等で固定すればよい。制御用ＩＣ３２は、配線を介して、ＦＥＴ３０のゲートと電気的に接続される。
制御用ＩＣ３２がＮ型半導体基板に形成されている場合、制御用ＩＣ３２は、ＥＦＴ３０のソース電極と電気的な絶縁をもたせる必要があるので、接続プレート３８の表面上に絶縁性樹脂等で固定すればよい。
＜反転型ＤＣ−ＤＣコンバータ＞
本発明の実施の形態における反転型ＤＣ−ＤＣコンバータ回路３００は、図４に示すように、チップ裏面をドレイン端子として使用するＦＥＴ３０、制御用ＩＣ３２、ショットキーバリアダイオード（ＳＢＤ）３４、フレーム３６及び接続プレート３８を含んで構成される。図４は、ＦＥＴ３０がＰチャネル型で、且つ制御用ＩＣ３２がＰ型またはＮ型半導体基板に形成されている場合の反転型ＤＣ−ＤＣコンバータ回路３００の実装構造を示している。
ＦＥＴ３０及びＳＢＤ３４は、同一のフレーム３６上に実装される。フレーム３６は、銅、アルミニウム等の導電性材料で構成される。ハンダ４０等を用いてＦＥＴ３０のドレインがフレーム３６と電気的に導通するように実装される。また、ハンダ４２等を用いてＳＢＤ３４のカソードがフレーム３６と電気的に導通するように実装される。フレーム３６は、インダクタンス素子（図示しない）を介して接地される。
接続プレート３８は、ハンダ４４等を用いてＳＢＤ３４のアノードに電気的に接続される。接続プレート３８は、銅、アルミニウム等の導電性材料から構成される。接続プレート３８は、少なくともＳＢＤ３４のアノード上において２次元的に広がりを有するプレート形状を備えている。好ましくは、ＳＢＤ３４のアノード電極の全面に広がるプレート形状を有する。接続プレート３８は、ＳＢＤ３４のアノード電極を出力端子に接続する配線として引き出される。また、ＦＥＴ３０のソースは入力端子に接続される。
接続プレート３８上には制御用ＩＣ３２が実装される。制御用ＩＣ３２は、ＳＢＤ３４のアノード電極と電気的に絶縁されるように実装される。例えば、制御用ＩＣ３２は、接続プレート３８の表面上に絶縁性樹脂４８等で固定すればよい。
また、図５に示すように、接続プレート３８は、ハンダ４４等を用いてＦＥＴ３０のソースに電気的に接続してもよい。接続プレート３８は、ＦＥＴ３０のゲートには電気的に絶縁された状態とする。この場合、接続プレート３８は、少なくともＦＥＴ３０のソース上において２次元的に広がりを有するプレート形状を備えている。好ましくは、ＦＥＴ３０のソース電極の全面に広がるプレート形状を有する。接続プレート３８は入力端子に接続される。また、ＳＢＤ３４のアノード電極は出力端子に接続され、フレーム３６はインダクタンス素子（図示しない）を介して接地される。
このとき、接続プレート３８上には制御用ＩＣ３２が実装される。制御用ＩＣ３２は、ＦＥＴ３０のソース電極と電気的に絶縁されるように実装される。例えば、制御用ＩＣ３２は、接続プレート３８の表面上に絶縁性樹脂４８等で固定すればよい。制御用ＩＣ３２は、配線を介して、ＦＥＴ３０のゲートと電気的に接続される。
ＦＥＴ３０がＮチャネル型で、且つ制御用ＩＣ３２がＰ型またはＮ型半導体基板に形成されている反転型ＤＣ−ＤＣコンバータ回路３０２では、図６及び図７に示すように、ＦＥＴ３０及びＳＢＤ３４は電気的に分離されたフレーム３６ａ，３６ｂ上にそれぞれ実装することが好ましい。図６では、ＦＥＴ３０のソースはフレーム３６ｂに電気的に接続される。図７では、接続プレート３８はフレーム３６ｂに電気的に接続される。他の構成については図４又は図５と同様とすることができる。
以上のように、本実施の形態における降圧型ＤＣ−ＤＣコンバータ回路、昇圧型ＤＣ−ＤＣコンバータ回路、又は、反転型ＤＣ−ＤＣコンバータ回路を含むスイッチング電源では、絶縁ゲート型半導体装置、ショットキーバリアダイオード及び絶縁ゲート型半導体装置のスイッチングを制御する制御用ＩＣが効率的に実装される。すなわち、制御用ＩＣが絶縁ゲート型半導体装置又はショットキーバリアダイオードのいずれかと３次元的に実装され、実装スペースを小さくすることができる。
本発明の実施の形態における降圧型ＤＣ−ＤＣコンバータ回路の実装構成を示す図である。 本発明の実施の形態における降圧型ＤＣ−ＤＣコンバータ回路の実装構成を示す図である。 本発明の実施の形態における昇圧型ＤＣ−ＤＣコンバータ回路の実装構成を示す図である。 本発明の実施の形態における反転型ＤＣ−ＤＣコンバータ回路の実装構成を示す図である。 本発明の実施の形態における反転型ＤＣ−ＤＣコンバータ回路の実装構成を示す図である。 本発明の実施の形態における反転型ＤＣ−ＤＣコンバータ回路の実装構成を示す図である。 本発明の実施の形態における反転型ＤＣ−ＤＣコンバータ回路の実装構成を示す図である。 降圧型ＤＣ−ＤＣコンバータ回路の構成を示す図である。 昇圧型ＤＣ−ＤＣコンバータ回路の構成を示す図である。 反転型ＤＣ−ＤＣコンバータ回路の構成を示す図である。 従来のＤＣ−ＤＣコンバータ回路の実装構成を示す図である。
符号の説明
１０ 絶縁ゲート型半導体装置（電界効果型トランジスタ：ＦＥＴ）、１２ 制御用ＩＣ、１４ フレーム、１６ フレーム、１８ ダイオード（ショットキーバリアダイオード：ＳＢＤ）、３０ 絶縁ゲート型半導体装置（電界効果型トランジスタ：ＦＥＴ）、３２ 制御用ＩＣ、３４ ダイオード（ショットキーバリアダイオード：ＳＢＤ）、３６（３６ａ，３６ｂ） フレーム、３８ 接続プレート、４０，４２，４４ ハンダ、４６ 銀ペースト、４８ 絶縁性樹脂、１００，１０２，２００，３００，３０２ ＤＣ−ＤＣコンバータ回路。

Claims (6)

  1. 絶縁ゲート型半導体装置、ダイオード及び前記絶縁ゲート型半導体装置のスイッチングを制御する制御用ＩＣを含むスイッチング電源であって、
    前記絶縁ゲート型半導体装置のソース端子又は前記ダイオードのアノード端子に電気的に接続された導電性の接続プレートを備え、
    前記接続プレートを挟んで前記絶縁ゲート型半導体装置のソース端子又は前記ダイオードのアノード端子上に前記制御用ＩＣが実装されていることを特徴とするスイッチング電源。
  2. 請求項１に記載のスイッチング電源であって、
    前記接続プレートは、平板形状の導電性のプレートであることを特徴とするスイッチング電源。
  3. 請求項１又は２に記載のスイッチング電源であって、
    前記絶縁ゲート型半導体装置はＰチャネル型であり、
    前記ダイオードのアノード端子に電気的に接続された導電性の接続プレートを挟んで前記制御用ＩＣが実装されており、
    前記絶縁ゲート型半導体装置と前記ダイオードとは共通の導電性のフレーム上に実装され、
    前記絶縁ゲート型半導体装置のドレイン端子と前記ダイオードのカソード端子が前記フレームにより電気的に接続されていることを特徴とする降圧型のスイッチング電源。
  4. 請求項１又は２に記載のスイッチング電源であって、
    前記絶縁ゲート型半導体装置はＮチャネル型であり、
    前記ダイオードのアノード端子に電気的に接続された導電性の接続プレートを挟んで前記制御用ＩＣが実装されており、
    前記絶縁ゲート型半導体装置と前記ダイオードとは電気的に絶縁されたフレームに実装されていることを特徴とする降圧型のスイッチング電源。
  5. 請求項１又は２に記載のスイッチング電源であって、
    前記絶縁ゲート型半導体装置はＮチャネル型であり、
    前記絶縁ゲート型半導体装置のソース端子に電気的に接続された導電性の接続プレートを挟んで前記制御用ＩＣが実装されており、
    前記絶縁ゲート型半導体装置と前記ダイオードとは電気的に絶縁されたフレームに実装されていることを特徴とする昇圧型のスイッチング電源。
  6. 請求項１又は２に記載のスイッチング電源であって、
    前記絶縁ゲート型半導体装置のソース端子又は前記ダイオードのアノード端子に電気的に接続された導電性の接続プレートを挟んで、前記絶縁ゲート型半導体装置のソース端子及び前記ダイオードのアノード端子とは電気的に絶縁されるように前記制御用ＩＣが実装されていることを特徴とする反転型のスイッチング電源。
JP2007178746A 2007-07-06 2007-07-06 スイッチング電源 Expired - Fee Related JP5118402B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007178746A JP5118402B2 (ja) 2007-07-06 2007-07-06 スイッチング電源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007178746A JP5118402B2 (ja) 2007-07-06 2007-07-06 スイッチング電源

Publications (2)

Publication Number Publication Date
JP2009017730A true JP2009017730A (ja) 2009-01-22
JP5118402B2 JP5118402B2 (ja) 2013-01-16

Family

ID=40357941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007178746A Expired - Fee Related JP5118402B2 (ja) 2007-07-06 2007-07-06 スイッチング電源

Country Status (1)

Country Link
JP (1) JP5118402B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219374A (zh) * 2012-01-24 2013-07-24 富士通株式会社 半导体器件及电源器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001178121A (ja) * 1999-12-14 2001-06-29 Taiyo Yuden Co Ltd 電子部品
JP2001250890A (ja) * 2000-03-07 2001-09-14 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2004221225A (ja) * 2003-01-14 2004-08-05 Nec Tokin Corp 薄型直流電源装置及びその製造方法
JP2006332579A (ja) * 2005-04-28 2006-12-07 Mitsubishi Electric Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001178121A (ja) * 1999-12-14 2001-06-29 Taiyo Yuden Co Ltd 電子部品
JP2001250890A (ja) * 2000-03-07 2001-09-14 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2004221225A (ja) * 2003-01-14 2004-08-05 Nec Tokin Corp 薄型直流電源装置及びその製造方法
JP2006332579A (ja) * 2005-04-28 2006-12-07 Mitsubishi Electric Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219374A (zh) * 2012-01-24 2013-07-24 富士通株式会社 半导体器件及电源器件

Also Published As

Publication number Publication date
JP5118402B2 (ja) 2013-01-16

Similar Documents

Publication Publication Date Title
US8664754B2 (en) High power semiconductor package with multiple conductive clips
TWI360218B (ja)
US8237493B2 (en) Semiconductor device and power supply device using the same
US8008897B2 (en) Boost converter with integrated high power discrete FET and low voltage controller
KR101931868B1 (ko) 집적된 개별 인덕터를 구비하는 전력 변환 장치
JP3175985U (ja) 電源装置および電子機器
JP2011152011A (ja) 半導体装置及びそれを用いた電源装置
US9257907B2 (en) Semiconductor integrated circuit and method for operating the same
US9780018B2 (en) Power semiconductor package having reduced form factor and increased current carrying capability
US20170117213A1 (en) Semiconductor package with integrated die paddles for power stage
US8456141B2 (en) Boost converter with integrated high power discrete FET and low voltage controller
JP5191689B2 (ja) 半導体装置
CN110010578B (zh) 半导体封装
JP2013062540A (ja) 半導体装置
JP5118402B2 (ja) スイッチング電源
CN110380462B (zh) 充电器
JP2008130719A (ja) 半導体装置及びｄｃ−ｄｃコンバータ
JP5539134B2 (ja) 半導体装置
JP5818959B2 (ja) 半導体デバイス
TWI789400B (zh) 充電器
JP2010258485A (ja) 半導体装置
JP2007116012A (ja) 半導体装置及びそれを用いた電源装置
JP2014140080A (ja) 高効率モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100630

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5118402

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees