JP2009016383A - パッケージドデバイスおよびパッケージドデバイス製造方法 - Google Patents

パッケージドデバイスおよびパッケージドデバイス製造方法 Download PDF

Info

Publication number
JP2009016383A
JP2009016383A JP2007173077A JP2007173077A JP2009016383A JP 2009016383 A JP2009016383 A JP 2009016383A JP 2007173077 A JP2007173077 A JP 2007173077A JP 2007173077 A JP2007173077 A JP 2007173077A JP 2009016383 A JP2009016383 A JP 2009016383A
Authority
JP
Japan
Prior art keywords
package
recess
packaged device
device chip
parylene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007173077A
Other languages
English (en)
Inventor
Yoshihiro Mizuno
義博 水野
悟覚 ▲高▼馬
Norinao Koma
Hisao Okuda
久雄 奥田
Hiromitsu Soneta
弘光 曾根田
Takeshi Matsumoto
松本　　剛
Osamu Tsuboi
修 壷井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007173077A priority Critical patent/JP2009016383A/ja
Priority to US12/164,670 priority patent/US7906822B2/en
Publication of JP2009016383A publication Critical patent/JP2009016383A/ja
Priority to US13/020,101 priority patent/US8093086B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0025—Protection against chemical alteration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0038—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/042—Micromirrors, not used as optical switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8192—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Micromachines (AREA)

Abstract

【課題】パッケージの内部スペースにおけるモイスチャを抑制するのに適したパッケージドデバイス及びその製造方法を提供する。
【解決手段】本発明のパッケージドデバイスＸ１は、密閉された内部スペース２０ａを規定する内表面２１ａ，２２ａを有するパッケージ２０と、パッケージ２０に固定されているデバイスチップ１０と、パッケージ２０の内表面２１ａ，２２ａの少なくとも一部および／またはデバイスチップ１０の表面の少なくとも一部を覆うパリレン膜３０とを備える。本発明の製造方法は、電極パッド２３が設けられているパッケージ本体２１に対してデバイスチップ１０を搭載する工程と、デバイスチップ１０および電極パッド２３を配線部品２６によって電気的に接続する工程と、パッケージ本体２１の凹部２０ａ’内にパリレン３０を蒸着させる工程と、凹部２０ａ’を閉じるための蓋体２２およびパッケージ本体２１を接合する工程とを含む。
【選択図】図３

Description

本発明は、マイクロミラー素子などのマイクロ可動素子が例えば作り込まれているデバイスチップが封止されてなるパッケージドデバイス、および、その製造方法に関する。
近年、様々な技術分野において、ＭＥＭＳ（micro-electromechanical systems）技術を利用して形成される微小構造を有する素子ないしデバイスの応用化が図られている。そのようなデバイスには、例えば、マイクロミラーや、角速度センサ、加速度センサなど、微小な可動部を有するマイクロ可動素子が含まれる。マイクロミラーは、例えば光ディスク技術や光通信技術の分野において、光反射機能を担うデバイスとして利用される。角速度センサおよび加速度センサは、例えば、ビデオカメラやカメラ付き携帯電話の手振れ防止機能、カーナビゲーションシステム、エアバック開放タイミングシステム、車やロボット等の姿勢制御システムの用途で、利用される。マイクロ可動素子については、例えば下記の特許文献１〜３に記載されている。
特開２００３−１９７００号公報 特開２００４−３４１３６４号公報 特開２００６−７２２５２号公報
これらマイクロ可動素子は、例えば、揺動等可能な可動部と、固定部と、当該可動部および固定部を連結する連結部と、可動部を駆動するための駆動用電極対とを備える。このようなマイクロ可動素子が作り込まれたデバイスチップを封止するためのパッケージについては、マイクロ可動素子ないしデバイスチップを収容する内部スペースにおけるモイスチャが一定以下に維持されることが要求される（例えば５０００ppm以下）。内部スペースにおけるモイスチャが高いと、マイクロ可動素子の駆動用電極付近において放電が誘発されるなどして素子の電気特性ないし駆動特性が劣化する場合があるからである。パッケージ部材やデバイスチップには、微量の水分が含まれ或は付着しているところ、この水分が内部スペースへと蒸散することによって内部スペースのモイスチャが上昇して許容レベルを超えてしまうことがあるのである。
従来、パッケージの内部スペースにおけるモイスチャを低レベルに維持することを目的として、化学的または物理的な吸湿作用を有するモイスチャ吸収剤が用いられる場合がある。例えば、ペースト状のモイスチャ吸収剤がパッケージの内部スペースの所定箇所に塗布された後に乾燥されて、デバイスチップと共にモイスチャ吸収剤が内部スペース内に設けられる。
しかしながら、モイスチャ吸収剤を用いる場合には、デバイスチップ搭載領域に加え、モイスチャ吸収剤の配置領域を確保しなければならない。モイスチャ吸収剤を増量するほど、配置領域は広がる傾向にある。そのため、モイスチャ吸収剤の利用は、パッケージサイズの小型化の観点からは好ましくない。また、モイスチャ吸収剤は、その吸湿作用が経時的に劣化しやすいので、内部スペースにおけるモイスチャを低レベルに維持することについて充分な信頼性を得にくい。
本発明は、このような事情の下で考え出されたものであって、パッケージの内部スペースにおけるモイスチャを抑制するのに適したパッケージドデバイス、およびその製造方法を提供することを、目的とする。
本発明の第１の側面によるとパッケージドデバイスが提供される。このパッケージドデバイスは、密閉された内部スペースを規定する内表面を有するパッケージと、内部スペース内にてパッケージに固定されているデバイスチップと、パッケージの内表面の少なくとも一部、および／または、デバイスチップの表面の少なくとも一部、を覆うパリレン膜とを備える。本発明におけるパリレン膜は、蒸着法によってパリレン（パラキシリレン）が成膜されたものであり、より具体的には、蒸着法によってパラキシリレンモノマが物体表面で重合されて形成されたものであって、高分子のパラキシリレン樹脂よりなる。このようなパリレン膜は、分子量の小さなモノマのガスが物体表面で重合されて生ずるものであるので、当該物体表面にたとえ微細な凹凸形状が存在しても、当該凹凸形状に追従した形状で、膜厚が薄く且つ均一のコーティング膜（コンフォーマルコーティング膜）となる。
パリレン膜は、ガス不透過性や、撥水性、耐水性に優れており、水分（水蒸気）はパリレン膜を実質的には通過できない。本パッケージドデバイスにおいては、このようなパリレン膜がパッケージの内表面の少なくとも一部および／またはデバイスチップの表面の少なくとも一部を覆う。そのため、パッケージ部材やデバイスチップに含まれ或は付着している微量水分がパッケージの内部スペースへと蒸散することが抑制され、従って、内部スペースのモイスチャレベルは抑制される。パリレン膜の被覆領域が増大するほど、モイスチャ抑制効果は大きくなる。
また、パリレン膜によると、上述のようにコンフォーマルコーティングが可能である。これは、モイスチャ吸収剤を利用した従来の手法においてモイスチャ吸収剤配置領域を確保する必要があるのとは異なり、パッケージサイズの小型化の観点から好ましい。
以上のように、本発明の第１の側面に係るパッケージドデバイスにおいては、パッケージサイズの小型化を阻害することなく、パッケージの内部スペースにおけるモイスチャ抑制効果を享受することが可能である。このように、本パッケージドデバイスは、パッケージの内部スペースにおけるモイスチャを抑制するのに適する。
好ましくは、本パッケージドデバイスは、内部スペース内に配設された電子部品を更に備え、パリレン膜は、更に当該電子部品の表面の少なくとも一部を覆う。このような構成によると、デバイスチップと共に内部スペース内に配設されている電子部品に含まれ或は付着している微量水分が内部スペースへと蒸散することが抑制され、従って、内部スペースのモイスチャレベルは抑制される。
好ましくは、パッケージに搭載されるデバイスチップには、固定部および可動部を有するマイクロ可動素子が作り込まれている。マイクロ可動素子としては、例えば、マイクロミラーや、角速度センサ、加速度センサが挙げられる。
好ましくは、パッケージは、凹部を有するパッケージ本体と、凹部を閉じるための蓋体とを含み、蓋体は光学ガラス板を含む。このような構成によると、光学ガラス板を介しての、パッケージ内への光入射およびパッケージ外への光出射が、可能である。
好ましい実施の形態においては、光学ガラス板における内表面はパリレン膜によって覆われていない。このような構成は、パッケージドデバイスにおいて良好な光学特性を得るうえで好ましい。
他の好ましい実施の形態においては、光学ガラス板における内表面の全体がパリレン膜によって覆われている。このような構成によると、より大きなモイスチャ抑制効果を得やすい。
好ましくは、パリレン膜は、更にパッケージの外表面の少なくとも一部を覆う。このような構成によると、パッケージの外部から内部への水分の侵入を抑制することができる。
本発明の第２の側面によるとパッケージドデバイス製造方法が提供される。この方法は、凹部を有し且つ当該凹部内に電極パッドが設けられているパッケージ本体に対し、凹部にてデバイスチップを搭載する搭載工程と、デバイスチップおよび電極パッドを配線部品によって電気的に接続する工程と、パッケージ本体の凹部内にパリレンを蒸着させる被覆工程と（パリレンの蒸着により、既にデバイスチップが搭載されたパッケージ本体の凹部内がパリレン膜によってコンフォーマルコーティングされる）、凹部を閉じるための蓋体およびパッケージ本体を接合する接合工程とを含む。このような方法によると、本発明の第１の側面に係るパッケージドデバイスを適切に製造することができる。
本発明の第２の側面において、好ましくは、搭載工程にてパッケージ本体に搭載されるデバイスチップには、固定部と、可動部と、当該固定部および当該可動部を連結する一時的支持部とを有するマイクロ可動素子が作り込まれている。一時的支持部は、マイクロ可動素子の使用前に切断ないし除去されるものであって、切断されるまでは、可動部を固定部に固定しておく機能または可動部と固定部の連結を補強する機能を担うものである。
好ましい実施の形態において、本方法は、被覆工程よりも後であって接合工程よりも前に、マイクロ可動素子における一時的支持部を切断するための切断工程を更に含む。他の好ましい実施の形態において、本方法は、搭載工程よりも後であって被覆工程よりも前において、マイクロ可動素子における一時的支持部を切断するための切断工程を更に含む。一時的支持部を切断ないし除去するための手段としては、例えば、ＹＡＧレーザの照射を採用することができる。切断工程よりも後に被覆工程を行うと、切断工程にて凹部内に生じ得る材料片を、被覆工程においてパリレン膜によって固定することができる。
本発明の第３の側面によるとパッケージドデバイス製造方法が提供される。この方法は、凹部を有し且つ当該凹部内に電極パッドが設けられているパッケージ本体における凹部内にパリレンを蒸着させる工程と（パリレンの蒸着により、パッケージ本体の凹部内がパリレン膜によってコンフォーマルコーティングされる）、電極パッド上からパリレンを除去する除去工程と、パッケージ本体に対し、凹部にてデバイスチップを搭載する搭載工程と、デバイスチップおよび電極パッドを配線部品によって電気的に接続する接続工程と、凹部を閉じるための蓋体およびパッケージ本体を接合する接合工程とを含む。このような方法によると、本発明の第１の側面に係るパッケージドデバイスを適切に製造することができる。
本発明の第３の側面に係るパッケージドデバイス製造方法は、好ましくは、接続工程よりも後であって接合工程よりも前において、パッケージ本体の凹部内にパリレンを再び蒸着させる工程（再被覆工程）を更に含む。このような構成によると、接続工程にて配線部品が接続された後の電極パッドにおいて露出する表面を、パリレン膜で被覆することができる。
好ましくは、搭載工程にてパッケージ本体に搭載されるデバイスチップには、固定部と、可動部と、当該固定部および当該可動部を連結する一時的支持部とを有するマイクロ可動素子が作り込まれており、本方法は、搭載工程から接合工程までの間において、マイクロ可動素子における一時的支持部を切断するための切断工程を更に含む。この切断工程は、搭載工程と接続工程の間に行ってもよいし、接続工程と再被覆工程の間に行ってもよいし、再被覆工程と接合工程の間に行ってもよい。
本発明の第２および第３の側面に係るパッケージドデバイス製造方法は、好ましくは、接合工程よりも前において、蓋体の表面の少なくとも一部にパリレンを蒸着させる工程を更に含む。
図１から図３は、本発明の第１の実施形態に係るパッケージドデバイスＸ１を表す。図１はパッケージドデバイスＸ１の平面図（一部省略）であり、図２はパッケージドデバイスＸ１の他の平面図である。図３は、図１の線III−IIIに沿った断面図である。
パッケージドデバイスＸ１は、デバイスチップ１０と、パッケージ２０と、パリレン膜３０（図１では省略）とを備える。
デバイスチップ１０は、本実施形態においてはいわゆるＭＥＭＳミラーデバイスであり、ベース基板１１と、ミラー基板１２と、電極パッド１３とを含む。ベース基板１１およびミラー基板１２は、バンプ１４を介して接合されている。ミラー基板１２には、ＭＥＭＳ技術によりＳＯＩ（silicon on insulator）基板に対して加工を施すことによって形成された複数のマイクロミラー素子（図１および図３では省略）が作り込まれている。
図４（ａ）は、ミラー基板１２に作り込まれたマイクロミラー素子Ｙを表す。マイクロミラー素子Ｙは、フレームＦと、揺動可能な可動部Ｍと、フレームＦおよび可動部Ｍを連結して可動部Ｍの揺動動作の軸心Ａを規定する連結部Ｃと、可動部Ｍを駆動するための所定の駆動用電極対（図示略）とを備える。可動部Ｍ上には光反射能を有するミラー面Ｒが設けられている。複数のマイクロミラー素子Ｙがミラー基板１２において例えば一列に配されている。各マイクロミラー素子Ｙにおいては、駆動用電極対間に所定の電圧を印加して、可動部Ｍを軸心Ａまわりに回転変位させることが可能である。印加電圧を制御することによって、可動部Ｍの回転変位量を調節することが可能である。可動部Ｍのこのような揺動駆動により、各可動部Ｍ上のミラー面Ｒにて反射される光の反射方向を適宜切り換えることができる。
パッケージ２０は、パッケージ本体であるパッケージング部材２１と、パッケージ蓋体であるパッケージング部材２２（図１では省略）とからなる。パッケージング部材２１はセラミック材料よりなり、凹部２０ａ’を有する。パッケージング部材２２は、透光性を有する光学ガラス板である。パッケージング部材２１，２２は、パッケージング部材２１の有する凹部２０ａ’を閉じるように接合されて、密閉された内部スペース２０ａを形成している（即ち、パッケージング部材２１，２２は、内部スペース２０ａを規定する内表面２１ａ，２２ａを有する）。パッケージング部材２１の内部スペース２０ａ側には、電極パッド２３が設けられており、外部には、図２および図３に示すように電極パッド２４が設けられている。これら電極パッド２３，２４は、パッケージング部材２１に埋め込み形成されているプラグ２５によって電気的に接続されている。
上述のデバイスチップ１０は、内部スペース２０ａ内にてパッケージ２０に対して固定されている。デバイスチップ１０の電極パッド１３と、パッケージ２０ないしパッケージング部材２１の電極パッド２３とは、配線２６によって電気的に接続されている。また、パッケージング部材２２を介してパッケージ２０内へ入射した光は、デバイスチップ１０の各マイクロミラー素子Ｙの図４（ａ）に示すミラー面Ｒにて反射し、パッケージング部材２２を介してパッケージ２０外へ出射する。
パリレン膜３０は、高分子のパラキシリレン樹脂よりなり、膜厚が薄く且つ均一のコーティング膜（コンフォーマルコーティング膜）である。パリレン膜３０の厚さは例えば０.０５〜１.１５μｍである。本実施形態では、このようなパリレン膜３０が、デバイスチップ１０、パッケージング部材２１の内表面２１ａ、電極パッド２３、および配線２６を、図３に示すように被覆している。具体的には、パリレン膜３０は、デバイスチップ１０の表面の一部、パッケージング部材２１の内表面２１ａの一部、電極パッド２３の表面の一部、および配線２６の表面の一部を、コンフォーマルに覆う。
図５から図７は、パッケージドデバイスＸ１の製造方法を表す。パッケージドデバイスＸ１の製造においては、まず、図５（ａ）に示すように、パッケージング部材２１に対して電極パッド２３，２４およびプラグ２５を形成する。次に、図５（ｂ）に示すように、パッケージング部材２１に対してデバイスチップ１０を搭載する（搭載工程）。本工程では、例えば、パッケージング部材２１の凹部２０ａ’内の所定の搭載面（内表面２１ａの一部）にＡｇペーストを塗布し、当該搭載面にデバイスチップ１０をダイボンディングし、その後、加熱処理を経てＡｇペーストを硬化させる。図４（ｂ）に示すように、デバイスチップ１０におけるフレームＦと可動部Ｍは、連結部Ｃに加えて一時的支持部Ｃ’によっても連結されている。一時的支持部Ｃ’は、マイクロミラー素子Ｙの使用前に切断ないし除去されるものであって、切断されるまでは、可動部ＭをフレームＦに固定しておく機能または可動部ＭとフレームＦの連結を補強する機能を担うものである。
次に、図６（ａ）に示すように配線２６を形成する（接続工程）。例えばワイヤボンディングにより、電極パッド１３，２３間を接続する配線２６を形成する。次に、図６（ｂ）に示すように、パッケージング部材２１の凹部２０ａ’内にパリレンを蒸着させて、パリレン膜３０を形成する（被覆工程）。本工程にて形成されるパリレン膜３０は、蒸着法によってパリレン（パラキシリレン）が成膜されたものであり、より具体的には、蒸着法によってパラキシリレンモノマが物体表面で重合されて形成されたものであって、高分子のパラキシリレン樹脂よりなる。このようなパリレン膜３０は、分子量の小さなモノマのガスが物体表面で重合されて生ずるものであるので、物体表面の微細な凹凸形状に追従した形状で、膜厚が薄く且つ均一のコーティング膜（コンフォーマルコーティング膜）となる。
次に、デバイスチップ１０内の各マイクロミラー素子ＹにおけるフレームＦと可動部Ｍを連結する図４（ｂ）に示す一時的支持部Ｃ’を、図７（ａ）に示すようなレーザビーム４１の照射により、切断ないし除去する（切断工程）。これにより、図４（ａ）に示すように、フレームＦおよび可動部Ｍは、連結部Ｃのみによって連結されることとなり、軸心Ａまわりに揺動可能な状態となる。レーザビーム４１としては、ＹＡＧレーザを採用することができる。次に、図７（ｂ）に示すように、パッケージング部材２１，２２を接合する（接合工程）。例えば、パッケージング部材２１，２２間に所定の接合剤を介在させることにより、パッケージング部材２１，２２を接合することができる。
以上のようにして、パッケージドデバイスＸ１を製造することができる。パッケージドデバイスＸ１の図２に示す側には、フレキシブルケーブルの先端に設けられた所定のコネクタが必要に応じて取り付けられ、当該コネクタと電極パッド２４ないしパッケージドデバイスＸ１とが電気的に接続される。また、本方法においては、図７（ａ）を参照して上述した切断工程は、図６（ａ）を参照して上述した接続工程よりも後であって、図６（ｂ）を参照して上述した被覆工程よりも前に行ってもよい。この場合、被覆工程の後に、図７（ａ）を参照して上述した切断工程を行わずに、図７（ｂ）を参照して上述した接合工程を行う。切断工程よりも後に被覆工程を行うと、切断工程のレーザビーム照射によって凹部２０ａ’内に生じ得る材料片を、被覆工程においてパリレン膜３０によって固定することができる。
パッケージドデバイスＸ１においては、上述のように、パリレン膜３０は、デバイスチップ１０、パッケージング部材２１の内表面２１ａ、電極パッド２３、および配線２６を、図３に示すように被覆している（具体的には、パリレン膜３０は、デバイスチップ１０の表面の一部、パッケージング部材２１の内表面２１ａの一部、電極パッド２３の表面の一部、および配線２６の表面の一部を、覆う）。このパリレン膜３０は、ガス不透過性や、撥水性、耐水性に優れており、水分（水蒸気）はパリレン膜３０を実質的には通過できない。そのため、パッケージング部材２１やデバイスチップ１０に含まれ或は付着している微量水分がパッケージ２０の内部スペース２０ａへと蒸散することが抑制され、従って、内部スペース２０ａのモイスチャレベルは抑制される。加えて、パリレン膜３０は、上述のようにコンフォーマルコーティング膜である。これは、モイスチャ吸収剤を利用した従来の手法においてモイスチャ吸収剤配置領域を確保する必要があるのとは異なり、パッケージサイズの小型化の観点から好ましい。以上のように、パッケージドデバイスＸ１においては、パッケージサイズの小型化を阻害することなく、パッケージ２０の内部スペース２０ａにおけるモイスチャ抑制効果を享受することが可能である。
パッケージドデバイスＸ１においては、図８（ａ）に示すように、パッケージング部材２２（光学ガラス板）における内表面２２ａの全体をパリレン膜３０によって覆ってもよい。このような構成によると、より大きなモイスチャ抑制効果を得やすい。図８（ａ）に示すパッケージドデバイスＸ１を製造するには、図７（ｂ）を参照して上述した接合工程よりも前に、パッケージング部材２２の内表面２２ａを覆うパリレン膜３０を形成する。内表面２２ａへのパリレン膜３０の形成においては、例えば、パッケージング部材２２におけるパッケージング部材２１との接合箇所にカプトンテープP-221（パーマセル社製）を張り合わせた状態で、パッケージング部材２２の内表面２２ａ側にパリレンを蒸着させ、その後、当該テープを剥離する。
パッケージドデバイスＸ１においては、図８（ｂ）に示すように、パッケージ２０の外表面をパリレン膜３０によって覆ってもよい。このような構成によると、パッケージの外部から内部への水分の侵入を抑制することができる。図８（ｂ）に示すパッケージドデバイスＸ１を製造するには、図５（ｂ）を参照して上述した搭載工程よりも前に、パッケージング部材２１の外表面を覆うパリレン膜３０を形成する。外表面へのパリレン膜３０の形成においては、例えば、電極パッド２４表面にカプトンテープP-221（パーマセル社製）を張り合わせた状態で、パッケージング部材２１の外表面側にパリレンを蒸着させ、その後、当該テープを剥離する。
図９から図１１は、本発明の第２の実施形態に係るパッケージドデバイスＸ２を表す。図９はパッケージドデバイスＸ２の平面図（一部省略）であり、図１０はパッケージドデバイスＸ１の他の平面図である。図１１は、図９の線XI−XIに沿った断面図である。
パッケージドデバイスＸ２は、デバイスチップ１０と、パッケージ２０と、パリレン膜３０とを備える。デバイスチップ１０は、ベース基板１１と、ミラー基板１２と、電極パッド１３とを含む。ミラー基板１２には、複数のマイクロミラー素子Ｙ（図９および図１１では省略）が作り込まれている。パッケージ２０は、パッケージ本体であるパッケージング部材２１と、パッケージ蓋体であるパッケージング部材２２とからなり、密閉された内部スペース２０ａを有する。パッケージング部材２１の内部スペース２０ａ側には、電極パッド２３が設けられており、外部には、図１０および図１１に示すように電極パッド２４が設けられている。パッケージング部材２２は、透光性を有する光学ガラス板である。デバイスチップ１０は、内部スペース２０ａ内にてパッケージ２０に対して固定されている。デバイスチップ１０の電極パッド１３と、電極パッド２３とは、配線２６によって電気的に接続されている。パリレン膜３０は、高分子のパラキシリレン樹脂よりなり、膜厚が薄く且つ均一のコーティング膜（コンフォーマルコーティング膜）である。
パッケージドデバイスＸ２は、デバイスチップ１０とパッケージング部材２１の接合箇所にパリレン膜３０が介在する点において、第１の実施形態に係るパッケージドデバイスＸ１と異なる。パッケージドデバイスＸ２においては、パッケージドデバイスＸ１に関して上述したのと同様の理由で、パッケージサイズの小型化を阻害することなく、パッケージ２０の内部スペース２０ａにおけるモイスチャ抑制効果を享受することが可能である。そして、パッケージドデバイスＸ２におけるモイスチャ抑制効果は、パッケージドデバイスＸ１におけるそれよりも大きい傾向にある。パッケージドデバイスＸ２においては、デバイスチップ１０とパッケージング部材２１の接合箇所においてもパリレン膜３０はパッケージング部材２１を被覆するので、パッケージング部材２１に含まれ或は付着している微量水分がパッケージ２０の内部スペース２０ａへと蒸散することが、パッケージドデバイスＸ１におけるよりも抑制される傾向にあるからである。
図１２から図１４は、パッケージドデバイスＸ２の第１の製造方法を表す。本製造方法においては、まず、図１２（ａ）に示すように、パッケージング部材２１に対して電極パッド２３，２４およびプラグ２５を形成したうえで、パッケージング部材２１の凹部２０ａ内にパリレンを蒸着させて、パリレン膜３０を形成する（第１被覆工程）。次に、図１２（ｂ）に示すように、レーザビーム照射によって電極パッド２３上のパリレン膜３０を除去する。レーザビームとしては、エキシマレーザを採用することができる。
次に、図１３（ａ）に示すように、パッケージング部材２１に対してデバイスチップ１０を搭載する（搭載工程）。具体的搭載手法は、図５（ｂ）を参照して第１の実施形態に関して上述したのと同様である。次に、図１３（ｂ）に示すように、例えばワイヤボンディングにより、電極パッド１３，２３間を接続する配線２６を形成する。
次に、図１４（ａ）に示すように、パッケージング部材２１の凹部２０ａ’内にパリレンを蒸着させて、デバイスチップ１０、電極パッド２３、および配線２６を被覆するパリレン膜３０を形成する（第２被覆工程）。次に、デバイスチップ１０内の各マイクロミラー素子ＹにおけるフレームＦと可動部Ｍを連結する図４（ｂ）に示す一時的支持部Ｃ’を、図１４（ｂ）に示すようなレーザビーム４２の照射により、切断ないし除去する（切断工程）。これにより、フレームＦおよび可動部Ｍは、図４（ａ）に示すように連結部Ｃのみによって連結されることとなり、軸心Ａまわりに揺動可能な状態となる。レーザビーム４２としては、ＹＡＧレーザを採用することができる。この後、パッケージング部材２１，２２を接合する（接合工程）。具体的には、図７（ｂ）を参照して第１の実施形態に関して上述したのと同様である。
以上のようにして、パッケージドデバイスＸ２を製造することができる。パッケージドデバイスＸ２の図１０に示す側には、フレキシブルケーブルの先端に設けられた所定のコネクタが必要に応じて取り付けられ、当該コネクタと電極パッド２４ないしパッケージドデバイスＸ２とは電気的に接続される。また、本方法においては、図１４（ｂ）を参照して上述した切断工程は、図１３（ａ）を参照して上述した搭載工程から、図１４（ａ）を参照して上述した第２被覆工程までの間に、行ってもよい。
図１５から図１７は、パッケージドデバイスＸ２の第２の製造方法を表す。本製造方法においては、まず、図１５（ａ）に示すように、パッケージング部材２１に対し、電極パッド２３，２４およびプラグ２５を形成したうえで、電極パッド２３上にテープ４３を貼着する。テープ４３としては、カプトンテープP-221（パーマセル社製）を用いることができる。次に、図１５（ｂ）に示すように、パッケージング部材２１の凹部２０ａ’内にパリレンを蒸着させて、パリレン膜３０を形成する（第１被覆工程）。本工程では、パッケージング部材２１の外部表面や、パッケージング部材２１におけるパッケージング部材２２との接合面に加えて、パッケージング部材２１の凹部２０ａ’内の電極パッド２３上にもパリレン膜３０は形成されない。
次に、テープ４３を剥離した後、図１６（ａ）に示すように、パッケージング部材２１に対してデバイスチップ１０を搭載する（搭載工程）。具体的搭載手法は、図５（ｂ）を参照して第１の実施形態に関して上述したのと同様である。次に、図１６（ｂ）に示すように、例えばワイヤボンディングにより、電極パッド１３，２３間を接続する配線２６を形成する。
次に、図１７（ａ）に示すように、パッケージング部材２１の凹部２０ａ’内にパリレンを蒸着させて、デバイスチップ１０、電極パッド２３、および配線２６を被覆するパリレン膜３０を形成する（第２被覆工程）。次に、デバイスチップ１０内の各マイクロミラー素子ＹにおけるフレームＦと可動部Ｍを連結する図４（ｂ）に示す一時的支持部Ｃ’を、図１７（ｂ）に示すようなレーザビーム４４の照射により、切断ないし除去する（切断工程）。これにより、フレームＦおよび可動部Ｍは、図４（ａ）に示すように連結部Ｃのみによって連結されることとなり、軸心Ａまわりに揺動可能な状態となる。レーザビーム４４としては、ＹＡＧレーザを採用することができる。この後、パッケージング部材２１，２２を接合する（接合工程）。具体的には、図７（ｂ）を参照して第１の実施形態に関して上述したのと同様である。
以上のようにして、パッケージドデバイスＸ２を製造することができる。パッケージドデバイスＸ２の図１０に示す側には、フレキシブルケーブルの先端に設けられた所定のコネクタが必要に応じて取り付けられ、当該コネクタと電極パッド２４ないしパッケージドデバイスＸ２とは電気的に接続される。また、本方法においては、図１７（ｂ）を参照して上述した切断工程は、図１６（ａ）を参照して上述した搭載工程から、図１７（ａ）を参照して上述した第２被覆工程までの間に、行ってもよい。
以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。
（付記１）密閉された内部スペースを規定する内表面を有するパッケージと、
前記内部スペース内にて前記パッケージに固定されているデバイスチップと、
前記パッケージの前記内表面の少なくとも一部、および／または、前記デバイスチップの表面の少なくとも一部、を覆うパリレン膜と、を備えるパッケージドデバイス。
（付記２）前記内部スペース内に配設された電子部品を更に備え、前記パリレン膜は、更に当該電子部品の表面の少なくとも一部を覆う、付記１に記載のパッケージドデバイス。
（付記３）前記デバイスチップには、固定部および可動部を有するマイクロ可動素子が作り込まれている、付記１または２に記載のパッケージドデバイス。
（付記４）前記パッケージは、凹部を有するパッケージ本体と、前記凹部を閉じるための蓋体とを含み、前記蓋体は光学ガラス板を含む、付記１から３のいずれか一つに記載のパッケージドデバイス。
（付記５）前記光学ガラス板における前記内表面はパリレン膜によって覆われていない、付記４に記載のパッケージドデバイス。
（付記６）前記光学ガラス板における前記内表面の全体がパリレン膜によって覆われている、付記４に記載のパッケージドデバイス。
（付記７）前記パリレン膜は、更に前記パッケージの外表面の少なくとも一部を覆う、付記１から６のいずれか一つに記載のパッケージドデバイス。
（付記８）凹部を有し且つ当該凹部内に電極パッドが設けられているパッケージ本体に対し、前記凹部にてデバイスチップを搭載する搭載工程と、
前記デバイスチップおよび前記電極パッドを配線部品によって電気的に接続する工程と、
前記パッケージ本体の前記凹部内にパリレンを蒸着させる被覆工程と、
前記凹部を閉じるための蓋体および前記パッケージ本体を接合する接合工程と、を含むパッケージドデバイス製造方法。
（付記９）前記搭載工程にて前記パッケージ本体に搭載される前記デバイスチップには、固定部と、可動部と、当該固定部および当該可動部を連結する一時的支持部とを有するマイクロ可動素子が作り込まれており、
前記被覆工程よりも後であって前記接合工程よりも前に、前記マイクロ可動素子における前記一時的支持部を切断するための切断工程を更に含む、付記８に記載のパッケージドデバイス製造方法。
（付記１０）前記搭載工程にて前記パッケージ本体に搭載される前記デバイスチップには、固定部と、可動部と、当該固定部および当該可動部を連結する一時的支持部とを有するマイクロ可動素子が作り込まれており、
前記搭載工程よりも後であって前記被覆工程よりも前において、前記マイクロ可動素子における前記一時的支持部を切断するための切断工程を更に含む、付記８に記載のパッケージドデバイス製造方法。
（付記１１）凹部を有し且つ当該凹部内に電極パッドが設けられているパッケージ本体における前記凹部内にパリレンを蒸着させる工程と、
前記電極パッド上からパリレンを除去する工程と、
前記パッケージ本体に対し、前記凹部にてデバイスチップを搭載する搭載工程と、
前記デバイスチップおよび前記電極パッドを配線部品によって電気的に接続する接続工程と、
前記凹部を閉じるための蓋体および前記パッケージ本体を接合する接合工程と、を含むパッケージドデバイス製造方法。
（付記１２）前記接続工程よりも後であって前記接合工程よりも前において、前記パッケージ本体の前記凹部内にパリレンを蒸着させる工程を更に含む、付記１１に記載のパッケージドデバイス製造方法。
（付記１３）前記搭載工程にて前記パッケージ本体に搭載される前記デバイスチップには、固定部と、可動部と、当該固定部および当該可動部を連結する一時的支持部とを有するマイクロ可動素子が作り込まれており、
前記搭載工程から前記接合工程までの間において、前記マイクロ可動素子における前記一時的支持部を切断するための切断工程を更に含む、付記１１または１２に記載のパッケージドデバイス製造方法。
（付記１４）前記接合工程よりも前において、前記蓋体の表面の少なくとも一部にパリレンを蒸着させる工程を更に含む、付記８から１３のいずれか一つに記載のパッケージドデバイス製造方法。
本発明の第１の実施形態に係るパッケージドデバイスの平面図（一部省略）である。 本発明の第１の実施形態に係るパッケージドデバイスの他の平面図である。 図１の線III−IIIに沿った拡大断面図である。 マイクロミラー素子を表す拡大平面図である。 図１に示すパッケージドデバイスの製造方法における一部の工程を表す。 図５の後に続く工程を表す。 図６の後に続く工程を表す。 第１の実施形態に係るパッケージドデバイスの変形例の断面図である。 本発明の第２の実施形態に係るパッケージドデバイスの平面図（一部省略）である。 本発明の第２の実施形態に係るパッケージドデバイスの他の平面図である。 図９の線XI−XIに沿った拡大断面図である。 図９に示すパッケージドデバイスの第１の製造方法における一部の工程を表す。 図１２の後に続く工程を表す。 図１３の後に続く工程を表す。 図９に示すパッケージドデバイスの第２の製造方法における一部の工程を表す。 図１５の後に続く工程を表す。 図１６の後に続く工程を表す。
符号の説明
１０ デバイスチップ
１１ ベース基板
１２ ミラー基板
１３，２３，２４ 電極パッド
２０ パッケージ
２０ａ 内部スペース
２１，２２ パッケージング部材
２１ａ，２２ａ 内表面
２６ 配線
３０ パリレン膜
４１，４２，４４ レーザビーム

Claims (7)

  1. 密閉された内部スペースを規定する内表面を有するパッケージと、
    前記内部スペース内にて前記パッケージに固定されているデバイスチップと、
    前記パッケージの前記内表面の少なくとも一部、および／または、前記デバイスチップの表面の少なくとも一部、を覆うパリレン膜と、を備えるパッケージドデバイス。
  2. 前記内部スペース内に配設された電子部品を更に備え、前記パリレン膜は、更に当該電子部品の表面の少なくとも一部を覆う、請求項１に記載のパッケージドデバイス。
  3. 前記デバイスチップには、固定部および可動部を有するマイクロ可動素子が作り込まれている、請求項１または２に記載のパッケージドデバイス。
  4. 前記パッケージは、凹部を有するパッケージ本体と、前記凹部を閉じるための蓋体とを含み、当該蓋体は光学ガラス板を含む、請求項１から３のいずれか一つに記載のパッケージドデバイス。
  5. 凹部を有し且つ当該凹部内に電極パッドが設けられているパッケージ本体に対し、前記凹部にてデバイスチップを搭載する搭載工程と、
    前記デバイスチップおよび前記電極パッドを配線部品によって電気的に接続する工程と、
    前記パッケージ本体の前記凹部内にパリレンを蒸着させる被覆工程と、
    前記凹部を閉じるための蓋体および前記パッケージ本体を接合する接合工程と、を含むパッケージドデバイス製造方法。
  6. 凹部を有し且つ当該凹部内に電極パッドが設けられているパッケージ本体における前記凹部内にパリレンを蒸着させる工程と、
    前記電極パッド上からパリレンを除去する工程と、
    前記パッケージ本体に対し、前記凹部にてデバイスチップを搭載する搭載工程と、
    前記デバイスチップおよび前記電極パッドを配線部品によって電気的に接続する接続工程と、
    前記凹部を閉じるための蓋体および前記パッケージ本体を接合する接合工程と、を含むパッケージドデバイス製造方法。
  7. 前記接続工程よりも後であって前記接合工程よりも前において、前記パッケージ本体の前記凹部内にパリレンを蒸着させる工程を更に含む、請求項６に記載のパッケージドデバイス製造方法。
JP2007173077A 2007-06-29 2007-06-29 パッケージドデバイスおよびパッケージドデバイス製造方法 Pending JP2009016383A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007173077A JP2009016383A (ja) 2007-06-29 2007-06-29 パッケージドデバイスおよびパッケージドデバイス製造方法
US12/164,670 US7906822B2 (en) 2007-06-29 2008-06-30 Packaged device and method of manufacturing the same
US13/020,101 US8093086B2 (en) 2007-06-29 2011-02-03 Packaged device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007173077A JP2009016383A (ja) 2007-06-29 2007-06-29 パッケージドデバイスおよびパッケージドデバイス製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2011003151A Division JP5440513B2 (ja) 2011-01-11 2011-01-11 パッケージドデバイス
JP2011003152A Division JP5440514B2 (ja) 2011-01-11 2011-01-11 パッケージドデバイス製造方法

Publications (1)

Publication Number Publication Date
JP2009016383A true JP2009016383A (ja) 2009-01-22

Family

ID=40159356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007173077A Pending JP2009016383A (ja) 2007-06-29 2007-06-29 パッケージドデバイスおよびパッケージドデバイス製造方法

Country Status (2)

Country Link
US (2) US7906822B2 (ja)
JP (1) JP2009016383A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7903313B2 (en) 2008-03-04 2011-03-08 Fujitsu Limited Micro movable element
JP2013051444A (ja) * 2009-04-10 2013-03-14 Asml Netherlands Bv 液浸リソグラフィ装置、シャッター部材、および基板テーブル
US9940327B2 (en) 2011-10-12 2018-04-10 International Business Machines Corporation Method for generating workflow from business specification
JP2018101658A (ja) * 2016-12-19 2018-06-28 ローム株式会社 センサモジュールおよびセンサモジュールの製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102040186B (zh) * 2010-11-09 2012-11-21 北京自动化控制设备研究所 一种高真空陶瓷lcc封装方法
US9102511B2 (en) * 2012-06-08 2015-08-11 Texas Instruments Incorporated Hermetic plastic molded MEMS device package and method of fabrication
DE102012108770A1 (de) * 2012-09-18 2014-03-20 Rudolf Heicks Elektronische Baugruppe mit einem räumlichen spritzgegossenen elektronischen Schaltungsträger
US20150001700A1 (en) * 2013-06-28 2015-01-01 Infineon Technologies Ag Power Modules with Parylene Coating
CN104347556B (zh) * 2013-07-23 2017-10-10 中国振华集团永光电子有限公司 二极管封装结构
US9576872B2 (en) * 2013-12-18 2017-02-21 Infineon Technologies Ag Semiconductor devices and methods for manufacturing semiconductor devices
FR3047604B1 (fr) 2016-02-04 2018-02-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif electronique hybride protege contre l'humidite et procede de protection contre l'humidite d'un dispositif electronique hybride
US20180130761A1 (en) * 2016-11-09 2018-05-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor package, manufacturing method thereof, and electronic element module using the same
CN106430085A (zh) * 2016-12-09 2017-02-22 苏州美仑凯力电子有限公司 一种mems压力传感器封装的保护方法
US10177057B2 (en) * 2016-12-15 2019-01-08 Infineon Technologies Ag Power semiconductor modules with protective coating
CN108336026A (zh) * 2017-12-27 2018-07-27 上海矽润科技有限公司 一种芯片封装结构
CN113659057A (zh) * 2021-08-10 2021-11-16 深圳莱特光学科技有限公司 一种半导体封装方法及其半导体结构
US20230084360A1 (en) * 2021-09-10 2023-03-16 Innolux Corporation Electronic device and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003172782A (ja) * 2001-12-06 2003-06-20 Hamamatsu Photonics Kk Ｘ線像撮像装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4323914A (en) * 1979-02-01 1982-04-06 International Business Machines Corporation Heat transfer structure for integrated circuit package
US6610440B1 (en) * 1998-03-10 2003-08-26 Bipolar Technologies, Inc Microscopic batteries for MEMS systems
DE19949738A1 (de) 1999-10-15 2001-05-23 Karlsruhe Forschzent Verfahren zur Herstellung von Oberflächenwellensensoren und Oberflächenwellensensor
US6956283B1 (en) * 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
JP2003019700A (ja) 2001-07-06 2003-01-21 Canon Inc マイクロ構造体、およびその作製方法
EP1468437A2 (en) 2001-09-24 2004-10-20 FEI Company Electrostatic manipulating apparatus
JP2004341364A (ja) 2003-05-16 2004-12-02 Ricoh Co Ltd 振動ミラーとその製造方法、光走査モジュール、光書込装置、画像形成装置
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
JP4536462B2 (ja) 2004-09-06 2010-09-01 日本信号株式会社 プレーナ型アクチュエータ及びその製造方法
WO2007065140A2 (en) * 2005-12-01 2007-06-07 Drexel University Self-contained, implantable, intracranial pressure sensing device and methods for its use in monitoring intracranial pressure
JP5340912B2 (ja) * 2006-03-23 2013-11-13 台灣積體電路製造股▲ふん▼有限公司 電気的に強化されたワイヤボンドパッケージ
US7645628B2 (en) * 2006-11-28 2010-01-12 Aptina Imaging Corporation Method and system for fabricating semiconductor components with lens structures and lens support structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003172782A (ja) * 2001-12-06 2003-06-20 Hamamatsu Photonics Kk Ｘ線像撮像装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7903313B2 (en) 2008-03-04 2011-03-08 Fujitsu Limited Micro movable element
JP2013051444A (ja) * 2009-04-10 2013-03-14 Asml Netherlands Bv 液浸リソグラフィ装置、シャッター部材、および基板テーブル
US8993220B2 (en) 2009-04-10 2015-03-31 Asml Netherlands B.V. Immersion lithographic apparatus and a device manufacturing method
US9940327B2 (en) 2011-10-12 2018-04-10 International Business Machines Corporation Method for generating workflow from business specification
JP2018101658A (ja) * 2016-12-19 2018-06-28 ローム株式会社 センサモジュールおよびセンサモジュールの製造方法

Also Published As

Publication number Publication date
US8093086B2 (en) 2012-01-10
US20090001487A1 (en) 2009-01-01
US7906822B2 (en) 2011-03-15
US20110124143A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
JP2009016383A (ja) パッケージドデバイスおよびパッケージドデバイス製造方法
JP4299126B2 (ja) 構成素子を気密封止するための方法
US7673386B2 (en) Flip-chip component production method
US7314816B2 (en) Masking layer in substrate cavity
US20080197485A1 (en) Module comprising a semiconductor chip comprising a movable element
US8399293B2 (en) Method for packaging electronic devices and integrated circuits
JP2007324162A (ja) 半導体装置及びその製造方法
KR101487780B1 (ko) 전자 장치
US20180013055A1 (en) Mems component having a high integration density
US20120299131A1 (en) Arrangement with a mems device and method of manufacturing
JP2011523068A (ja) 電子要素のシステムサポート及びその製造方法
JP2009010261A (ja) 半導体パッケージおよびその製造方法
JP5440513B2 (ja) パッケージドデバイス
US20160297675A1 (en) Semiconductor device, and method of manufacturing device
JP2008153957A (ja) 中空封止素子、その製造方法ならびに中空封止素子を用いた移動通信機器
TWI407537B (zh) 具微機電元件之封裝結構及其製法
TW201110274A (en) Mems device
US20120235252A1 (en) Manufacturing method for an encapsulated micromechanical component, corresponding micromechanical component, and encapsulation for a micromechanical component
JP5440514B2 (ja) パッケージドデバイス製造方法
KR101405561B1 (ko) 멤스 센서 패키징 방법
JP4853142B2 (ja) マイクロデバイスモジュール及びその製造方法
JP2009086370A (ja) 光走査装置の製造方法及び光走査装置
JP4984481B2 (ja) 半導体装置及びその製造方法
JP6344266B2 (ja) 半導体装置およびその製造方法
JP2008177610A (ja) 電子素子パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101012