JP2009010922A - 集積回路において定論理値を生成するための装置および方法 - Google Patents
集積回路において定論理値を生成するための装置および方法 Download PDFInfo
- Publication number
- JP2009010922A JP2009010922A JP2008041566A JP2008041566A JP2009010922A JP 2009010922 A JP2009010922 A JP 2009010922A JP 2008041566 A JP2008041566 A JP 2008041566A JP 2008041566 A JP2008041566 A JP 2008041566A JP 2009010922 A JP2009010922 A JP 2009010922A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- constant
- gate
- outputs
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Abstract
【解決手段】集積回路において定論理値を生成するための装置は、2n個の可能な出力組合せを提供するn個の出力を有し、n個の出力が2n個の可能な出力組合せのうちの部分集合である状態を取る第1の論理ネットワークと、n個の出力が2n個の可能な出力組合せのうちの部分集合の一部であるいずれかの状態を取るときに、少なくとも1つの定論理信号を生成するように構成された第2の論理ネットワークとを含む。
【選択図】図1
Description
下述する集積回路において定論理値を生成するための装置および方法の実施形態は、集積回路において定論理値を生成する文脈で記載する。しかし定論理値は、定論理値が使用される他のタイプの回路構成に適用することができる。さらに、集積回路において定論理値を生成するための装置の多くの例を、集積回路上に実装することができる。そのような実装は全て、この開示の範囲内である。
102:第1の論理ネットワーク
104:第2の論理ネットワーク
Claims (19)
- 集積回路において定論理値を生成するための装置であって、
2n個の可能な出力組合せを提供するn個の出力を有し、該n個の出力が前記2n個の可能な出力組合せのうちの部分集合である状態を取る、第1の論理ネットワークと、
前記n個の出力が前記2n個の可能な出力組合せのうちの前記部分集合の一部であるいずれかの状態を取るときに、少なくとも1つの定論理信号を生成するように構成された第2の論理ネットワークと、
を備えている装置。 - 前記第1の論理ネットワークが、少なくとも1つの論理ロー信号および少なくとも1つの論理ハイ信号を提供するように構成された、相互接続された論理ゲートの集合をさらに備えている、請求項1に記載の装置。
- 前記第2の論理ネットワークが、
前記n個の出力が取る状態が少なくとも1つの論理ロー信号を含む場合に、定論理ハイ信号を生成するように構成された第1の論理ゲートと、
前記n個の出力が取る状態が少なくとも1つの論理ハイ信号を含む場合に、定論理ロー信号を生成するように構成された第2の論理ゲートと、
をさらに備えている、請求項1に記載の装置。 - 前記相互接続された論理ゲートの集合が複数のNANDゲートを備えている、請求項2に記載の装置。
- 前記NANDゲートの各々の出力が他のNANDゲートの各々の入力に供給されるように、前記複数のNANDゲートが結合されている、請求項4に記載の装置。
- 前記第2の論理ネットワーク内の前記第1の論理ゲートがNANDゲートである、請求項3に記載の装置。
- 前記第2の論理ネットワーク内の前記第2の論理ゲートがNORゲートである、請求項3に記載の装置。
- 集積回路において定論理値を生成するための方法であって、
2n個の可能な出力組合せを有し、該2n個の可能な出力組合せのうちの部分集合である状態を取るn個の出力を生成するステップと、
前記n個の出力が前記2n個の可能な出力組合せのうちの前記部分集合の一部であるいずれかの状態を取る場合に、前記n個の出力を復号して定論理信号を生成するステップと、
を含む方法。 - 少なくとも1つの論理ロー信号および少なくとも1つの論理ハイ信号を提供するように構成された、相互接続された論理ゲートの集合を使用して、前記n個の出力を生成するステップをさらに含む、請求項8に記載の方法。
- 前記復号ステップが、
前記n個の出力が取る状態が少なくとも1つの論理ロー信号を含む場合に、定論理ハイ信号を生成するステップと、
前記n個の出力が取る状態が少なくとも1つの論理ハイ信号を含む場合に、定論理ロー信号を生成するステップと、
をさらに含む、請求項8に記載の方法。 - 複数のNANDゲートを使用して前記相互接続された論理ゲートの集合を実装するステップをさらに含む、請求項9に記載の方法。
- 前記NANDゲートの各々の出力が他のNANDゲートの各々の入力に供給されるように、前記複数のNANDゲートを結合するステップをさらに含む、請求項11に記載の方法。
- 前記定論理ハイ信号がNANDゲートを使用して生成される、請求項10に記載の方法。
- 前記定論理ロー信号がNORゲートを使用して生成される、請求項10に記載の方法。
- 集積回路において定論理値を生成するための装置であって、
論理ハイ信号および論理ロー信号を提供する複数の交差結合されたインバータを有するインバータ回路と、
前記論理ハイ信号および前記論理ロー信号を受け取り、定論理ハイ信号を生成するように構成されたNANDゲートと、
前記論理ハイ信号および前記論理ロー信号を受け取り、定論理ロー信号を生成するように構成されたNORゲートと、
を備えている装置。 - 前記NANDゲートが、並列に結合された1対のp型電界効果トランジスタを備えている、請求項15に記載の装置。
- 前記NORゲートが、並列に結合された1対のn型電界効果トランジスタを備えている、請求項15に記載の装置。
- 前記インバータ回路の出力の論理状態に関係なく、前記NANDゲートが定論理ハイ信号を生成する、請求項15に記載の装置。
- 前記インバータ回路の出力の論理状態に関係なく、前記NORゲートが定論理ロー信号を生成する、請求項15に記載の装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/677,902 US7741879B2 (en) | 2007-02-22 | 2007-02-22 | Apparatus and method for generating a constant logical value in an integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009010922A true JP2009010922A (ja) | 2009-01-15 |
JP4611395B2 JP4611395B2 (ja) | 2011-01-12 |
Family
ID=39646298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008041566A Expired - Fee Related JP4611395B2 (ja) | 2007-02-22 | 2008-02-22 | 集積回路において定論理値を生成するための装置および方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7741879B2 (ja) |
JP (1) | JP4611395B2 (ja) |
DE (1) | DE102008010472A1 (ja) |
TW (1) | TWI348818B (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04241510A (ja) * | 1991-01-16 | 1992-08-28 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH04280512A (ja) * | 1991-03-08 | 1992-10-06 | Fujitsu Ltd | 半導体集積回路装置 |
JP2002223155A (ja) * | 2001-01-25 | 2002-08-09 | Toshiba Corp | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59181829A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | 半導体素子の出力バツフア回路 |
JPH01305616A (ja) * | 1988-06-02 | 1989-12-08 | Toshiba Corp | 半導体集積回路の出力回路 |
US5373514A (en) * | 1990-09-20 | 1994-12-13 | Synopsys, Inc. | Three-state bus structure and method for generating test vectors while avoiding contention and/or floating outputs on the three-state bus |
US5120999A (en) * | 1991-02-08 | 1992-06-09 | Texas Instruments Incorporated | Output-buffer noise-control circuit |
US5646550A (en) * | 1996-02-22 | 1997-07-08 | Motorola, Inc. | High reliability output buffer for multiple voltage system |
US6006321A (en) * | 1997-06-13 | 1999-12-21 | Malleable Technologies, Inc. | Programmable logic datapath that may be used in a field programmable device |
JP3701781B2 (ja) * | 1997-11-28 | 2005-10-05 | 株式会社ルネサステクノロジ | 論理回路とその作成方法 |
JPH11355120A (ja) * | 1998-06-03 | 1999-12-24 | Mitsubishi Electric Corp | 半導体集積回路装置 |
-
2007
- 2007-02-22 US US11/677,902 patent/US7741879B2/en not_active Expired - Fee Related
-
2008
- 2008-02-21 DE DE102008010472A patent/DE102008010472A1/de not_active Withdrawn
- 2008-02-22 TW TW097106272A patent/TWI348818B/zh not_active IP Right Cessation
- 2008-02-22 JP JP2008041566A patent/JP4611395B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04241510A (ja) * | 1991-01-16 | 1992-08-28 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH04280512A (ja) * | 1991-03-08 | 1992-10-06 | Fujitsu Ltd | 半導体集積回路装置 |
JP2002223155A (ja) * | 2001-01-25 | 2002-08-09 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20080204082A1 (en) | 2008-08-28 |
TW200849819A (en) | 2008-12-16 |
US7741879B2 (en) | 2010-06-22 |
DE102008010472A1 (de) | 2008-08-28 |
JP4611395B2 (ja) | 2011-01-12 |
TWI348818B (en) | 2011-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7167027B2 (en) | Latch-type level converter and receiver circuit accurately amplifying low-amplitude signals and receiving common-mode input signals higher than a supply voltage | |
US7893718B2 (en) | High-speed multiplexer and semiconductor device including the same | |
JP2005514595A5 (ja) | ||
JP2010283453A5 (ja) | ||
US20090027082A1 (en) | Level shifter | |
US20110148496A1 (en) | Leakage current reduction in a sequential circuit | |
KR20180092804A (ko) | 레벨 시프터 | |
KR20070013086A (ko) | 반도체 메모리 소자의 레벨 쉬프터 회로 | |
US7289375B2 (en) | Data holding circuit | |
JP2004187198A (ja) | 半導体集積回路 | |
JP6467878B2 (ja) | マルチプレクサ | |
US20060022864A1 (en) | 2-bit binary comparator and binary comparing device using the same | |
JP4611395B2 (ja) | 集積回路において定論理値を生成するための装置および方法 | |
US7928792B2 (en) | Apparatus for outputting complementary signals using bootstrapping technology | |
US20130241615A1 (en) | High voltage swing decomposition method and apparatus | |
US9239703B2 (en) | Full adder circuit | |
US20100123506A1 (en) | Multistage level translator | |
KR20130113085A (ko) | 배타적 논리합 회로 | |
US7639551B2 (en) | Sense amplifiers operated under hamming distance methodology | |
JPWO2017183275A1 (ja) | 半導体集積回路 | |
US7474127B2 (en) | Signal converter | |
KR20080060375A (ko) | 3-입력 배타적 논리합 회로 | |
US9553581B2 (en) | Package-aware state-based leakage power reduction | |
US7155474B2 (en) | Current-mode multi-valued full adder in semiconductor device | |
US20220342634A1 (en) | Compact, high performance full adders |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101008 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101013 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |