JP2009004792A - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2009004792A
JP2009004792A JP2008166139A JP2008166139A JP2009004792A JP 2009004792 A JP2009004792 A JP 2009004792A JP 2008166139 A JP2008166139 A JP 2008166139A JP 2008166139 A JP2008166139 A JP 2008166139A JP 2009004792 A JP2009004792 A JP 2009004792A
Authority
JP
Japan
Prior art keywords
region
type impurity
conductivity type
drift region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008166139A
Other languages
English (en)
Inventor
Jae Hyun Yoo
ヒョン ユ、ジェ
Jong Min Kim
ミン キム、ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of JP2009004792A publication Critical patent/JP2009004792A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ブレークダウン電圧特性が向上されて、インパクトイオン化現象の発生を抑えた半導体素子及びその製造方法を提供する。
【解決手段】半導体基板１０に形成されたゲート電極５０と、ゲート電極５０の両側に形成されたドリフト領域２０と、ドリフト領域２０に形成されたソース領域３０及びドレーン領域４０と、ゲート電極５０とドレーン領域４０の間のドリフト領域２０に形成されたＳＴＩ領域６０が含まれて、ドリフト領域２０は、第１導電型不純物イオンと第２導電型不純物イオンが注入されて形成される。
【選択図】図１

Description

実施例では、半導体素子及びその製造方法に関して開示される。
半導体素子の小型化が要求されていることによって、高電圧素子のサイズも徐々に縮小されている。
特に、高電圧素子の場合には、サイズを縮小しながら、既存のサイズを持つ高電圧素子と同一な性能を出すことが重要な問題にされていることと、低電圧素子の製造工程との互換性のある製造方法が要求される。
高電圧素子では、スナップバック(snapback)現象によるブレークダウン(breakdown)現象が発生される場合がある。
即ち、高電圧トランジスターからドレーンにかかる電圧が増加するようになれば、電子達がソースからドレーンに移動されながら、ドレーン近傍のスペーサーの下側でインパクトイオン化現象(Impact Ionization)が発生される。
インパクトイオン化現象が発生されれば、ドレーン近傍のスペーサーの下側から基板にホールが移動して電流が流れるようになり、ドレーンよりソースに流れる電流が急に増加してスナップバック現象が起きる。よって、ブレークダウン電圧(ＢＶ：Breakdown Voltage)の特性が悪化される。
本発明は、半導体素子とその製造方法を提供することを課題とする。
また、本発明は、ブレークダウン電圧特性が向上された半導体素子及びその製造方法を提供することを課題とする。
更に、本発明は、インパクトイオン化現象の発生を抑えた半導体素子及びその製造方法を提供することを課題とする。
本発明による半導体素子は、半導体基板に形成されたゲート電極と、前記ゲート電極の両側に形成されたドリフト領域と、前記ドリフト領域に形成されたソース及びドレーン領域と、前記ゲート電極と前記ドレーン領域の間のドリフト領域に形成されたＳＴＩ領域が含まれて、前記ドリフト領域は、第１導電型不純物イオンと第２導電型不純物イオンが注入されて形成されたことを特徴とする。
本発明による半導体素子の製造方法は、半導体基板に第１導電型不純物を第１エネルギーとして注入し、第１不純物領域を形成する段階と、前記半導体基板に第２導電型不純物を第２エネルギーとして注入し、第２不純物領域を形成する段階と、前記半導体基板に第１導電型不純物を第３エネルギーとして注入し、第３不純物領域を形成する段階と、前記半導体基板を熱処理して、前記第１不純物領域と第２不純物領域及び第３不純物領域が拡散されたドリフト領域を形成する段階と、前記半導体基板にゲート電極を形成する段階と、前記ドリフト領域に高濃度第１導電型不純物を注入してソース及びドレーン領域を形成する段階と、前記ゲート電極とドレーン領域の間のドリフト領域を、選択的にエッチングして、絶縁物質を埋め立てたＳＴＩ領域を形成する段階が含まれる。
本発明は、ブレークダウン電圧特性が向上された半導体素子及びその製造方法を提供することができる。
また、実施例は、インパクトイオン化現象の発生を抑えた半導体素子及びその製造方法を提供することができる。
以下、添付された図面を参照して、実施例による半導体素子及びその製造方法について、詳しく説明することにする。
図１は、実施例による半導体素子を説明する図面である。
図１を参照すれば、Ｐ型半導体基板１０に、Ｎ型不純物とＰ型不純物が含まれるが、全体的にＮ型不純物が多く含まれたドリフト(Drift)領域２０が形成され、前記ドリフト領域２０に高濃度Ｎ型不純物が含まれたソース領域３０及びドレーン領域４０が形成される。
そして、前記ドリフト領域２０の間には、ゲート電極５０が形成される。前記ゲート電極５０は、ゲート絶縁膜５１とゲートポリ（gate poly）５２及びスペーサー５３を含む。
前記ゲート電極５０とソース領域３０の間のドリフト領域２０には、トレンチに絶縁物質が埋立てられたＳＴＩ領域６０が形成され、前記ゲート電極５０とドレーン領域４０の間のドリフト領域２０にも、トレンチに絶縁物質が埋立てられたＳＴＩ領域６０が形成される。
前記ドリフト領域２０は、前記ゲート電極５０とドレーン領域４０の間の電場のサイズ（強さ）を減らしてくれる。
前記ドリフト領域２０は、前記ゲート電極５０とドレーン領域４０の間隔を増加させることの出来るくらいの十分な幅で形成されなければならない。しかし、半導体素子の小型化が求められて、前記ドリフト領域２０によってゲートとドレーン間の電流が減少され、ゲート電圧が増加される問題があることから、前記ドリフト領域２０の幅を縮小される必要がある。
実施例では、前記ドリフト領域２０の幅を縮小させて、前記ドリフト領域２０に前記ＳＴＩ領域６０を形成する。
前記ＳＴＩ領域６０が形成されることで、前記ドリフト領域２０の幅を狭く形成しながら前記ゲート電極５０とドレーン領域４０の間の電場のサイズを減少させることができる。
一方、前記ゲート電極５０とソース領域３０及び半導体基板１０を接地させた状態で、前記ドレーン領域４０に電圧を増加させることで測定されるブレークダウン電圧(ＢＶ)と、前記ソース領域３０及び半導体基板１０を接地させて、前記ゲート電極５０に動作電圧を印加した状態で前記ドレーン領域４０の電圧を増加させることで測定されるオンブレークダウン電圧(ＢＶｏｎ)は、パワー素子の特性であるSOA(Safe Operating Area)を決定する。
前記ＢＶ特性とＢＶｏｎ特性は、前記ドリフト領域２０のドーピングプロファイル(doping profile)によってトレードオフ(trade off)現象が発生される。
実施例では前記ＢＶ特性とＢＶｏｎ特性を独立的に制御する。即ち、前記ドリフト領域２０のドーピング濃度を一定するように維持してＢＶ特性が一定になるようにし、前記ドリフト領域２０のドーピングプロファイルを変更してＢＶｏｎの特性を向上させる。
図２は、実施例による半導体素子で、ドリフト領域のドーピングプロファイルを図示した図面である。
図２は、前記ＳＴＩ領域６０から半導体基板１０の深さ方向を沿って不純物ドーピング分布を現わしたもので、前記ドーピングプロファイルは、前記ＳＴＩ領域６０の下側と接するドリフト領域２０から深さ方向へとＰ型不純物が減少される形態と、Ｎ型不純物が増加される途中で減少される形態と、Ｎ型不純物が増加される途中で減少される形態を持つ。
実施例では、Ｎ型不純物の注入工程が二段階で行われるから、図２のドーピングファイルでもそれぞれ別個の濃度で図示した。
図２のドーピングファイルは、以下で説明する半導体素子の製造方法を見れば、より易しく理解することができる。
一方、前記ドリフト領域２０にＳＴＩ領域６０が形成された半導体素子には、ドレーン領域近傍の前記ＳＴＩ領域６０の下側（下面）６１に一番強い電場が形成される。
したがって、前記ドレーン領域４０に電圧が印加されれば、電子たちがソース領域３０から前記ＳＴＩ領域６０の下側を通って前記ドレーン領域４０へと流れて、ドレーン領域近傍の前記ＳＴＩ領域６０の下側６１でインパクトイオン化現象が発生されることができる。
しかし、実施例による半導体素子では、前記ドリフト領域２０のドーピングプロファイルを図２に図示されているように形成することで、電子たちの移動経路を、前記ＳＴＩ領域６０の下側から深さ方向に移動させて分散することで、前記インパクトイオン化現象及びスナップバック現象を防止することができる。
図３乃至図８は、実施例による半導体素子の製造方法を説明する図面である。
図３を参照すれば、半導体基板１０にマスク層１１を形成して、Ｎ型不純物イオンを第１エネルギーとして注入して第１不純物領域２１を形成する。
図４を参照すれば、前記マスク層１１を利用してＰ型不純物イオンを第２エネルギーとして注入して第２不純物領域２２を形成する。
そして、前記Ｐ型不純物イオンの量と類似する量のＮ型不純物イオンを第３エネルギーとして注入して第３不純物領域２３を形成する。
前記第１エネルギーが一番大きくて、第２エネルギーが一番小さい。前記第３エネルギーは前記第１エネルギーと第２エネルギーの中間程度である。
実施例では、前記第１エネルギーで第１不純物領域２１を形成すると共に、かつ、第２エネルギーとして注入されるＰ型不純物イオンの量と第３エネルギーとして注入されるＮ型不純物イオンの量を同一にする。
よって、前記第２エネルギーとして注入されるＰ型不純物イオンの量と第３エネルギーとして注入されるＮ型不純物イオンの量によって、ＢＶ特性は変化されない。
但し、前記半導体基板１０の表面部分に、Ｐ型不純物イオンが注入された第２不純物領域２２が形成されて、その下側に、Ｎ型不純物イオンが注入された第１不純物領域２１及び第３不純物領域２３が形成されるため、ドレーン電流の移動経路が前記半導体基板１０の深さ方向へと移動するようになる。
よって、電場が一番強く形成される部分と電子たちの移動経路が分離されるので、インパクトイオン化現象が防止されてＢＶｏｎ特性が向上されることができる。
図５を参照すれば、前記マスク層１１を除去して熱処理するドリフトドライブ工程を経て、前記第１不純物領域２１と第２不純物領域２２及び第３不純物領域２３に含まれた不純物を拡散させてドリフト領域２０を形成する。
図６を参照すれば、前記ドリフト領域２０の一部を選択的に除去した後、絶縁物質を埋め立ててＳＴＩ領域６０を形成する。
図７を参照すれば、前記ドリフト領域２０の間に、ゲート絶縁膜５１とゲートポリ５２、及びスペーサー５３を含めるゲート電極５０を形成する。
図８を参照すれば、前記ドリフト領域２０に高濃度Ｎイオンを注入して、それぞれソース領域３０及びドレーン領域４０を形成する。
図９は、実施例による半導体素子で、ソース領域よりドレーン領域へと流れる電子の流れを図示した図面である。
前記ドリフト領域２０をＮ型不純物だけを注入して形成した場合に、電場が一番大きい前記ＳＴＩ領域６０の下側６１と電子移動経路７１が一致して、インパクトイオン化現象が発生される。
反面、実施例によって、前記ドリフト領域２０をＮ型不純物及びＰ型不純物を注入して形成した場合に、電子たちの電子移動経路７２が半導体基板１０の深さ方向に移動する。よって、ドレーン領域近傍で電場が一番大きい前記ＳＴＩ領域６０の下側６１と電子たちの電子移動経路７１が相違して、インパクトイオン化現象が減少されることができる。
実施例による半導体素子を説明する説明図である。 実施例による半導体素子で、ドリフト領域のドーピングプロファイルを図示した説明図である。 実施例による半導体素子の製造方法を説明する説明図である。 実施例による半導体素子の製造方法を説明する説明図である。 実施例による半導体素子の製造方法を説明する説明図である。 実施例による半導体素子の製造方法を説明する説明図である。 実施例による半導体素子の製造方法を説明する説明図である。 実施例による半導体素子の製造方法を説明する説明図である。 実施例による半導体素子で、ソース領域よりドレーン領域へと流れる電子の流れを図示した説明図である。
符号の説明
１０ 半導体基板、 １１ マスク層、 ２０ ドリフト領域、 ２１ 第１不純物領域、 ２２ 第２不純物領域、 ２３ 第３不純物領域、 ３０ ソース領域、 ４０ ドレーン領域、 ５０ ゲート電極、 ５１ ゲート絶縁膜、 ５２ ゲートポリ、 ５３ スペーサー、 ６０ ＳＴＩ領域、 ６１ ドレーン領域近傍のＳＴＩ領域の下側、 ７１ 電子移動経路、 ７２ 電子移動経路。

Claims (11)

  1. 半導体基板に形成されたゲート電極と、
    前記ゲート電極の両側に形成されたドリフト領域と、
    前記ドリフト領域に形成されたソース領域及びドレーン領域と、
    前記ゲート電極と前記ドレーン領域の間のドリフト領域に形成されたＳＴＩ領域が含まれて、
    前記ドリフト領域は、第１導電型不純物イオンと第２導電型不純物イオンが注入されて形成されたことを特徴とする半導体素子。
  2. 前記ドリフト領域で多数電子の移動経路は、前記ドリフト領域で、電場が一番強く形成される部分の下側に位置することを特徴とする請求項１に記載の半導体素子。
  3. 前記ドリフト領域は、第１導電型不純物イオンが前記第２導電型不純物イオンより多く注入されることを特徴とする請求項１に記載の半導体素子。
  4. 前記ドリフト領域は、前記ＳＴＩ領域下側に形成された第２導電型不純物イオンと、前記第２導電型不純物イオンよりもっと下側に形成された第１導電型不純物イオンが拡散されて形成されることを特徴とする請求項１に記載の半導体素子。
  5. 半導体基板に第１導電型不純物を第１エネルギーとして注入し、第１不純物領域を形成する段階と、
    前記半導体基板に第２導電型不純物を第２エネルギーとして注入し、第２不純物領域を形成する段階と、
    前記半導体基板に第１導電型不純物を第３エネルギーとして注入し、第３不純物領域を形成する段階と、
    前記半導体基板を熱処理して、前記第１不純物領域と第２不純物領域及び第３不純物領域が拡散されたドリフト領域を形成する段階と、
    前記半導体基板にゲート電極を形成する段階と、
    前記ドリフト領域に高濃度第１導電型不純物を注入してソース領域及びドレーン領域を形成する段階と、
    前記ゲート電極とドレーン領域の間のドリフト領域を、選択的にエッチングして、絶縁物質を埋め立てたＳＴＩ領域を形成する段階が含まれる半導体素子の製造方法。
  6. 前記第１エネルギーは前記第２エネルギー及び前記第３エネルギーより大きくて、前記第３エネルギーは前記第２エネルギーより大きいことを特徴とする請求項５に記載の半導体素子の製造方法。
  7. 前記第２導電型不純物は、前記ＳＴＩ領域下側のドーピングプロファイル深さ方向にいくほど不純物の濃度が減少されることを特徴とする請求項５に記載の半導体素子の製造方法。
  8. 前記第１導電型不純物は、前記ＳＴＩ領域下側のドーピングプロファイル深さ方向にいくほど不純物の濃度が、増加される途中で減少されることを特徴とする請求項５に記載の半導体素子の製造方法。
  9. 前記ドリフト領域で、多数電子の移動経路は、前記ドリフト領域で、電場が一番強く形成される部分の下側に位置することを特徴とする請求項５に記載の半導体素子の製造方法。
  10. 前記ドリフト領域は、第１導電型不純物イオンが前記第２導電型不純物イオンより多く注入されることを特徴とする請求項５に記載の半導体素子の製造方法。
  11. 前記ドリフト領域は、前記ＳＴＩ領域下側に形成された第２導電型不純物イオンと、前記第２導電型不純物イオンよりもっと下側に形成された第１導電型不純物イオンが拡散されて形成されることを特徴とする請求項５に記載の半導体素子の製造方法。
JP2008166139A 2007-06-25 2008-06-25 半導体素子及びその製造方法 Pending JP2009004792A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070062507A KR100848245B1 (ko) 2007-06-25 2007-06-25 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2009004792A true JP2009004792A (ja) 2009-01-08

Family

ID=39825162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008166139A Pending JP2009004792A (ja) 2007-06-25 2008-06-25 半導体素子及びその製造方法

Country Status (5)

Country Link
US (1) US7994013B2 (ja)
JP (1) JP2009004792A (ja)
KR (1) KR100848245B1 (ja)
CN (1) CN101335297B (ja)
TW (1) TWI368325B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855414B2 (en) * 2006-07-28 2010-12-21 Broadcom Corporation Semiconductor device with increased breakdown voltage
US20080246080A1 (en) * 2006-07-28 2008-10-09 Broadcom Corporation Shallow trench isolation (STI) based laterally diffused metal oxide semiconductor (LDMOS)
US8004039B2 (en) * 2009-07-31 2011-08-23 Micrel, Inc. Field effect transistor with trench-isolated drain
US9171726B2 (en) 2009-11-06 2015-10-27 Infineon Technologies Ag Low noise semiconductor devices
US20110169079A1 (en) * 2010-01-14 2011-07-14 Broadcom Corporation Semiconductor device having an overlapping multi-well implant and method for fabricating same
US8274114B2 (en) * 2010-01-14 2012-09-25 Broadcom Corporation Semiconductor device having a modified shallow trench isolation (STI) region and a modified well region
US8283722B2 (en) 2010-06-14 2012-10-09 Broadcom Corporation Semiconductor device having an enhanced well region
US9123807B2 (en) 2010-12-28 2015-09-01 Broadcom Corporation Reduction of parasitic capacitance in a semiconductor device
JP6381067B2 (ja) * 2013-03-19 2018-08-29 ローム株式会社 半導体装置および半導体装置の製造方法
CN107346788B (zh) * 2016-05-06 2020-04-28 华润微电子（重庆）有限公司 Resurf半导体器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050104965A (ko) * 2004-04-30 2005-11-03 매그나칩 반도체 유한회사 Ｌｄｍｏｓｆｅｔ 제조방법
JP2007073942A (ja) * 2005-08-11 2007-03-22 Toshiba Corp 半導体装置
JP2007096225A (ja) * 2005-09-30 2007-04-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897411A (ja) 1994-09-21 1996-04-12 Fuji Electric Co Ltd 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
US6140193A (en) * 1999-05-12 2000-10-31 United Microelectronics Corp. Method for forming a high-voltage semiconductor device with trench structure
US6768171B2 (en) * 2000-11-27 2004-07-27 Power Integrations, Inc. High-voltage transistor with JFET conduction channels
GB0107408D0 (en) * 2001-03-23 2001-05-16 Koninkl Philips Electronics Nv Field effect transistor structure and method of manufacture
KR20030052693A (ko) * 2001-12-21 2003-06-27 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
JP2004014633A (ja) 2002-06-04 2004-01-15 Ricoh Co Ltd Ｌｏｃｏｓオフセットタイプトランジスタとそれを用いた基準電圧発生回路
CN1212674C (zh) * 2003-01-08 2005-07-27 东南大学 横向缓冲p型金属氧化物半导体管
US6903421B1 (en) 2004-01-16 2005-06-07 System General Corp. Isolated high-voltage LDMOS transistor having a split well structure
KR101099560B1 (ko) * 2004-05-12 2011-12-28 매그나칩 반도체 유한회사 고전압 트랜지스터 제조방법
KR20060078002A (ko) * 2004-12-30 2006-07-05 주식회사 하이닉스반도체 반도체 회로용 정전기 보호 소자 및 그의 제조 방법
KR20060078398A (ko) * 2004-12-31 2006-07-05 매그나칩 반도체 유한회사 반도체 소자 및 그의 형성 방법
KR100875159B1 (ko) * 2007-05-25 2008-12-22 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050104965A (ko) * 2004-04-30 2005-11-03 매그나칩 반도체 유한회사 Ｌｄｍｏｓｆｅｔ 제조방법
JP2007073942A (ja) * 2005-08-11 2007-03-22 Toshiba Corp 半導体装置
JP2007096225A (ja) * 2005-09-30 2007-04-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN101335297A (zh) 2008-12-31
TW200901478A (en) 2009-01-01
US7994013B2 (en) 2011-08-09
CN101335297B (zh) 2010-06-16
KR100848245B1 (ko) 2008-07-24
TWI368325B (en) 2012-07-11
US20080315306A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
JP2009004792A (ja) 半導体素子及びその製造方法
US8803234B1 (en) High voltage semiconductor device and method for fabricating the same
KR100223846B1 (ko) 반도체 소자 및 그의 제조방법
JP2008140817A (ja) 半導体装置
US7888767B2 (en) Structures of high-voltage MOS devices with improved electrical performance
JP2006165145A (ja) 横型半導体デバイスおよびその製造方法
JP2008199029A (ja) 半導体装置及びその製造方法
CN107680955B (zh) 静电放电保护器件、半导体装置及制造方法
US9484437B2 (en) Lateral double diffused metal oxide semiconductor device and manufacturing method thereof
US20080119023A1 (en) Manufacturing method for semiconductor device to mitigate short channel effects
JP2010056486A (ja) 半導体装置及び半導体装置の製造方法
JP2009010379A (ja) 半導体素子及びその製造方法
US9362384B2 (en) Double diffused metal oxide semiconductor device and manufacturing method thereof
US7396727B2 (en) Transistor of semiconductor device and method for fabricating the same
US9627524B2 (en) High voltage metal oxide semiconductor device and method for making same
TWI440181B (zh) 高壓金屬氧化物半導體元件與製作方法
US20150295055A1 (en) Transistor having a wing region
TW201528508A (zh) 半導體裝置及其製造方法
US20120286361A1 (en) High Voltage Device and Manufacturing Method Thereof
US10727130B2 (en) Semiconductor device and fabrication method thereof
JP2010245369A (ja) Ｌｄｍｏｓトランジスタ及びその製造方法
JP2011176115A (ja) 半導体装置およびその製造方法
US20180190819A1 (en) Metal oxide semiconductor device having recess and manufacturing method thereof
TWI557904B (zh) 半導體裝置及其製造方法
CN109037305B (zh) 高压金属氧化物半导体元件及其制造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120612