JP2009004780A - 緩衝層を有する半導体素子 - Google Patents

緩衝層を有する半導体素子 Download PDF

Info

Publication number
JP2009004780A
JP2009004780A JP2008159106A JP2008159106A JP2009004780A JP 2009004780 A JP2009004780 A JP 2009004780A JP 2008159106 A JP2008159106 A JP 2008159106A JP 2008159106 A JP2008159106 A JP 2008159106A JP 2009004780 A JP2009004780 A JP 2009004780A
Authority
JP
Japan
Prior art keywords
doping
zone
buffer layer
concentration
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008159106A
Other languages
English (en)
Other versions
JP5358129B2 (ja
Inventor
Bernhard Koenig
ケーニッヒ ベルンハルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG, Semikron Elektronik GmbH and Co KG filed Critical Semikron GmbH and Co KG
Publication of JP2009004780A publication Critical patent/JP2009004780A/ja
Application granted granted Critical
Publication of JP5358129B2 publication Critical patent/JP5358129B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】少なくとも1つのpn接合と緩衝層とを有する半導体素子を、パワースイッチを有する回路装置内の切替特性が改善されるように構成する。
【解決手段】第1ドーピングから第2ドーピングへの少なくとも1つの変換部、即ち少なくとも1つのpn接合を有し、第1ドーピングを有する第1主面(H1)側の第1区域(10)と、この第1区域に続き第2ドーピングの低濃度を有する第2区域(20)と、この第2区域に続く第2ドーピングの緩衝層、即ち第3区域(30)と、この第3区域に続き第2ドーピングの高濃度を有する第2主面(H2)側の第4区域(40)との層順番を有する半導体素子において、緩衝層(30)の第2ドーピングの濃度が第2区域に対するその第1境界面(G1)で第4区域に対するその第2境界面(G2)におけるよりも高いこと。本発明に従い緩衝層(30)はイオン注入法を用いて生成される。
【選択図】図3

Description

本発明は、少なくとも1つのpn接合を有する半導体素子(半導体デバイス)に関し、好ましくはパワークラスの適用のためのダイオードに関する。この種のダイオードは例えば特にパワートランジスタであるパワースイッチとの組み合わせで所謂フリーホイールダイオードとして適用される。
基本的に例えば特許文献1から、この種のダイオードを第1ドーピングの第1区域と第2ドーピングの他の区域とを有する層順番で形成することが周知である。この際、ドーピングとしては、ドーピングエージェント原子、即ちドナー又はアクセプタを単位体積内に配置させることとして理解され、従ってそこでは単位体積あたりの濃度が得られる。この際、それらの他の区域内で第2ドーピングの濃度が第1区域から出発して連続的に又は非連続的に上昇することは従来技術に対応する。またそれらの他の区域の個々の区域内でドーピングの濃度が一定に形成されていることが周知であり、同様にそのドーピングの濃度は1つの又は複数の区域内で指数関数的に上昇することができる。しかし本質的なことはドーピングの濃度が図4に従う基本的な経過曲線を有することである。
図4は例として従来技術によるパワーダイオードのドーピングの濃度分布を示している。ここでは第1主面(H1)が図示されていて、この第1主面にはp型にドーピングされた第1区域(10)が続いている。それに続きn型にドーピングされた第2区域(20)が連続し、好ましくはこの第2区域はここではシリコンウェーハである基本材料のドーピングの一定の基本濃度を有している。この第2区域(20)には第1境界面(G1)とn型にドーピングされた第3区域(30)が続き、この第3区域が緩衝層の役割を満たしている。層順番の最後の第4区域(40)としてn型にドーピングされた区域が境界面(G2)から連続し、それに続き半導体素子の第2主面(H2)が位置している。コンタクト目的のための主面(H1、H2)の必要な金属被覆についてはここでは説明しないことにする。
従来技術に従い第3区域(30)及び第4区域(40)は拡散法を用いて第2主面(H2)の方向から発生されている。それにより拡散法にとって典型的なこれらのドーピングの分布も得られている。第1区域(10)のp型のドーピングは従来技術に従い拡散法を用いて第1主面(H1)の方向から行われる。
上記のようにこの種のパワーダイオードはパワートランジスタと逆並列接続されるフリーホイールダイオードとして適用される。図5は逆並列接続されたパワートランジスタのターンオン時におけるダイオード上の電流経過曲線及び電圧経過曲線を示していて、この際、ダイオードは導通状態から遮断状態へと移される。ここで理想的な場合ではダイオード上で減少する電圧(U)がほぼ電圧源の値へと上昇する。同時に電流(I)はダイオードを通じてゼロへと低下し、更なる経過において電流の流れはマイナスになる即ちその方向を変え、その理由はここではpn接合の電荷キャリアが取り除かれるためである。更に電流はダイオードの遮断電流へと減衰する。
実際の稼動において電流経過曲線(I)及び電圧経過曲線(U)は寄生インダクタンス及びダイオードとパワートランジスタの理想的でない構成部品特性に基づき異なっている。逆電流ピーク(I)後の電流の急速な時間的な変化により過電圧とその結果としての振動が実際の電圧経過曲線(U)内及び電流経過曲線(I)内にも誘起される。この際の物理的な影響はダイオード内の電界の急速な広がりである。従って正の電荷キャリアと負の電荷キャリアは極めて急速に離され、それにより電流の破断が発生する。この際、周知の緩衝層(30、図4参照)はその離しの速度を減少するため、従って電流の破断を減速させるために電荷キャリアの予備分を形成する。
前記の振動(S1、S2)は一方ではダイオードとパワートランジスタから成る装置の最大可能切替速度を制限し、このことはそれらから構成された電流変換器の機能性の制限を意味する。他方では振動(S1、S2)の高すぎる振幅がダイオード自体を破壊する可能性がある。従ってできるだけ小さな振動傾斜と、同様に振動(S1、S2)における小さな振幅とが絶え間ない研究の対象である。
ヨーロッパ特許出願公開第1096576号明細書
従って本発明の基礎を成す課題は、少なくとも1つのpn接合と緩衝層とを有する半導体素子を、パワースイッチを有する回路装置内の切替特性が改善されるように構成することである。
前記の課題は本発明に従い、請求項1の構成要件を有する対象により並びに請求項5に従う方法により解決される。有利な実施形態は下位請求項に記載されている。
本発明の出発点は、第1ドーピングから第2ドーピングへの少なくとも1つの変換部、即ち少なくとも1つのpn接合を有する半導体素子である。従ってこの半導体素子は、第1ドーピングを有する第1主面側の第1区域と、第2ドーピングを有するそれに続く領域との層順番を有する。第2ドーピングの領域の方はドーピングの異なる濃度の少なくとも3つの区域により形成されている。第1ドーピングの第1区域に直接的に続き、第2ドーピングの低濃度を有する第2区域が連続する。この第2区域には同様に第2ドーピングによる緩衝層、即ち第3区域が続いている。最後には第2ドーピングの高濃度を有する第2主面側の第4区域が形成されている。
本発明に従い前記の緩衝層は、この緩衝層の第2ドーピングの濃度が第2区域に対するその第1境界面で第4区域に対するその第2境界面におけるよりも高いように形成されている。緩衝層のこの構成により、高濃度の領域内では電界の広がりが防止されるので、低濃度の領域内では電荷キャリアの予備分が存在している。
第1区域がp型にドーピングされていて、第2区域がn型にドーピングされていて、第4区域がn型にドーピングされていて、第3区域が第2区域の最大濃度よりも大きく且つ第4区域の最大濃度よりも小さいn型ドーピングの最大濃度を有すると特に有利である。
緩衝層である第3区域をイオン注入法を用いて生成することは有利であり得る。その際、本発明に従う方法は、緩衝層の第1境界面から緩衝層の第2境界面へとドーピングの濃度の脈動的な減少を導く。この際、イオン注入法を用い、ドーピング原子は段階的に様々な深さで好ましくは第1主面から深さが増すにつれて濃度が減少するように取り入れられる。従って緩衝層内での濃度の脈動的な減少が得られる。
この半導体素子の特に有利な更なる構成は実施例の各々の説明で述べられている。次に本発明の解決策を実施例及び図1〜3に基づき更に説明する。
図1は本発明に従う第1半導体素子、ここではパワーダイオードのドーピング分布を示している。ダイオードの両方の主面(H1、H2)が図示されていて、この際、これらの主面(H1、H2)上の必要なコンタクト金属被覆の図示は省略されている。
第1主面(H1)にはp型にドーピングされた第1区域(10)が続き、この第1区域(10)のドーピングの濃度は1020から1013へと低下する。次の区域への変換部はダイオードのpn接合を形成する。これに続く第2区域(20)は1013から1015の範囲内の濃度をもつ均等なn型のドーピングを有する。好ましくはこの濃度はウェーハの基本ドーピングに対応する。本発明に従い第2区域(20)には、従来技術(図4内のC0を参照)と異なり第2主面(H2)の方向で濃度(C1)が連続的に小さくなるドーピングを有する第3区域(30)、所謂緩衝層が続いている。第2区域(20)に対する境界面(G1)においてそのドーピングは1013から1017に至るまでの濃度を有する。本発明に従いこの値は緩衝層(30)の終端でここでは基本ドーピングの値へと低下する。濃度(C1)のこの減少は線形的又は指数関数的に成され得て、この際、線形的な減少が有利である。
緩衝層(30)に続き第2ドーピングのここでは最後の第4区域(40)が連続し、この際、その濃度は指数関数的に基本ドーピングから1020のオーダーの値へと強く上昇する。
図2は図1に従うパワーダイオードを通じて逆電流が減衰する間の電界の経過曲線を示している。これは例えば時点T1(図5参照)で与えられる。第1区域(10)及び第2区域(20)内の電界経過曲線は緩衝層(30)の近傍に至るまで従来技術に対応する。緩衝層(30)の本発明に従う構成により第2区域(20)から第4区域(40)への電界の広がりが防止される。正の電荷キャリアのある程度の予備分が発生する。これらは逆電流の破断を最小化又は防止し、従って振動(S1、S2;図5参照)の形成を最小化又は防止する。
図3は本発明に従う第2半導体素子のドーピング分布を示している。この際、第1区域(10)、第2区域(20)、第4区域(40)は図1のもと説明された半導体素子に対応して形成されている。
緩衝層(30)は本発明に従い、第2区域(20)に対するその第1境界面(G1)で第4区域(40)に対するその第2境界面(G2)におけるよりも高いドーピングの濃度を有する。濃度(C2)はこの第1境界面(G1)から第2境界面(G2)へと線形ではなく脈動的(パルシング的)に減少する。この経過曲線は本発明に従う方法による製造プロセスにより得られる。
この際、緩衝層(30)は第1主面(H1)の方向からイオン注入法を用いてドーピングされる。ここでは7回の注入ステップの結果が図示されていて、この結果は本説明のためだけに用いられる内容である。この際、2〜10回のステップを設けることが有利である。各注入ステップによりウェーハの定義された深さにドーピング原子が取り入れられる。ドーピング原子の深さ分布は物理的に分布関数に起因して特徴付けられている。
異なる浸入深さを有するこれらの複数の注入ステップにより特徴のある脈動的な分布(C2)が生成される。注入されるドーピング原子の数を減少することにより、図示されているように緩衝層(30)の第1境界面(G1)から第2境界面(G2)へと濃度が脈動的に減少する。
本発明に従う第1半導体素子、ここではパワーダイオードのドーピング分布を示す図である。 図1に従うパワーダイオードを通じて逆電流が減衰する間の電界の経過曲線を示す図である。 本発明に従う第2半導体素子のドーピング分布を示す図である。 従来技術によるパワーダイオードのドーピング分布を示す図である。 逆並列接続されたパワートランジスタのターンオン時におけるダイオード上の電流経過曲線及び電圧経過曲線を示す図である。
符号の説明
H1 ダイオードの第1主面
H2 ダイオードの第2主面
10 第1区域
20 第2区域
30 第3区域(緩衝層)
40 第4区域
C1 緩衝層の濃度
C2 緩衝層の濃度
G1 緩衝層の境界面
G2 緩衝層の境界面

Claims (7)

  1. 第1ドーピングから第2ドーピングへの少なくとも1つの変換部、即ち少なくとも1つのpn接合を有し、第1ドーピングを有する第1主面(H1)側の第1区域(10)と、この第1区域に続き第2ドーピングの低濃度を有する第2区域(20)と、この第2区域に続く第2ドーピングの緩衝層、即ち第3区域(30)と、この第3区域に続き第2ドーピングの高濃度を有する第2主面(H2)側の第4区域(40)との層順番を有する半導体素子において、
    緩衝層(30)の第2ドーピングの濃度が第2区域(20)に対するその第1境界面(G1)で第4区域(40)に対するその第2境界面(G2)におけるよりも高いことを特徴とする半導体素子。
  2. 第1区域(10)がp型にドーピングされていて、第2区域(20)がn型にドーピングされていて、第4区域(40)がn型にドーピングされていて、緩衝層、即ち第3区域(30)が第2区域(20)の最大濃度よりも大きく且つ第4区域(40)の最大濃度よりも小さいn型ドーピングの濃度を有することを特徴とする、請求項1に記載の半導体素子。
  3. 型にドーピングされた第2区域(20)が1013から1015までの最大濃度を有し、第3区域(30)即ち緩衝層が1017の最大濃度を有し、n型にドーピングされた第4区域(40)が1020のオーダーの最大濃度を有することを特徴とする、請求項2に記載の半導体素子。
  4. 緩衝層(30)の濃度(C1、C2)がその第1境界面(G1)から第2境界面(G2)へと指数関数的に又は線形的に又は脈動的に減少することを特徴とする、請求項1に記載の半導体素子。
  5. 請求項1に記載の半導体素子を製造するための方法において、
    緩衝層(30)がイオン注入法により生成されることを特徴とする方法。
  6. ドーピング原子の浸入深さが各々異なる複数の注入ステップにより緩衝層(30)の脈動的に減少する濃度(C2)が生成されることを特徴とする、請求項5に記載の方法。
  7. イオン注入が第1主面(H1)から行われることを特徴とする、請求項5に記載の方法。
JP2008159106A 2007-06-20 2008-06-18 緩衝層を有する半導体素子 Expired - Fee Related JP5358129B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007028316.6 2007-06-20
DE102007028316A DE102007028316B3 (de) 2007-06-20 2007-06-20 Halbleiterbauelement mit Pufferschicht und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
JP2009004780A true JP2009004780A (ja) 2009-01-08
JP5358129B2 JP5358129B2 (ja) 2013-12-04

Family

ID=39727855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008159106A Expired - Fee Related JP5358129B2 (ja) 2007-06-20 2008-06-18 緩衝層を有する半導体素子

Country Status (8)

Country Link
US (1) US8415773B2 (ja)
EP (1) EP2015350B1 (ja)
JP (1) JP5358129B2 (ja)
CN (1) CN101330109B (ja)
AT (1) ATE556430T1 (ja)
DE (1) DE102007028316B3 (ja)
DK (1) DK2015350T3 (ja)
ES (1) ES2384280T3 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789287A (zh) * 2014-12-25 2016-07-20 无锡华润上华半导体有限公司 场截止绝缘栅双极晶体管及其制备方法
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
CN113555418B (zh) * 2021-07-21 2023-03-10 西安电子科技大学 基于P区和I区渐变掺杂的4H-SiC PIN微波二极管及制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223720A (ja) * 1999-01-29 2000-08-11 Meidensha Corp 半導体素子およびライフタイム制御方法
JP2003152198A (ja) * 2001-02-23 2003-05-23 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2004039842A (ja) * 2002-07-03 2004-02-05 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
US20070108558A1 (en) * 2005-11-10 2007-05-17 Fuji Electric Device Technology Co., Ltd Semiconductor device and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167786A (ja) * 1997-08-25 1999-03-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4129106B2 (ja) * 1999-10-27 2008-08-06 三菱電機株式会社 半導体装置
DE10207522B4 (de) * 2001-02-23 2018-08-02 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
DE10243758A1 (de) * 2002-09-20 2004-04-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung einer vergrabenen Stoppzone in einem Halbleiterbauelement und Halbleiterbauelement mit einer vergrabenen Stoppzone

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223720A (ja) * 1999-01-29 2000-08-11 Meidensha Corp 半導体素子およびライフタイム制御方法
JP2003152198A (ja) * 2001-02-23 2003-05-23 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2004039842A (ja) * 2002-07-03 2004-02-05 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
US20070108558A1 (en) * 2005-11-10 2007-05-17 Fuji Electric Device Technology Co., Ltd Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP5358129B2 (ja) 2013-12-04
CN101330109A (zh) 2008-12-24
DK2015350T3 (da) 2012-07-23
EP2015350A1 (de) 2009-01-14
ATE556430T1 (de) 2012-05-15
DE102007028316B3 (de) 2008-10-30
ES2384280T3 (es) 2012-07-03
US8415773B2 (en) 2013-04-09
CN101330109B (zh) 2012-05-02
US20090032912A1 (en) 2009-02-05
EP2015350B1 (de) 2012-05-02

Similar Documents

Publication Publication Date Title
CN110061050B (zh) 半导体器件和具有势垒区的绝缘栅双极型晶体管
US9536948B2 (en) Semiconductor device, method of manufacturing the same, and power module
CN105283962B (zh) 半导体装置
JP2002305304A (ja) 電力用半導体装置
JP2005303027A (ja) 半導体装置
JP2009076642A (ja) 半導体装置
JP6287407B2 (ja) 半導体装置
CN103137472A (zh) 结合快复管的igbt器件制造方法
JP4372082B2 (ja) 半導体装置とその製造方法
JP2008153389A (ja) 半導体装置
JP5358129B2 (ja) 緩衝層を有する半導体素子
KR20150051067A (ko) 전력 반도체 소자 및 그의 제조 방법
JP2738528B2 (ja) ハイブリッドショットキー注入電界効果トランジスタ
JP2008251679A (ja) ダイオード
Andenna et al. The next generation high voltage IGBT modules utilizing enhanced-trench ET-IGBTs and field charge extraction FCE-diodes
JP3906052B2 (ja) 絶縁ゲート型半導体装置
US9252212B2 (en) Power semiconductor device
JP2006245475A (ja) 半導体装置及びその製造方法
JP2007116160A (ja) 大容量性負荷のためのトレンチigbt
WO2011120344A1 (en) Diode
JP4872190B2 (ja) 半導体装置
US20100025725A1 (en) Semiconductor device and method for production thereof
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
US20150187869A1 (en) Power semiconductor device
KR101355520B1 (ko) 고전압 반도체 소자의 구조 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5358129

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees