JP2008543072A - 半導体ウェハにおける垂直な電気コンタクト接続の作製方法 - Google Patents

半導体ウェハにおける垂直な電気コンタクト接続の作製方法 Download PDF

Info

Publication number
JP2008543072A
JP2008543072A JP2008514107A JP2008514107A JP2008543072A JP 2008543072 A JP2008543072 A JP 2008543072A JP 2008514107 A JP2008514107 A JP 2008514107A JP 2008514107 A JP2008514107 A JP 2008514107A JP 2008543072 A JP2008543072 A JP 2008543072A
Authority
JP
Japan
Prior art keywords
wafer
laser
backside
holes
protective resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008514107A
Other languages
English (en)
Other versions
JP5080456B2 (ja
Inventor
クリューガ、オラフ
ヴェルフル、ヨアヒム
ショーネ、ゲルト
Original Assignee
フォルシュングフェアブント ベルリン エー.ファウ.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フォルシュングフェアブント ベルリン エー.ファウ. filed Critical フォルシュングフェアブント ベルリン エー.ファウ.
Publication of JP2008543072A publication Critical patent/JP2008543072A/ja
Application granted granted Critical
Publication of JP5080456B2 publication Critical patent/JP5080456B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laser Beam Processing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本発明は、半導体デバイス製造のために、半導体ウェハ中に垂直な電気コンタクト接続(マイクロバイア)を作製する方法に関する。本方法は以下のステップを特徴とする。
− ウェハ表面に保護レジストを塗布する。
− ウェハ裏面と接続すべきコンタクトが塞がらないように、ウェハ表面の保護レジストを構造化する。
− ウェハ裏面から半導体基板、活性層および接続すべきウェハ表面上のコンタクトを貫通する貫通孔をコンタクト接続箇所にレーザ穿孔する。
− ウェハを清浄化する(破片除去)。
− ウェハ裏面およびレーザ穿孔した貫通孔にめっきベース液を塗布する。
− メタライズされたウェハ裏面および貫通孔に電気めっきにより金を塗布する。
− 保護レジストを除去する。
− ウェハ裏面の貫通孔の入口開口領域に濡れ防止層を設ける。
【選択図】図1

Description

本発明は、半導体デバイス製造のために、半導体ウェハ中に、垂直な電気コンタクト接続(マイクロバイア、via:vertical interconnect access=垂直相互接続)、すなわち半導体ウェハを貫通してウェハ裏面に到るウェハ表面上のコンタクトを作製する方法に関する。
一段と進む電子デバイスの小型化により、周辺装置へのますますコンパクトな組み込みが要求されている。短い垂直接続は、電気的接触の効率的な手段である。その上、高性能トランジスタにおける増幅の強化およびチップ単位の最大供給出力の引き上げには、表面のソース・コンタクトと裏面のアース電極の間に低インダクタンスの導電性結合を作製することが物理的理由から必要である。しかしこれは、技術的には必ずしも容易に実現できるものではない。
電気的に活性なGaN材料(窒化ガリウム)は、現在実際には単結晶ウェハ材料として利用できず、したがって、例えばSiCウェハ(炭化ケイ素)などの基板材料上でエピタキシャル成長させている。SiCは、非常に良好な熱伝導性と極めて高い化学的安定性および高い硬度に優れている。そのため、GaNトランジスタの裏面接触には、SiC製担体材料とその上に設けられるGaNエピタキシャル層を貫通穿孔する必要がある。構造化には、これまで実際には、特にその目的用に最適化された高性能プラズマ・エッチング反応器内での、反応性イオン・エッチングなどの乾式化学エッチングしか問題にされていない。しかし、SiCの典型的なプラズマ・エッチング速度は1μm/分と非常に低い。加えて、プラズマ・エッチング技術の使用には、抵抗性エッチング・マスクの作製およびそのリソグラフィによる構造化が前提条件となる。
レーザを使用することにより導電性の板にバイアの作製が可能であることは公知である。この技術では、特定の層間に電気接続を作成するために、銅層および誘電体層にレーザで開口をあけ、次いでそれをメタライズする。COレーザ、周波数逓倍(グリーン)YAGレーザ、エキシマ・レーザおよびUV:YAGレーザに基づく様々なレーザ技術がある。
上記バイアの作製については、例えば下記文献に記載されている。
− L.W.Burgess、「Introducing Via−in−Pad Blind Via Technology to Any PCB Multilayer Fabricator」、IPC Printed Circuits Expo 1997、1997年3月9〜13日、San Jose、CA、S15−2
− A.Cable、「Improvements in High Speed Laser Microvia Formation Using Solid State Nd:YAG UV Lasers」、IPC Printed Circuits Expo 1997、1997年3月9〜13日、San Jose、CA、S17−7
− M.D.Owen、「Via drilling」、In:J.F.Ready、D.F.Farson(Edtrs.):LIA Handbook of laser materials processing、Laser Institute of America、Magnolia Publishing (2001) 661−665
半導体ウェハ中にマイクロバイアを作製するための、レーザ技術に基づく方法はこれまで知られていない。
L.W.Burgess、「Introducing Via−in−Pad Blind Via Technology to Any PCB Multilayer Fabricator」、IPC Printed Circuits Expo 1997、1997年3月9〜13日、San Jose、CA、S15−2
A.Cable、「Improvements in High Speed Laser Microvia Formation Using Solid State Nd:YAG UV Lasers」、IPC Printed Circuits Expo 1997、1997年3月9〜13日、San Jose、CA、S17−7
M.D.Owen、「Via drilling」、In:J.F.Ready、D.F.Farson(Edtrs.):LIA Handbook of laser materials processing、Laser Institute of America、Magnolia Publishing (2001) 661−665
本発明の課題は、炭化ケイ素、サファイアなどのような高い硬度と化学的安定性を有する材料からなる半導体ウェハ中にマイクロバイアを作製するための効果的な方法を提供することである。
この課題は、本発明によれば請求項1に記載された特徴をもつ方法によって解決される。目的に合った実施形態は従属請求項の対象である。
それによれば本方法は以下のステップを特徴とする。
− ウェハ表面に保護レジストを塗布する。
− ウェハ裏面と接続すべきコンタクトが塞がらないように、ウェハ表面の保護レジストを構造化する。
− ウェハ裏面から半導体基板、活性層および接続すべきウェハ表面上のコンタクトを貫通する貫通孔をコンタクト接続箇所にレーザ穿孔する。
− ウェハを清浄化する(破片除去)。
− ウェハ裏面およびレーザ穿孔した貫通孔にめっきベース液を塗布する。
− メタライズされたウェハ裏面および貫通孔に電気めっきにより金を塗布する。
− 保護レジストを除去する。
− ウェハ裏面の貫通孔の入口開口領域に濡れ防止層を設ける。
SiCウェハの清浄化は、緩衝フッ化水素酸により湿式化学的に行うのが目的に適っている。
濡れ防止層(脱湿潤層)にはスパッタリングできるチタンの使用が目的に適っている。濡れ防止層の塗布はシャドーマスクを用いて行うのが目的に適っている。
レーザとしては紫外レーザが適しているが、波長355nmの周波数3倍化Nd:YAGレーザが好ましい。
マイクロ・バイアスへのめっきベース液の塗布は多数の方法で行うことができる。傾斜蒸着、化学的溶液成長(無電流)が好ましく、あるいはスパッタリングも可能である。
本発明の方法は、マイクロバイアが、硬質で化学的に不活性な基板材料中に消費時間を大幅に短縮して高い精度で作製できるという利点を有する。しかもエッチング・マスクは必要でなく、基板の薄化は行われない。
本発明を、例示的実施形態に基づきより詳しく説明する。添付の概略図は、トランジスタ構造を備えるウェハおよび完成したマイクロバイアの横断面を示している。
ウェハは厚さ約250〜400μmのSiC基板1からなり、その上に厚さ約2〜3μmのAlGaN/GaN層スタック2がエピタキシャル成長されている。ウェハ表面側の層スタック2上にはトランジスタの接続コンタクト、すなわちドレイン・コンタクト、ゲート・コンタクトおよびソース・コンタクト3が設置されている。ソース・コンタクト3の電位をウェハの裏面(アース電極)に戻さなければならないが、これは、その孔壁5がメタライズされているマイクロバイア4を用いて行われ、それにより表面のソース・コンタクト3がウェハ裏面のアース電極と電気的に接続される。
以下では、本発明による方法の工程操作および得られる結果について記述する。加工済みの完成したGaNトランジスタまたはNMICは、ウェハ複合構造中にマイクロバイアを備える。まず、後続の工程ステップの際にウェハを保護するために、ウェハ表面に保護レジストが塗布される。第2ステップで、保護レジストが構造される、すなわち、その貫通穿孔すべきコンタクト・パッドに開口が設けられる。第3ステップで、貫通孔の出口開口がウェハ表面上のトランジスタのソース・コンタクト3の中央を通るように、レーザによりウェハの裏面から穿孔される。続いて、穿孔ステップにおいて試料上に沈積した緩んだ粒子(破片)が、湿式化学的清浄化ステップで除去される。それには、緩衝フッ化水素酸中での超音波によるエッチングが適している。その後、めっきベース液が貫通孔に塗布される。同時に、ウェハ裏面に薄い金属層6が蒸着される。その際、試料は、孔壁5が完全に被覆されるように、傾斜位置に保持される。続いて、金属層6によって形成されるめっきベース層が、電気めっきにより厚さ約5μmの金層7で補強される。このようにして、ウェハ側から緊密な金層7を備える別の側への電気的接続が作成される。
顕微鏡撮影により、貫通孔が接触パッドの中心を通っていることが証明される。レーザ穿孔の横断面から、孔壁5が完全にメタライズされていること、すなわち、金属層6/金層7がウェハ裏面から接触パッドまで完全に被覆されていることがわかる。実現されるマイクロバイア4(中空リベット形バイア)の縦横比は4である。
メタライゼーションの後に後続の工程ステップで保護レジストの除去が行われる。
後でウェハから製造されるデバイスをはんだ付けする際に、はんだがマイクロバイア4を通って噴水のように噴出し、はんだの飛沫および小球がデバイスの表面に沈積するのを防止しなければならない。そのために、裏面のバイア入口開口にチタンからなる濡れ防止層8が塗布される。厚さ100nmの薄いチタン層が、既に存在する金層7上にスパッタリングされ、これが、後ではんだがデバイス表面にまで噴水のように漏れ出るのを防止する。濡れ防止層8は、シャドーマスクを用いて構造化されてウェハに施される。シャドーマスクは厚さ0.1mmの金属箔からなり、その中にレーザにより開口があけられる。金属箔中の開口のレイアウトはウェハ上のマイクロバイア4の配置に対応している。シャドーマスクの開口の直径は、ウェハ裏面のマイクロバイア4の入口径よりも少し大きいので、幅約40μmのチタン・リングがバイアの入口開口の周りに形成される。シャドーマスクおよびウェハの縁部に設けたそれぞれ4つの追加の貫通孔を用いて、両部品はダウェル・ピンにより互いに位置合わせされる、すなわち重ね合わされる。
保護レジストの除去は、濡れ防止層8(チタンはんだはじき層)の分離後に初めて行うこともできることに留意されたい。
非常に硬質で化学的に不活性なSiCの加工には、周波数3倍化Nd:YAGレーザが、除去速度、フレキシビリティおよび信頼性の点でよく適している。これらのレーザは、波長355nmの紫外スペクトル領域において高いエネルギーをもつ、パルス周波数が最高で100kHzまでのナノ秒パルスを供給する。レーザ・ビームは、試料テーブルのCNC制御による移動とガルボ・スキャナによるビーム偏向との組合せによってマイクロメートル単位の精度で移動される。画像認識およびエア充填式の高精度XYクロス・テーブルを用いて、工作物上に存在する構造に対して±1μmの精度でレーザ・ビームを位置決めすることができる。この精度は、レーザによる構造化を裏面で行い、(下方の)表面側に位置合わせマークがある場合でも達成される。
できる限り平滑な壁をもつ幅100μmの貫通孔を作成するには、直径15〜20μmのレーザ・ビームを試料上で、例えば円形に移動させるのが目的に適っている。
ビーム放出下で試料テーブルのマイクロメートル単位の精度での精密な操作によって試料のそのときどきの加工箇所を位置決めし、次いでレーザ・ビームをミラーシステム(ガルボ・スキャナ)によって迅速に工作物上を移動させる、自動式穿孔方法を使用した。その際、厚さ250〜450nmのSiCを使用した。走査型電子顕微鏡により、レーザ穿孔による穴がやや円錐形に近いこと、および平滑な壁が作成できることがよくわかる。
SiC試料の抵抗測定により、表面と裏面の間で低抵抗の接続が可能であることが証明される。そのために、まず試料の片面全体に厚さ5μmの金層をメタライズした。次いで、もう一方の面の穴から孔のマトリックスをレーザ穿孔した。穴の間隔は250μmないし500μmであった。続いて、上記のとおり、穴を含めてこれらの面にメタライゼーションを行った。個々の穴を通して抵抗を測定する前に、個々の穴を互いに電気的に分離しなければならなかった。そのために、金層に切り込みを入れて、それぞれ1つずつ貫通バイアを有する250×250μmないし500×500μmの区画を得た。
SiC試料を貫通した接触が、高い再現性で非常に均質に実現された。抵抗値は25〜28mΩである。207個のマイクロバイアの平均値は27±0.5mΩである。
構成した様々なタイプのトランジスタに対する試験で、デバイスが機能的に有用であることが立証された。GaN加工技術においてレーザ穿孔によるマイクロバイアの実現に成功したことの証明は、トランジスタ特性曲線に基づいて行われた。
テクノロジー試験から、GaN高性能電界効果トランジスタ用の単結晶SiCウェハ材料によるレーザ穿孔マイクロバイアが作成可能なことが明らかになっている。レーザによるマイクロ構造化が、デバイスの加工技術において成功裡に実現し得ることが証明できた。
半導体ウェハの加工にレーザ・マイクロ加工を適用する前提条件は、ビーム中心点が±1μm以上の高い位置決め精度を有することである。この精度は、存在するデバイス構造に対するビームの位置決めに関するものであり、表面の加工でも裏面の加工でも達成されねばならない。
トランジスタ構造を備えるウェハおよび完成したマイクロバイアの横断面である。
符号の説明
1 SiC基板
2 AlGaN/GaN層スタック
3 ソース・コンタクト
4 マイクロバイア
5 孔壁
6 金属層
7 金層
8 濡れ防止層

Claims (10)

  1. 半導体デバイス製造のために、半導体ウェハ中に、垂直な電気コンタクト接続、すなわち、半導体ウェハを貫通してウェハ裏面に到るウェハ表面上のコンタクトを作製する方法であって、
    以下のステップ、すなわち
    ウェハ表面に保護レジストを塗布するステップと、
    ウェハ裏面と接続すべきコンタクトが塞がらないように、ウェハ表面の保護レジストを構造化するステップと、
    ウェハ裏面から半導体基板、活性層および接続すべきウェハ表面上のコンタクトを貫通する貫通孔をコンタクト接続箇所にレーザ穿孔するステップと、
    ウェハを清浄化するステップと、
    ウェハ裏面およびレーザ穿孔した貫通孔にめっきベース液を塗布するステップと、
    メタライズされたウェハ裏面および貫通孔に電気めっきにより金を塗布するステップと、
    保護レジストを除去するステップと、
    ウェハ裏面の貫通孔の入口開口領域に濡れ防止層を設けるステップと
    を特徴とする方法。
  2. 前記清浄化が緩衝フッ化水素酸により湿式化学的に行われることを特徴とする、請求項1に記載の方法。
  3. 前記濡れ防止層にチタンが使用されることを特徴とする、請求項1または2に記載の方法。
  4. 前記濡れ防止層がスパッタリングされることを特徴とする、請求項1から3のいずれか1項に記載の方法。
  5. 前記濡れ防止層の塗布がシャドーマスクを用いて行われることを特徴とする、前記請求項1から4のいずれか1項に記載の方法。
  6. レーザ穿孔に紫外レーザが使用されることを特徴とする、前記請求項1から5のいずれか1項に記載の方法。
  7. 前記めっきベース液の塗布が傾斜蒸着によって行われることを特徴とする、前記請求項1から6のいずれか1項に記載の方法。
  8. 前記めっきベース液の塗布がスパッタリングによって行われることを特徴とする、請求項1から6のいずれか1項に記載の方法。
  9. 前記めっきベース液の塗布が化学的溶液成長によって行われることを特徴とする、請求項1から6のいずれか1項に記載の方法。
  10. レーザ穿孔のために、そのビーム径が作製すべき貫通孔の横断面より小さく、該ビームが該貫通孔の領域全体にわたって移動するレーザを使用することを特徴とする、前記請求項1から9のいずれか1項に記載の方法。
JP2008514107A 2005-06-01 2006-06-01 半導体ウェハにおける垂直な電気コンタクト接続の作製方法 Expired - Fee Related JP5080456B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102005026131 2005-06-01
DE102005026131.0 2005-06-01
DE102005042072A DE102005042072A1 (de) 2005-06-01 2005-08-31 Verfahren zur Erzeugung von vertikalen elektrischen Kontaktverbindungen in Halbleiterwafern
DE102005042072.9 2005-08-31
PCT/EP2006/062824 WO2006128898A1 (de) 2005-06-01 2006-06-01 Verfahren zur erzeugung von vertikalen elektrischen kontaktverbindungen in halbleiterwafern

Publications (2)

Publication Number Publication Date
JP2008543072A true JP2008543072A (ja) 2008-11-27
JP5080456B2 JP5080456B2 (ja) 2012-11-21

Family

ID=36932258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008514107A Expired - Fee Related JP5080456B2 (ja) 2005-06-01 2006-06-01 半導体ウェハにおける垂直な電気コンタクト接続の作製方法

Country Status (6)

Country Link
US (1) US8158514B2 (ja)
EP (1) EP1891670B1 (ja)
JP (1) JP5080456B2 (ja)
AT (1) ATE457082T1 (ja)
DE (2) DE102005042072A1 (ja)
WO (1) WO2006128898A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290098A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2012028692A (ja) * 2010-07-27 2012-02-09 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2264741B1 (en) * 2006-01-10 2021-03-10 Cree, Inc. Silicon carbide dimpled substrate
JP5091445B2 (ja) * 2006-09-15 2012-12-05 株式会社東芝 半導体装置およびその製造方法
JP5022683B2 (ja) * 2006-11-30 2012-09-12 株式会社東芝 半導体装置の製造方法
US7786584B2 (en) 2007-11-26 2010-08-31 Infineon Technologies Ag Through substrate via semiconductor components
JP5401831B2 (ja) * 2008-04-15 2014-01-29 株式会社リコー 表示装置
DE102008054765A1 (de) * 2008-12-16 2010-06-24 Robert Bosch Gmbh Bauteil mit einer Durchkontaktierung und ein Verfahren zur Herstellung eines solchen Bauteils
WO2011148346A1 (en) * 2010-05-28 2011-12-01 Flisom Ag Method and apparatus for thin film module with dotted interconnects and vias
US8343781B2 (en) 2010-09-21 2013-01-01 International Business Machines Corporation Electrical mask inspection
US8762917B2 (en) 2012-01-13 2014-06-24 AWR Corporation Automatically modifying a circuit layout to perform electromagnetic simulation
US8813020B2 (en) 2012-01-13 2014-08-19 AWR Corporation Automatically modifying a circuit layout to perform electromagnetic simulation
KR101988893B1 (ko) * 2012-12-12 2019-09-30 한국전자통신연구원 반도체 소자 및 이를 제조하는 방법
EP2754524B1 (de) 2013-01-15 2015-11-25 Corning Laser Technologies GmbH Verfahren und Vorrichtung zum laserbasierten Bearbeiten von flächigen Substraten, d.h. Wafer oder Glaselement, unter Verwendung einer Laserstrahlbrennlinie
EP2781296B1 (de) 2013-03-21 2020-10-21 Corning Laser Technologies GmbH Vorrichtung und verfahren zum ausschneiden von konturen aus flächigen substraten mittels laser
JP2015056520A (ja) * 2013-09-12 2015-03-23 株式会社東芝 集積回路装置の検査方法及び検査装置
US20150099358A1 (en) * 2013-10-07 2015-04-09 Win Semiconductors Corp. Method for forming through wafer vias in semiconductor devices
US9517963B2 (en) 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
US9701563B2 (en) 2013-12-17 2017-07-11 Corning Incorporated Laser cut composite glass article and method of cutting
US11556039B2 (en) 2013-12-17 2023-01-17 Corning Incorporated Electrochromic coated glass articles and methods for laser processing the same
BR112016017717B1 (pt) 2014-01-31 2022-01-25 Flisom Ag Método para formar pelo menos um dispositivo de cigs de película delgada e o mesmo
KR102089048B1 (ko) * 2014-02-10 2020-03-13 한국전자통신연구원 반도체 소자 및 그 제조 방법
JP2017521259A (ja) 2014-07-08 2017-08-03 コーニング インコーポレイテッド 材料をレーザ加工するための方法および装置
US11648623B2 (en) 2014-07-14 2023-05-16 Corning Incorporated Systems and methods for processing transparent materials using adjustable laser beam focal lines
EP3848334A1 (en) 2015-03-24 2021-07-14 Corning Incorporated Alkaline earth boro-aluminosilicate glass article with laser cut edge
WO2018064409A1 (en) 2016-09-30 2018-04-05 Corning Incorporated Apparatuses and methods for laser processing transparent workpieces using non-axisymmetric beam spots
EP3848333A1 (en) 2016-10-24 2021-07-14 Corning Incorporated Substrate processing station for laser-based machining of sheet-like glass substrates
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11411099B2 (en) * 2019-05-28 2022-08-09 Glc Semiconductor Group (Cq) Co., Ltd. Semiconductor device
CN111477545B (zh) * 2020-04-09 2021-06-22 浙江大学 GaN器件SiC衬底刻蚀方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02123738A (ja) * 1988-09-29 1990-05-11 Commiss Energ Atom 基板を貫く電気接続部の作製方法
JPH11251320A (ja) * 1997-11-26 1999-09-17 St Microelectronics Srl 超小形集積電子デバイスにおける両面貫通接触の形成方法及び本方法で形成された超小形集積電子デバイス
JP2000260934A (ja) * 1999-03-05 2000-09-22 Seiko Epson Corp 半導体装置の製造方法
JP2002373895A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20050104228A1 (en) * 2003-11-13 2005-05-19 Rigg Sidney B. Microelectronic devices, methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437109A (en) 1980-11-07 1984-03-13 General Electric Company Silicon-on-sapphire body with conductive paths therethrough
US4348253A (en) * 1981-11-12 1982-09-07 Rca Corporation Method for fabricating via holes in a semiconductor wafer
US4897708A (en) * 1986-07-17 1990-01-30 Laser Dynamics, Inc. Semiconductor wafer array
US5350662A (en) * 1992-03-26 1994-09-27 Hughes Aircraft Company Maskless process for forming refractory metal layer in via holes of GaAs chips
EP0569745A1 (de) * 1992-05-14 1993-11-18 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Feldeffekttransistoren mit asymmetrischer Gate-Struktur
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
JP3724110B2 (ja) * 1997-04-24 2005-12-07 三菱電機株式会社 半導体装置の製造方法
US6039889A (en) * 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
JP2001250863A (ja) * 1999-12-27 2001-09-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20020046995A1 (en) 2000-05-02 2002-04-25 Chang Yong-Joon Andrew Method for forming microchannels by scanning a laser
JP4634692B2 (ja) * 2001-01-31 2011-02-16 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド レーザ処理方法
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
DE10207288B4 (de) * 2002-02-21 2005-05-04 Newson Engineering Nv Verfahren zum Bohren von Löchern mittels eines Laserstrahls in einem Substrat, insbesondere in einem elektrischen Schaltungsubstrat
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3910907B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
US7573133B2 (en) * 2003-12-09 2009-08-11 Uri Cohen Interconnect structures and methods for their fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02123738A (ja) * 1988-09-29 1990-05-11 Commiss Energ Atom 基板を貫く電気接続部の作製方法
JPH11251320A (ja) * 1997-11-26 1999-09-17 St Microelectronics Srl 超小形集積電子デバイスにおける両面貫通接触の形成方法及び本方法で形成された超小形集積電子デバイス
JP2000260934A (ja) * 1999-03-05 2000-09-22 Seiko Epson Corp 半導体装置の製造方法
JP2002373895A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20050104228A1 (en) * 2003-11-13 2005-05-19 Rigg Sidney B. Microelectronic devices, methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290098A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2012028692A (ja) * 2010-07-27 2012-02-09 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8158514B2 (en) 2012-04-17
DE502006006079D1 (de) 2010-03-25
EP1891670B1 (de) 2010-02-03
WO2006128898A1 (de) 2006-12-07
JP5080456B2 (ja) 2012-11-21
ATE457082T1 (de) 2010-02-15
DE102005042072A1 (de) 2006-12-14
WO2006128898A9 (de) 2008-01-31
EP1891670A1 (de) 2008-02-27
US20080206989A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
JP5080456B2 (ja) 半導体ウェハにおける垂直な電気コンタクト接続の作製方法
JP5123185B2 (ja) 半導体ウエハの貫通ホールめっき方法
US7241669B2 (en) Method of forming a scribe line on a passive electronic component substrate
KR100403481B1 (ko) 전자장치및그제조방법
KR100861057B1 (ko) 반도체 장치의 제조 방법
JP6169783B2 (ja) 集積回路冷却システムのための選択的半田シールインタフェースを作製する方法
JPH02123738A (ja) 基板を貫く電気接続部の作製方法
KR20060099435A (ko) 반도체장치의 제조방법
US6916670B2 (en) Electronic package repair process
US20220375787A1 (en) Methods of micro-via formation for advanced packaging
Krüger et al. UV laser drilling of SiC for semiconductor device fabrication
US6483074B2 (en) Laser beam system for micro via formation
Kim et al. High-rate laser ablation for through-wafer via holes in SiC substrates and GaN/AlN/SiC Templates
JP4502092B2 (ja) 積層フィルム基材の加工方法
KR100593211B1 (ko) 웨이퍼 관통형 전극 제조 방법
JP2003188496A (ja) 配線基板の製造方法
TWM613899U (zh) 線路板
JP3821072B2 (ja) 電子回路基板およびその製造方法
JP4300139B2 (ja) 半導体装置実装用平板基板の製造方法
JP2001024087A (ja) バンプの形成方法、該方法で作成された配線板、およびこの配線板を用いた半導体装置
JP2002353591A (ja) 回路基板の製造法
JPH02244633A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120424

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5080456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees