JP2008543072A - 半導体ウェハにおける垂直な電気コンタクト接続の作製方法 - Google Patents
半導体ウェハにおける垂直な電気コンタクト接続の作製方法 Download PDFInfo
- Publication number
- JP2008543072A JP2008543072A JP2008514107A JP2008514107A JP2008543072A JP 2008543072 A JP2008543072 A JP 2008543072A JP 2008514107 A JP2008514107 A JP 2008514107A JP 2008514107 A JP2008514107 A JP 2008514107A JP 2008543072 A JP2008543072 A JP 2008543072A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- laser
- backside
- holes
- protective resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Laser Beam Processing (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
− ウェハ表面に保護レジストを塗布する。
− ウェハ裏面と接続すべきコンタクトが塞がらないように、ウェハ表面の保護レジストを構造化する。
− ウェハ裏面から半導体基板、活性層および接続すべきウェハ表面上のコンタクトを貫通する貫通孔をコンタクト接続箇所にレーザ穿孔する。
− ウェハを清浄化する(破片除去)。
− ウェハ裏面およびレーザ穿孔した貫通孔にめっきベース液を塗布する。
− メタライズされたウェハ裏面および貫通孔に電気めっきにより金を塗布する。
− 保護レジストを除去する。
− ウェハ裏面の貫通孔の入口開口領域に濡れ防止層を設ける。
【選択図】図1
Description
− L.W.Burgess、「Introducing Via−in−Pad Blind Via Technology to Any PCB Multilayer Fabricator」、IPC Printed Circuits Expo 1997、1997年3月9〜13日、San Jose、CA、S15−2
− A.Cable、「Improvements in High Speed Laser Microvia Formation Using Solid State Nd:YAG UV Lasers」、IPC Printed Circuits Expo 1997、1997年3月9〜13日、San Jose、CA、S17−7
− M.D.Owen、「Via drilling」、In:J.F.Ready、D.F.Farson(Edtrs.):LIA Handbook of laser materials processing、Laser Institute of America、Magnolia Publishing (2001) 661−665
− ウェハ表面に保護レジストを塗布する。
− ウェハ裏面と接続すべきコンタクトが塞がらないように、ウェハ表面の保護レジストを構造化する。
− ウェハ裏面から半導体基板、活性層および接続すべきウェハ表面上のコンタクトを貫通する貫通孔をコンタクト接続箇所にレーザ穿孔する。
− ウェハを清浄化する(破片除去)。
− ウェハ裏面およびレーザ穿孔した貫通孔にめっきベース液を塗布する。
− メタライズされたウェハ裏面および貫通孔に電気めっきにより金を塗布する。
− 保護レジストを除去する。
− ウェハ裏面の貫通孔の入口開口領域に濡れ防止層を設ける。
2 AlGaN/GaN層スタック
3 ソース・コンタクト
4 マイクロバイア
5 孔壁
6 金属層
7 金層
8 濡れ防止層
Claims (10)
- 半導体デバイス製造のために、半導体ウェハ中に、垂直な電気コンタクト接続、すなわち、半導体ウェハを貫通してウェハ裏面に到るウェハ表面上のコンタクトを作製する方法であって、
以下のステップ、すなわち
ウェハ表面に保護レジストを塗布するステップと、
ウェハ裏面と接続すべきコンタクトが塞がらないように、ウェハ表面の保護レジストを構造化するステップと、
ウェハ裏面から半導体基板、活性層および接続すべきウェハ表面上のコンタクトを貫通する貫通孔をコンタクト接続箇所にレーザ穿孔するステップと、
ウェハを清浄化するステップと、
ウェハ裏面およびレーザ穿孔した貫通孔にめっきベース液を塗布するステップと、
メタライズされたウェハ裏面および貫通孔に電気めっきにより金を塗布するステップと、
保護レジストを除去するステップと、
ウェハ裏面の貫通孔の入口開口領域に濡れ防止層を設けるステップと
を特徴とする方法。 - 前記清浄化が緩衝フッ化水素酸により湿式化学的に行われることを特徴とする、請求項1に記載の方法。
- 前記濡れ防止層にチタンが使用されることを特徴とする、請求項1または2に記載の方法。
- 前記濡れ防止層がスパッタリングされることを特徴とする、請求項1から3のいずれか1項に記載の方法。
- 前記濡れ防止層の塗布がシャドーマスクを用いて行われることを特徴とする、前記請求項1から4のいずれか1項に記載の方法。
- レーザ穿孔に紫外レーザが使用されることを特徴とする、前記請求項1から5のいずれか1項に記載の方法。
- 前記めっきベース液の塗布が傾斜蒸着によって行われることを特徴とする、前記請求項1から6のいずれか1項に記載の方法。
- 前記めっきベース液の塗布がスパッタリングによって行われることを特徴とする、請求項1から6のいずれか1項に記載の方法。
- 前記めっきベース液の塗布が化学的溶液成長によって行われることを特徴とする、請求項1から6のいずれか1項に記載の方法。
- レーザ穿孔のために、そのビーム径が作製すべき貫通孔の横断面より小さく、該ビームが該貫通孔の領域全体にわたって移動するレーザを使用することを特徴とする、前記請求項1から9のいずれか1項に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005026131 | 2005-06-01 | ||
DE102005026131.0 | 2005-06-01 | ||
DE102005042072A DE102005042072A1 (de) | 2005-06-01 | 2005-08-31 | Verfahren zur Erzeugung von vertikalen elektrischen Kontaktverbindungen in Halbleiterwafern |
DE102005042072.9 | 2005-08-31 | ||
PCT/EP2006/062824 WO2006128898A1 (de) | 2005-06-01 | 2006-06-01 | Verfahren zur erzeugung von vertikalen elektrischen kontaktverbindungen in halbleiterwafern |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008543072A true JP2008543072A (ja) | 2008-11-27 |
JP5080456B2 JP5080456B2 (ja) | 2012-11-21 |
Family
ID=36932258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008514107A Expired - Fee Related JP5080456B2 (ja) | 2005-06-01 | 2006-06-01 | 半導体ウェハにおける垂直な電気コンタクト接続の作製方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8158514B2 (ja) |
EP (1) | EP1891670B1 (ja) |
JP (1) | JP5080456B2 (ja) |
AT (1) | ATE457082T1 (ja) |
DE (2) | DE102005042072A1 (ja) |
WO (1) | WO2006128898A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009290098A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2012028692A (ja) * | 2010-07-27 | 2012-02-09 | Sumitomo Electric Ind Ltd | 半導体装置及びその製造方法 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2264741B1 (en) * | 2006-01-10 | 2021-03-10 | Cree, Inc. | Silicon carbide dimpled substrate |
JP5091445B2 (ja) * | 2006-09-15 | 2012-12-05 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP5022683B2 (ja) * | 2006-11-30 | 2012-09-12 | 株式会社東芝 | 半導体装置の製造方法 |
US7786584B2 (en) | 2007-11-26 | 2010-08-31 | Infineon Technologies Ag | Through substrate via semiconductor components |
JP5401831B2 (ja) * | 2008-04-15 | 2014-01-29 | 株式会社リコー | 表示装置 |
DE102008054765A1 (de) * | 2008-12-16 | 2010-06-24 | Robert Bosch Gmbh | Bauteil mit einer Durchkontaktierung und ein Verfahren zur Herstellung eines solchen Bauteils |
WO2011148346A1 (en) * | 2010-05-28 | 2011-12-01 | Flisom Ag | Method and apparatus for thin film module with dotted interconnects and vias |
US8343781B2 (en) | 2010-09-21 | 2013-01-01 | International Business Machines Corporation | Electrical mask inspection |
US8762917B2 (en) | 2012-01-13 | 2014-06-24 | AWR Corporation | Automatically modifying a circuit layout to perform electromagnetic simulation |
US8813020B2 (en) | 2012-01-13 | 2014-08-19 | AWR Corporation | Automatically modifying a circuit layout to perform electromagnetic simulation |
KR101988893B1 (ko) * | 2012-12-12 | 2019-09-30 | 한국전자통신연구원 | 반도체 소자 및 이를 제조하는 방법 |
EP2754524B1 (de) | 2013-01-15 | 2015-11-25 | Corning Laser Technologies GmbH | Verfahren und Vorrichtung zum laserbasierten Bearbeiten von flächigen Substraten, d.h. Wafer oder Glaselement, unter Verwendung einer Laserstrahlbrennlinie |
EP2781296B1 (de) | 2013-03-21 | 2020-10-21 | Corning Laser Technologies GmbH | Vorrichtung und verfahren zum ausschneiden von konturen aus flächigen substraten mittels laser |
JP2015056520A (ja) * | 2013-09-12 | 2015-03-23 | 株式会社東芝 | 集積回路装置の検査方法及び検査装置 |
US20150099358A1 (en) * | 2013-10-07 | 2015-04-09 | Win Semiconductors Corp. | Method for forming through wafer vias in semiconductor devices |
US9517963B2 (en) | 2013-12-17 | 2016-12-13 | Corning Incorporated | Method for rapid laser drilling of holes in glass and products made therefrom |
US9701563B2 (en) | 2013-12-17 | 2017-07-11 | Corning Incorporated | Laser cut composite glass article and method of cutting |
US11556039B2 (en) | 2013-12-17 | 2023-01-17 | Corning Incorporated | Electrochromic coated glass articles and methods for laser processing the same |
BR112016017717B1 (pt) | 2014-01-31 | 2022-01-25 | Flisom Ag | Método para formar pelo menos um dispositivo de cigs de película delgada e o mesmo |
KR102089048B1 (ko) * | 2014-02-10 | 2020-03-13 | 한국전자통신연구원 | 반도체 소자 및 그 제조 방법 |
JP2017521259A (ja) | 2014-07-08 | 2017-08-03 | コーニング インコーポレイテッド | 材料をレーザ加工するための方法および装置 |
US11648623B2 (en) | 2014-07-14 | 2023-05-16 | Corning Incorporated | Systems and methods for processing transparent materials using adjustable laser beam focal lines |
EP3848334A1 (en) | 2015-03-24 | 2021-07-14 | Corning Incorporated | Alkaline earth boro-aluminosilicate glass article with laser cut edge |
WO2018064409A1 (en) | 2016-09-30 | 2018-04-05 | Corning Incorporated | Apparatuses and methods for laser processing transparent workpieces using non-axisymmetric beam spots |
EP3848333A1 (en) | 2016-10-24 | 2021-07-14 | Corning Incorporated | Substrate processing station for laser-based machining of sheet-like glass substrates |
IT201900006740A1 (it) * | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di strutturazione di substrati |
US11411099B2 (en) * | 2019-05-28 | 2022-08-09 | Glc Semiconductor Group (Cq) Co., Ltd. | Semiconductor device |
CN111477545B (zh) * | 2020-04-09 | 2021-06-22 | 浙江大学 | GaN器件SiC衬底刻蚀方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02123738A (ja) * | 1988-09-29 | 1990-05-11 | Commiss Energ Atom | 基板を貫く電気接続部の作製方法 |
JPH11251320A (ja) * | 1997-11-26 | 1999-09-17 | St Microelectronics Srl | 超小形集積電子デバイスにおける両面貫通接触の形成方法及び本方法で形成された超小形集積電子デバイス |
JP2000260934A (ja) * | 1999-03-05 | 2000-09-22 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2002373895A (ja) * | 2001-06-14 | 2002-12-26 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US20050104228A1 (en) * | 2003-11-13 | 2005-05-19 | Rigg Sidney B. | Microelectronic devices, methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4437109A (en) | 1980-11-07 | 1984-03-13 | General Electric Company | Silicon-on-sapphire body with conductive paths therethrough |
US4348253A (en) * | 1981-11-12 | 1982-09-07 | Rca Corporation | Method for fabricating via holes in a semiconductor wafer |
US4897708A (en) * | 1986-07-17 | 1990-01-30 | Laser Dynamics, Inc. | Semiconductor wafer array |
US5350662A (en) * | 1992-03-26 | 1994-09-27 | Hughes Aircraft Company | Maskless process for forming refractory metal layer in via holes of GaAs chips |
EP0569745A1 (de) * | 1992-05-14 | 1993-11-18 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Feldeffekttransistoren mit asymmetrischer Gate-Struktur |
US5682062A (en) * | 1995-06-05 | 1997-10-28 | Harris Corporation | System for interconnecting stacked integrated circuits |
US6013948A (en) * | 1995-11-27 | 2000-01-11 | Micron Technology, Inc. | Stackable chip scale semiconductor package with mating contacts on opposed surfaces |
JP3724110B2 (ja) * | 1997-04-24 | 2005-12-07 | 三菱電機株式会社 | 半導体装置の製造方法 |
US6039889A (en) * | 1999-01-12 | 2000-03-21 | Fujitsu Limited | Process flows for formation of fine structure layer pairs on flexible films |
JP2001250863A (ja) * | 1999-12-27 | 2001-09-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
US20020046995A1 (en) | 2000-05-02 | 2002-04-25 | Chang Yong-Joon Andrew | Method for forming microchannels by scanning a laser |
JP4634692B2 (ja) * | 2001-01-31 | 2011-02-16 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | レーザ処理方法 |
US6826830B2 (en) * | 2002-02-05 | 2004-12-07 | International Business Machines Corporation | Multi-layered interconnect structure using liquid crystalline polymer dielectric |
DE10207288B4 (de) * | 2002-02-21 | 2005-05-04 | Newson Engineering Nv | Verfahren zum Bohren von Löchern mittels eines Laserstrahls in einem Substrat, insbesondere in einem elektrischen Schaltungsubstrat |
JP2003318178A (ja) * | 2002-04-24 | 2003-11-07 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP3910907B2 (ja) * | 2002-10-29 | 2007-04-25 | 新光電気工業株式会社 | キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置 |
US7573133B2 (en) * | 2003-12-09 | 2009-08-11 | Uri Cohen | Interconnect structures and methods for their fabrication |
-
2005
- 2005-08-31 DE DE102005042072A patent/DE102005042072A1/de not_active Withdrawn
-
2006
- 2006-06-01 DE DE502006006079T patent/DE502006006079D1/de active Active
- 2006-06-01 JP JP2008514107A patent/JP5080456B2/ja not_active Expired - Fee Related
- 2006-06-01 AT AT06763447T patent/ATE457082T1/de active
- 2006-06-01 EP EP06763447A patent/EP1891670B1/de not_active Not-in-force
- 2006-06-01 US US11/916,279 patent/US8158514B2/en not_active Expired - Fee Related
- 2006-06-01 WO PCT/EP2006/062824 patent/WO2006128898A1/de active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02123738A (ja) * | 1988-09-29 | 1990-05-11 | Commiss Energ Atom | 基板を貫く電気接続部の作製方法 |
JPH11251320A (ja) * | 1997-11-26 | 1999-09-17 | St Microelectronics Srl | 超小形集積電子デバイスにおける両面貫通接触の形成方法及び本方法で形成された超小形集積電子デバイス |
JP2000260934A (ja) * | 1999-03-05 | 2000-09-22 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2002373895A (ja) * | 2001-06-14 | 2002-12-26 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US20050104228A1 (en) * | 2003-11-13 | 2005-05-19 | Rigg Sidney B. | Microelectronic devices, methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009290098A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2012028692A (ja) * | 2010-07-27 | 2012-02-09 | Sumitomo Electric Ind Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8158514B2 (en) | 2012-04-17 |
DE502006006079D1 (de) | 2010-03-25 |
EP1891670B1 (de) | 2010-02-03 |
WO2006128898A1 (de) | 2006-12-07 |
JP5080456B2 (ja) | 2012-11-21 |
ATE457082T1 (de) | 2010-02-15 |
DE102005042072A1 (de) | 2006-12-14 |
WO2006128898A9 (de) | 2008-01-31 |
EP1891670A1 (de) | 2008-02-27 |
US20080206989A1 (en) | 2008-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5080456B2 (ja) | 半導体ウェハにおける垂直な電気コンタクト接続の作製方法 | |
JP5123185B2 (ja) | 半導体ウエハの貫通ホールめっき方法 | |
US7241669B2 (en) | Method of forming a scribe line on a passive electronic component substrate | |
KR100403481B1 (ko) | 전자장치및그제조방법 | |
KR100861057B1 (ko) | 반도체 장치의 제조 방법 | |
JP6169783B2 (ja) | 集積回路冷却システムのための選択的半田シールインタフェースを作製する方法 | |
JPH02123738A (ja) | 基板を貫く電気接続部の作製方法 | |
KR20060099435A (ko) | 반도체장치의 제조방법 | |
US6916670B2 (en) | Electronic package repair process | |
US20220375787A1 (en) | Methods of micro-via formation for advanced packaging | |
Krüger et al. | UV laser drilling of SiC for semiconductor device fabrication | |
US6483074B2 (en) | Laser beam system for micro via formation | |
Kim et al. | High-rate laser ablation for through-wafer via holes in SiC substrates and GaN/AlN/SiC Templates | |
JP4502092B2 (ja) | 積層フィルム基材の加工方法 | |
KR100593211B1 (ko) | 웨이퍼 관통형 전극 제조 방법 | |
JP2003188496A (ja) | 配線基板の製造方法 | |
TWM613899U (zh) | 線路板 | |
JP3821072B2 (ja) | 電子回路基板およびその製造方法 | |
JP4300139B2 (ja) | 半導体装置実装用平板基板の製造方法 | |
JP2001024087A (ja) | バンプの形成方法、該方法で作成された配線板、およびこの配線板を用いた半導体装置 | |
JP2002353591A (ja) | 回路基板の製造法 | |
JPH02244633A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120206 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120424 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120502 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5080456 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |