CN111477545B - GaN器件SiC衬底刻蚀方法 - Google Patents

GaN器件SiC衬底刻蚀方法 Download PDF

Info

Publication number
CN111477545B
CN111477545B CN202010274351.7A CN202010274351A CN111477545B CN 111477545 B CN111477545 B CN 111477545B CN 202010274351 A CN202010274351 A CN 202010274351A CN 111477545 B CN111477545 B CN 111477545B
Authority
CN
China
Prior art keywords
substrate
etching
layer
semiconductor device
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010274351.7A
Other languages
English (en)
Other versions
CN111477545A (zh
Inventor
郁发新
莫炯炯
陈华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202010274351.7A priority Critical patent/CN111477545B/zh
Publication of CN111477545A publication Critical patent/CN111477545A/zh
Application granted granted Critical
Publication of CN111477545B publication Critical patent/CN111477545B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/70—Auxiliary operations or equipment
    • B23K26/702—Auxiliary equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种GaN器件SiC衬底刻蚀方法，包括如下步骤：提供一衬底，所述衬底具有相对设置的第一表面和第二表面，在所述衬底的第一表面上形成有半导体器件层；通过激光刻蚀对所述衬底的第二表面进行刻蚀，并在所述衬底的第二表面形成盲孔；通过干法刻蚀对所述盲孔进行刻蚀，使所述盲孔贯通至所述半导体器件层远离所述衬底的表面。本发明通过采用激光刻蚀对SiC等衬底进行刻蚀，刻蚀过程稳定性好，可重复性高，避免了采用Ni等金属掩膜进行干法刻蚀所产生的沉积物；省去了制作光刻版的成本，简化了工艺复杂度和工艺时间；激光刻蚀过程不会使衬底温度升高，避免了键合晶圆的开裂问题。

Description

GaN器件SiC衬底刻蚀方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种GaN器件SiC衬底刻蚀方法。
背景技术
氮化镓高电子迁移率晶体管(GaN HEMT)是一种异质结场效应晶体管，该器件结构基于具有很高迁移率的二维电子气(2DEG)工作，能够应用于超高频、超高速器件领域，具有广泛的运用前景。
目前，现有的GaN HEMT器件通常采用SiC作为衬底，这是由于SiC衬底相较于Si衬底而言，对于GaN晶格匹配程度相对较好。在采用SiC衬底制备GaN器件时，需要在SiC衬底中形成背孔，连通衬底背面的镀金层和正面的GaN器件，使GaN器件能更好地应用于射频器件中。
然而，SiC衬底因其材料原因，相比Si衬底，其干法刻蚀较为困难。一般采用能量较大的ICP刻蚀配合Ni等金属刻蚀掩膜版进行干法刻蚀，以形成背孔结构。Ni等金属刻蚀掩膜版虽然抗离子束刻蚀能力较强，能够保护非刻蚀区域不被刻蚀，却容易在离子束作用下形成不易挥发的残留物，沉积在刻蚀腔室壁上，需要定期清理。这不但缩短了设备维护周期，增加了维护成本，残留物也容易影响刻蚀的工艺稳定性。
因此，有必要提出一种新的半导体器件衬底刻蚀方法，解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种GaN器件SiC衬底刻蚀方法，用于解决现有技术中刻蚀SiC衬底容易产生残留物的问题。
为实现上述目的及其它相关目的，本发明提供了一种半导体器件衬底刻蚀方法，其特征在于，包括如下步骤：
提供一衬底，所述衬底具有相对设置的第一表面和第二表面，在所述衬底的第一表面上形成有半导体器件层；
通过激光刻蚀对所述衬底的第二表面进行刻蚀，并在所述衬底的第二表面形成盲孔；
通过干法刻蚀对所述盲孔进行刻蚀，使所述盲孔贯通至所述半导体器件层远离所述衬底的表面。
作为本发明的一种可选方案，在通过所述激光刻蚀对所述衬底的第二表面进行刻蚀前，还包括先在所述衬底的第二表面上形成保护层的步骤。
作为本发明的一种可选方案，所述保护层包括铝层。
作为本发明的一种可选方案，所述激光刻蚀停止于所述衬底中，并在所述衬底中未被刻蚀的部分形成衬底剩余层；所述干法刻蚀包括刻蚀所述衬底剩余层的第一干法刻蚀和刻蚀所述半导体器件层的第二干法刻蚀；所述第二干法刻蚀还同时去除所述保护层。
作为本发明的一种可选方案，所述衬底包括SiC衬底，所述半导体器件层由AlGaN层和GaN层叠置构成；所述第一干法刻蚀为采用F基气氛的ICP干法刻蚀，所述第二干法刻蚀为采用Cl基气氛的ICP干法刻蚀。
作为本发明的一种可选方案，所述衬底剩余层的厚度范围介于5至10微米之间。
作为本发明的一种可选方案，在通过所述干法刻蚀对所述盲孔进行刻蚀前，还包括通过化学试剂清洗去除激光刻蚀过程中产生的残渣的步骤。
作为本发明的一种可选方案，所述激光刻蚀所用的激光波长为193纳米或248纳米。
作为本发明的一种可选方案，所述半导体器件层远离所述衬底的表面还键合于临时键合载片，所述半导体器件层的干法刻蚀停止于所述临时键合载片上。
作为本发明的一种可选方案，所述半导体器件包括GaN器件。
如上所述，本发明提供一种半导体器件衬底刻蚀方法，具有以下有益效果：
本发明通过引入一种新的半导体器件衬底刻蚀方法，通过采用激光刻蚀对SiC等衬底进行刻蚀，刻蚀过程稳定性好，可重复性高，避免了采用Ni等金属掩膜进行干法刻蚀所产生的沉积物；省去了制作光刻版的成本，简化了工艺复杂度和工艺时间；激光刻蚀过程不会使衬底温度升高，避免了键合晶圆的开裂问题。
附图说明
图1显示为本发明实施例一中半导体器件衬底刻蚀方法的流程图。
图2显示为本发明实施例一中未刻蚀前的衬底截面示意图。
图3显示为本发明实施例一中激光刻蚀后的衬底截面示意图。
图4显示为本发明实施例一中第一干法刻蚀后的衬底截面示意图。
图5显示为本发明实施例一中第二干法刻蚀后的衬底截面示意图。
元件标号说明
100 衬底
100a 衬底剩余层
101 半导体器件层
102 盲孔
102a 残渣
103 保护层
104 临时键合载片
S1～S3 步骤1)～3)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1至图5，本实施例提供了一种半导体器件衬底刻蚀方法，其特征在于，包括如下步骤：
1)提供一衬底100，所述衬底100具有相对设置的第一表面和第二表面，在所述衬底100的第一表面上形成有半导体器件层101；
2)通过激光刻蚀对所述衬底100的第二表面进行刻蚀，并在所述衬底100的第二表面形成盲孔102；
3)通过干法刻蚀对所述盲孔102进行刻蚀，使所述盲孔102贯通至所述半导体器件层101远离所述衬底100的表面。
在步骤1)中，请参阅图1的S1步骤及图2，提供一衬底100，所述衬底100具有相对设置的第一表面和第二表面，在所述衬底100的第一表面上形成有半导体器件层101。
如图2所示，图中所述衬底100朝下的表面为所述衬底100的第一表面，所述衬底100朝上的表面为所述衬底100的第二表面。在所述衬底100的第一表面上形成有半导体器件层101。
作为示例，所述半导体器件包括GaN器件，所述衬底100包括SiC衬底，所述半导体器件层101由AlGaN层和GaN层叠置构成。例如，所述半导体器件可以是GaN HEMT器件，其器件层由AlGaN层和GaN层在SiC衬底上叠置构成。相比采用SF6或HBr等刻蚀气体较易进行化学性干法刻蚀的Si衬底，SiC材料由于含C元素，其刻蚀副产物不易挥发，刻蚀较为困难，需要提高射频功率以增加干法刻蚀中物理性离子轰击的能量，这就要求刻蚀掩膜使用刻蚀选择比更高的Ni等金属掩膜。而当采用Ni金属掩膜时，就会出现刻蚀腔室残留物沉积的问题。本发明通过采用激光刻蚀能够有效地改善上述问题。需要指出的是，本发明不限于用于对SiC衬底的刻蚀，也可以用于其他具有类似SiC材料性质的衬底的刻蚀；所述半导体器件层也不限于由AlGaN层和GaN层构成，也可以是其他半导体层。
作为示例，如图2所示，所述衬底100的第二表面上还形成有保护层103。可选地，所述保护层103包括铝层。所述保护层103用于在后续的激光刻蚀中覆盖并保护所述衬底100的第二表面上的非刻蚀区域。可选地，根据工艺制程需求，所述半导体器件层101远离所述衬底100的表面还键合于临时键合载片104，所述临时键合载片104能够在工艺过程中提供必要的结构支撑，防止发生碎片。
在步骤2)中，请参阅图1的S2步骤及图3，通过激光刻蚀对所述衬底100的第二表面进行刻蚀，并在所述衬底100的第二表面形成盲孔102。
作为示例，所述激光刻蚀所用的激光波长为193纳米或248纳米。所述激光刻蚀可以基本无差别地刻蚀位于上层的所述保护层103以及其覆盖的所述衬底100，而不像干法刻蚀或湿法刻蚀，会对不同材料产生较大的刻蚀选择比。在本发明的其他实施案例中，也可以根据实际需求采用其他可用波段的激光进行刻蚀。
作为示例，如图3所示，所述激光刻蚀停止于所述衬底100中，并在所述衬底100中未被刻蚀的部分形成衬底剩余层100a。可选地，所述衬底剩余层100a的厚度d的范围介于5至10微米之间。在本实施例中，所述激光刻蚀停止于所述衬底100中，使下方留有5至10微米厚的未刻蚀的衬底剩余层100a。这一方面使所述衬底100在其大部分厚度上完成了盲孔102的激光刻蚀，又在靠近所述半导体器件层101的区域形成了具有覆盖保护作用的所述衬底剩余层100a。所述衬底剩余层100a盖住了下层的所述半导体器件层101，使激光刻蚀不会影响到起到器件功能的所述半导体器件层101，且后续的化学试剂清洗等工艺也不会对所述半导体器件层101产生影响。
作为示例，如图3所示，在通过所述干法刻蚀对所述盲孔102进行刻蚀前，还包括通过化学试剂清洗去除激光刻蚀过程中产生的残渣102a的步骤。需要指出的是，所述残渣102a是激光刻蚀过程中作为刻蚀副产物飞溅出的，其不限于仅出现与图2中所标示的位置，也可能出现在所述保护层103表面上的其他区域以及所述盲孔102中。这就要求采用化学试剂的湿法清洗过程能够有效地去除位于上述位置的所述残渣102a，以免其影响后续工艺过程。
在步骤3)中，请参阅图1的S3步骤及图3至图5，通过干法刻蚀对所述盲孔102进行刻蚀，使所述盲孔102贯通至所述半导体器件层101远离所述衬底100的表面。
作为示例，如图3至图5所示，所述干法刻蚀包括刻蚀所述衬底剩余层100a的第一干法刻蚀和刻蚀所述半导体器件层101的第二干法刻蚀；所述第二干法刻蚀还同时去除所述保护层103。
如图3至图4所示，是所述第一干法刻蚀刻蚀去除所述衬底剩余层100a的过程示意图。当所述衬底为SiC衬底时，所述第一干法刻蚀为采用F基气氛的ICP干法刻蚀。所述F基气氛包括SF6等。由于所述衬底剩余层100a的厚度较薄，通过F基气氛的ICP干法刻蚀也能较容易地去除SiC材料。而铝等金属材料构成的保护层103对于F基气氛的ICP干法刻蚀具有较高的刻蚀选择比，可以作为刻蚀时的掩膜层。
如图4至图5所示，是第二干法刻蚀刻蚀去除图4中盲孔102下方的半导体器件层101的过程示意图。当所述半导体器件层101由AlGaN层和GaN层叠置构成时，所述第二干法刻蚀为采用Cl基气氛的ICP干法刻蚀。所述Cl基气氛包括Cl2等。此时，干法刻蚀过程不但能够刻蚀掉半导体器件层101中的AlGaN层和GaN层，还能同时去除铝等金属材料构成的所述保护层103，且其对于SiC衬底的选择比较高，刻蚀可以停止在铝金属层下方的SiC衬底上。
作为示例，如图5所示，所述半导体器件层101的干法刻蚀停止于所述临时键合载片104上。在后续工艺中，还包括在半导体器件结构完成后，将所述临时键合载片104与其上的半导体器件结构分离的工艺步骤。在分离了所述临时键合载片104后，所述盲孔102就成为了连通所述衬底100第一表面和第二表面的通孔。
本实施例中采用激光刻蚀对SiC衬底进行刻蚀，避免了采用Ni金属掩膜进行干法刻蚀时所产生的刻蚀腔室污染物沉积。且通过采用激光刻蚀还省去了制作光刻版的生产成本，仅需要提供版图设计的gds文件即可，这大幅简化了制程工艺的复杂度和流片时间，也避免了光刻版金属污染。此外，采用激光刻蚀的背孔刻蚀工艺还不会使SiC衬底的温度在刻蚀过程中异常升高，避免了键合晶圆因温度变化而发生开裂的问题。
实施例二
本实施例提供了一种半导体器件衬底刻蚀方法，与实施例一相比，本实施例的主要区别至少在于：在进行步骤2)中的激光刻蚀时，在所述衬底中形成的盲孔直接贯通至半导体器件层，而不保留衬底剩余层；而在进行步骤3)中的干法刻蚀时，直接对半导体器件层进行刻蚀，并刻蚀至临时键合载片。
本实施例的其他实施方案与实施例一相同，此处不再赘述。
相比实施例一，本实施例的激光刻蚀直接刻蚀至半导体器件层，省去了刻蚀衬底剩余层的第一干法刻蚀过程，不考虑清洗等工艺过程，这将大幅简化本发明的工艺流程。由于激光刻蚀对于衬底及半导体器件层并没有较高的选择比，本实施例对于激光刻蚀工艺过程的精度要求更高，要求能够基于稳定的刻蚀速率准确控制刻蚀时间，使刻蚀过程能够停止于半导体器件层上。
综上所述，本发明提供了一种半导体器件衬底刻蚀方法，包括如下步骤：提供一衬底，所述衬底具有相对设置的第一表面和第二表面，在所述衬底的第一表面上形成有半导体器件层；通过激光刻蚀对所述衬底的第二表面进行刻蚀，并在所述衬底的第二表面形成盲孔；通过干法刻蚀对所述盲孔进行刻蚀，使所述盲孔贯通至所述半导体器件层远离所述衬底的表面。本发明通过采用激光刻蚀对SiC等衬底进行刻蚀，刻蚀过程稳定性好，可重复性高，避免了采用Ni等金属掩膜进行干法刻蚀所产生的沉积物；省去了制作光刻版的成本，简化了工艺复杂度和工艺时间；激光刻蚀过程不会使衬底温度升高，避免了键合晶圆的开裂问题。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (4)

1.一种半导体器件衬底刻蚀方法，所述半导体器件包括GaN器件，其特征在于，包括如下步骤：
提供一衬底，所述衬底具有相对设置的第一表面和第二表面，在所述衬底的第一表面上形成有半导体器件层，所述衬底包括SiC衬底，所述半导体器件层包括叠置的AlGaN层和GaN层；
在所述衬底的第二表面上形成保护层，所述保护层包括铝层；
通过激光刻蚀对所述衬底的第二表面进行刻蚀，并在所述衬底的第二表面形成盲孔；所述激光刻蚀所用的激光波长为193纳米或248纳米，所述激光刻蚀同时刻蚀位于上层的所述保护层以及其覆盖的所述衬底；
其中，所述激光刻蚀停止于所述衬底中，并在所述衬底中未被刻蚀的部分形成衬底剩余层，以保护下方的所述半导体器件层；使激光刻蚀不会影响到起到器件功能的所述半导体器件层，所述衬底剩余层的厚度范围介于5至10微米之间；
通过干法刻蚀对所述盲孔进行刻蚀，使所述盲孔贯通至所述半导体器件层远离所述衬底的表面，所述干法刻蚀包括刻蚀所述衬底剩余层的第一干法刻蚀和刻蚀所述半导体器件层的第二干法刻蚀；所述第二干法刻蚀还同时去除所述保护层。
2.根据权利要求1所述的半导体器件衬底刻蚀方法，其特征在于，所述第一干法刻蚀为采用F基气氛的ICP干法刻蚀，所述第二干法刻蚀为采用Cl基气氛的ICP干法刻蚀。
3.根据权利要求1所述的半导体器件衬底刻蚀方法，其特征在于，在通过所述干法刻蚀对所述盲孔进行刻蚀前，还包括通过化学试剂清洗去除激光刻蚀过程中产生的残渣的步骤。
4.根据权利要求1所述的半导体器件衬底刻蚀方法，其特征在于，所述半导体器件层远离所述衬底的表面还键合于临时键合载片，所述半导体器件层的干法刻蚀停止于所述临时键合载片上。
CN202010274351.7A 2020-04-09 2020-04-09 GaN器件SiC衬底刻蚀方法 Active CN111477545B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010274351.7A CN111477545B (zh) 2020-04-09 2020-04-09 GaN器件SiC衬底刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010274351.7A CN111477545B (zh) 2020-04-09 2020-04-09 GaN器件SiC衬底刻蚀方法

Publications (2)

Publication Number Publication Date
CN111477545A CN111477545A (zh) 2020-07-31
CN111477545B true CN111477545B (zh) 2021-06-22

Family

ID=71751469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010274351.7A Active CN111477545B (zh) 2020-04-09 2020-04-09 GaN器件SiC衬底刻蚀方法

Country Status (1)

Country Link
CN (1) CN111477545B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2201744A1 (en) * 1994-10-07 1996-04-18 Gerald H. Negley Method for producing high efficiency light-emitting diodes and resulting diode structures
DE102005042072A1 (de) * 2005-06-01 2006-12-14 Forschungsverbund Berlin E.V. Verfahren zur Erzeugung von vertikalen elektrischen Kontaktverbindungen in Halbleiterwafern
JP5386854B2 (ja) * 2008-05-30 2014-01-15 富士通株式会社 半導体装置及びその製造方法
JP6245568B2 (ja) * 2012-06-01 2017-12-13 株式会社レーザーシステム レーザー加工方法
JP6137955B2 (ja) * 2013-06-14 2017-05-31 新電元工業株式会社 炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法
CN105023991B (zh) * 2014-04-30 2018-02-23 环视先进数字显示无锡有限公司 一种基于无机物的led积层电路板的制造方法
CN105529246B (zh) * 2015-12-03 2018-10-09 中国科学院半导体研究所 一种通过激光刻蚀碳化硅制备碳化硅超结结构的方法
CN109659220A (zh) * 2017-10-11 2019-04-19 中国科学院半导体研究所 激光辅助无掩膜高深宽比碳化硅深槽孔结构制备方法
CN109759728B (zh) * 2019-01-23 2020-08-14 西安交通大学 一种利用增加保护层改善微孔形貌的方法
CN110526205A (zh) * 2019-08-27 2019-12-03 西安交通大学 一种等离子体刻蚀辅助激光加工碳化硅的方法

Also Published As

Publication number Publication date
CN111477545A (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
EP2416349A2 (en) Method of forming vias in silicon carbide and resulting devices and circuits
CN103137476A (zh) 具有钝化以及栅极电介质多层结构的GaN高压HFET
US7632726B2 (en) Method for fabricating a nitride FET including passivation layers
CN108649071B (zh) 半导体器件及其制造方法
US20090146224A1 (en) Composite Passivation Process for Nitride FET
US10720506B1 (en) Method of manufacturing gate structure for gallium nitride high electron mobility transistor
CN103606516A (zh) GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法
CN103000516B (zh) 形成半导体结构的方法
US11424328B2 (en) GaN/diamond wafers
KR102261740B1 (ko) 고주파 소자 및 이의 제조 방법
CN106449773B (zh) GaN基肖特基二极管结构及其制作方法
CN111477545B (zh) GaN器件SiC衬底刻蚀方法
CN110047744A (zh) T型栅制备方法
KR101503535B1 (ko) 반도체 장치의 제조 방법
CN113809154B (zh) 一种氮化物势垒应力调制器件及其制备方法
CN115148590A (zh) 基于原子层刻蚀的表面处理方法及半导体器件
US10573725B1 (en) Semiconductor structure and manufacturing method thereof
JP4617559B2 (ja) 電力用半導体素子の製造方法
Ruan et al. Backside via process of GaN device fabrication
CN109461655A (zh) 具有多栅结构的氮化物高电子迁移率晶体管制造方法
CN115831774B (zh) 一种晶圆处理方法
KR20120071488A (ko) 반도체 기판의 후면 비아홀 형성 방법
CN113035705B (zh) 一种改善碳化硅晶圆翘曲度的方法
US7005385B2 (en) Method for removing a resist mask with high selectivity to a carbon hard mask used for semiconductor structuring
CN113745107B (zh) 一种GaN器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant