CN113035705B - 一种改善碳化硅晶圆翘曲度的方法 - Google Patents
一种改善碳化硅晶圆翘曲度的方法 Download PDFInfo
- Publication number
- CN113035705B CN113035705B CN201911357619.7A CN201911357619A CN113035705B CN 113035705 B CN113035705 B CN 113035705B CN 201911357619 A CN201911357619 A CN 201911357619A CN 113035705 B CN113035705 B CN 113035705B
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- carbide wafer
- wafer
- dry etching
- warpage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 64
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 63
- 238000001312 dry etching Methods 0.000 claims abstract description 25
- 238000005468 ion implantation Methods 0.000 claims abstract description 16
- 238000001259 photo etching Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 53
- 239000000463 material Substances 0.000 description 6
- 239000012634 fragment Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明公开了一种改善碳化硅晶圆翘曲度的方法，通过在碳化硅晶圆背面进行干法刻蚀改善碳化硅晶圆翘曲度。所述方法包括如下步骤：S1.在碳化硅晶圆的正面进行离子注入；S2.在步骤S1得到的碳化硅晶圆的背面进行干法刻蚀；S3.将步骤S2得到的晶圆的正面进行后续光刻工艺。本发明通过在碳化硅晶圆背面进行干法刻蚀，补偿因离子注入等工艺引起的翘曲度增大，改善碳化硅晶圆的翘曲度，满足光刻对准工艺对翘曲度的严格要求以及降低半导体设备自动搬运晶圆过程中掉片、碎片等风险。
Description
技术领域
本发明涉及一种一种改善碳化硅晶圆翘曲度的方法，属于半导体制造技术领域。
背景技术
碳化硅（SiC）作为第三代宽禁带半导体材料，其宽禁带宽度，高击穿电场，高饱和漂移速度和高热导率等优良特性使碳化硅器件可以在高温、高功率和高频特殊条件工作，引起外界广泛关注。在碳化硅器件制造过程中，晶片的翘曲度对器件制造质量有这重要的影响，一方面，特别是经过离子注入等工艺后，翘曲度的变大对后续工艺的顺利进行（如光刻工艺的聚焦对准步骤）有着重要的影响；另一方面，翘曲度增大的晶圆在器件制造过程中的半导体设备中的自动搬运的实现带来困难，有掉片、碎片等风险。
现有技术中，用于克服碳化硅晶圆发生翘曲现象的方法是增加其厚度。在碳化硅晶圆内部应力相同的情形下，碳化硅晶圆的厚度越大，翘曲就越小。然而，上述现有技术存在如下缺点：一是，增加基于碳化硅材料的器件成本，碳化硅基片的厚度越大，单片晶圆消耗的材料就越多，成本就越高；二是，导致工艺繁琐复杂、效率低、良率损失。碳化硅晶圆的厚度越大，器件的导通电阻就越大。在划片前需要通过研磨的方法从碳化硅晶圆的背面减薄。工艺繁琐，并导致效率低下和良率损失。
发明内容
本发明的目的是针对现有技术的问题，提供一种在碳化硅器件制造过程中改善翘曲度的方法，通过在碳化硅晶圆背面进行干法刻蚀，补偿因离子注入等工艺引起的翘曲度增大，改善碳化硅晶圆的翘曲度，满足光刻对准工艺对翘曲度的严格要求以及降低半导体设备自动搬运晶圆过程中掉片、碎片等风险。
根据本发明的一个方面，提供一种改善碳化硅晶圆翘曲度的方法，通过在碳化硅晶圆背面进行干法刻蚀改善碳化硅晶圆的翘曲度。
根据本发明的一些实施方式，所述方法包括如下步骤：
S1. 在碳化硅晶圆的正面进行离子注入；
S2. 在步骤S1得到的碳化硅晶圆的背面进行干法刻蚀；
S3. 将步骤S2得到的晶圆的正面进行后续光刻工艺。
根据本发明的优选实施方式，所述方法还包括如下步骤：
S0. 对碳化硅晶圆进行清洗处理。
根据本发明的优选实施方式，步骤S1包括：
1A. 在碳化硅晶圆的正面沉积刻蚀掩膜；
1B. 对步骤1A得到的晶圆的掩膜进行刻蚀；
1C. 对步骤1B得到的晶圆正面进行离子注入。
根据本发明的优选实施方式，所述掩膜的材质包括但不限于二氧化硅、多晶硅和氮化硅，优选为二氧化硅掩膜。
根据本发明的优选实施方式，所述步骤1B中为干法刻蚀。
根据本发明的优选实施方式，步骤S2包括：在步骤S1得到的碳化硅晶圆的背面进行整面干法刻蚀。
根据本发明的优选实施方式，所述背面干法刻蚀的工艺条件包括：
射频功率（RF Power）：800~2000W；偏置功率（Bias Power）：100~500W；压力：10~50mTorr；气体：SF6/O2；时间：100~500s。
根据本发明的优选实施方式，所述后续光刻工艺包括曝光工艺。
根据本发明的另一个方面，提供根据本发明上一个方面提供的方法制备得到的碳化硅晶圆。
根据本发明的另一个方面，提供根据本发明制备得到的碳化硅晶圆在制造半导体中的应用。
本发明使用整面干法刻蚀的方法改善晶片翘曲度的方法，相较传统的背面薄膜淀积后去除的方法，更为经济高效快捷，只需在对碳化硅翘曲度有较大影响的工艺，如离子注入工艺之后进行一道干法刻蚀工艺，在不影响其他工艺的同时能大幅改善翘曲度，满足光刻工艺对翘曲度的严格要求以及降低晶圆在半导体制造设备自动搬运过程中掉片，碎片等风险，同时在一定程度上也减少了背面晶圆减薄工艺时间。
附图说明
图1-4为根据本发明实施例的改善碳化硅晶圆翘曲度的方法示意图；
图5为根据本发明实施例的碳化硅晶圆翘曲度改善示意图；
图6为根据本发明实施例1的过程中离子注入与干法刻蚀后翘曲度对比图。
具体实施方式
下面结合附图和具体实施例来进一步说明本发明。
鉴于现有技术中碳化硅晶圆翘曲度较大的问题，本发明提供一种在碳化硅器件制造过程中改善翘曲度的方法，通过在碳化硅晶圆背面进行干法刻蚀，补偿因离子注入等工艺引起的翘曲度增大，改善碳化硅晶圆的翘曲度，满足光刻对准工艺对翘曲度的严格要求以及降低半导体设备自动搬运晶圆过程中掉片、碎片等风险。
本发明提供了一种改善碳化硅晶圆翘曲度的方法，通过在碳化硅晶圆背面进行干法刻蚀改善碳化硅晶圆翘曲度。
其中，所述方法包括如下步骤：
S1. 在碳化硅晶圆的正面进行离子注入；
S2. 在步骤S1得到的碳化硅晶圆的背面进行干法刻蚀；
S3. 将步骤S2得到的晶圆的正面进行后续光刻工艺。
优选地，所述方法还包括如下步骤：
S0. 对碳化硅晶圆进行清洗处理。
其中，步骤S1包括：
1A. 在碳化硅晶圆的正面沉积刻蚀掩膜；
1B. 对步骤1A得到的晶圆的掩膜进行刻蚀；
1C. 对步骤1B得到的晶圆正面进行离子注入。
其中，所述掩膜的材质包括但不限于二氧化硅、多晶硅和氮化硅，优选为二氧化硅掩膜。
其中，所述步骤1B中为干法刻蚀。
其中，步骤S2包括：
在步骤S1得到的碳化硅晶圆的背面进行整面干法刻蚀。
其中，所述后续光刻工艺包括曝光工艺。
图1-4为根据本发明实施例的改善碳化硅晶圆翘曲度的方法示意图，图1为在碳化硅晶圆的正面沉积刻蚀掩膜，图2为对沉积的掩膜进行刻蚀，图3为在刻蚀后的晶圆表面进行离子注入，图4为在碳化硅晶圆的背面进行干法刻蚀。
图5为根据本发明实施例的碳化硅晶圆翘曲度改善示意图，由图5可以看出，经本发明的方法处理后，可补偿因离子注入等工艺引起的翘曲度增大，显著改善碳化硅晶圆的翘曲度。
实施例1
某产品SiC晶圆经离子注入后，翘曲度最大达到67um，采用背面干法刻蚀菜单1，最大翘曲度降低至45um，采用背面干法刻蚀菜单2，最大翘曲度降低至30um，较原始最大翘曲度降低了50%，满足光刻工艺要求。（具体recipe参数见下表1，翘曲度变化见图6）。
表1 干法刻蚀菜单
在本发明中的提到的任何数值，如果在任何最低值和任何最高值之间只是有两个单位的间隔，则包括从最低值到最高值的每次增加一个单位的所有值。例如，如果声明一种组分的量，或诸如温度、压力、时间等工艺变量的值为50-90，在本说明书中它的意思是具体列举了51-89、52-88……以及69-71以及70-71等数值。对于非整数的值，可以适当考虑以0.1、0.01、0.001或0.0001为一单位。这仅是一些特殊指明的例子。在本申请中，以相似方式，所列举的最低值和最高值之间的数值的所有可能组合都被认为已经公开。
应当注意的是，以上所述的实施例仅用于解释本发明，并不构成对本发明的任何限制。通过参照典型实施例对本发明进行了描述，但应当理解为其中所用的词语为描述性和解释性词汇，而不是限定性词汇。可以按规定在本发明权利要求的范围内对本发明作出修改，以及在不背离本发明的范围和精神内对本发明进行修订。尽管其中描述的本发明涉及特定的方法、材料和实施例，但是并不意味着本发明限于其中公开的特定例，相反，本发明可扩展至其他所有具有相同功能的方法和应用。
Claims (7)
1.一种改善碳化硅晶圆翘曲度的方法，通过在碳化硅晶圆背面进行干法刻蚀改善碳化硅晶圆的翘曲度；所述方法为：
S0. 对碳化硅晶圆进行清洗处理；
S1. 在碳化硅晶圆的正面进行离子注入；具体为：1A. 在碳化硅晶圆的正面沉积掩膜；1B. 对步骤1A得到的晶圆的掩膜进行刻蚀；1C. 对步骤1B得到的晶圆正面进行离子注入；
S2. 在步骤S1得到的碳化硅晶圆的背面进行整面干法刻蚀；
S3. 将步骤S2得到的晶圆的正面进行后续光刻工艺。
2.根据权利要求1所述的方法，其特征在于，所述掩膜的材质为二氧化硅、多晶硅或氮化硅。
3.根据权利要求1所述的方法，其特征在于，所述步骤1B中为干法刻蚀。
4.根据权利要求1所述的方法，其特征在于，所述整面干法刻蚀的工艺条件包括：
射频功率：800~2000W；偏置功率：100~500W；压力：10~50mTorr；气体：SF6/O2；时间：100~500s。
5.根据权利要求1-4中任一项所述的方法，其特征在于，所述后续光刻工艺包括曝光工艺。
6.根据权利要求1-5中任一项所述的方法制备得到的碳化硅晶圆。
7.根据权利要求1-6中任一项所述的方法制备得到的碳化硅晶圆在制造半导体中的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911357619.7A CN113035705B (zh) | 2019-12-25 | 2019-12-25 | 一种改善碳化硅晶圆翘曲度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911357619.7A CN113035705B (zh) | 2019-12-25 | 2019-12-25 | 一种改善碳化硅晶圆翘曲度的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113035705A CN113035705A (zh) | 2021-06-25 |
| CN113035705B true CN113035705B (zh) | 2024-05-28 |
Family
ID=76458801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911357619.7A Active CN113035705B (zh) | 2019-12-25 | 2019-12-25 | 一种改善碳化硅晶圆翘曲度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113035705B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04302432A (ja) * | 1991-03-29 | 1992-10-26 | Mitsubishi Electric Corp | 半導体ウエハ基板 |
| JPH07169674A (ja) * | 1993-12-13 | 1995-07-04 | Nec Corp | Ｅｂ部分一括アパチャー及びｘ線マスクの製造方法 |
| JP2002329690A (ja) * | 2001-04-27 | 2002-11-15 | Sumitomo Mitsubishi Silicon Corp | 半導体ウェーハの製造方法 |
| CN101339926A (zh) * | 2003-10-30 | 2009-01-07 | 住友电气工业株式会社 | 半导体用氮化物衬底及其制备方法 |
| CN105097487A (zh) * | 2014-05-16 | 2015-11-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种晶圆背面减薄工艺 |
| CN105702564A (zh) * | 2016-03-29 | 2016-06-22 | 上海华力微电子有限公司 | 一种改善晶圆翘曲度的方法 |
| CN106504975A (zh) * | 2015-09-06 | 2017-03-15 | 中芯国际集成电路制造（天津）有限公司 | 提高关键尺寸精确性的方法 |
| CN108493103A (zh) * | 2018-03-29 | 2018-09-04 | 上海华力微电子有限公司 | 晶圆处理方法 |
| CN109727852A (zh) * | 2018-12-29 | 2019-05-07 | 长江存储科技有限责任公司 | 一种改善晶圆翘曲的方法、装置和设备 |
| CN109841505A (zh) * | 2017-11-29 | 2019-06-04 | 株洲中车时代电气股份有限公司 | 一种提升碳化硅高能离子注入厚掩膜陡直性的方法 |
-
2019
- 2019-12-25 CN CN201911357619.7A patent/CN113035705B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04302432A (ja) * | 1991-03-29 | 1992-10-26 | Mitsubishi Electric Corp | 半導体ウエハ基板 |
| JPH07169674A (ja) * | 1993-12-13 | 1995-07-04 | Nec Corp | Ｅｂ部分一括アパチャー及びｘ線マスクの製造方法 |
| JP2002329690A (ja) * | 2001-04-27 | 2002-11-15 | Sumitomo Mitsubishi Silicon Corp | 半導体ウェーハの製造方法 |
| CN101339926A (zh) * | 2003-10-30 | 2009-01-07 | 住友电气工业株式会社 | 半导体用氮化物衬底及其制备方法 |
| CN105097487A (zh) * | 2014-05-16 | 2015-11-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种晶圆背面减薄工艺 |
| CN106504975A (zh) * | 2015-09-06 | 2017-03-15 | 中芯国际集成电路制造（天津）有限公司 | 提高关键尺寸精确性的方法 |
| CN105702564A (zh) * | 2016-03-29 | 2016-06-22 | 上海华力微电子有限公司 | 一种改善晶圆翘曲度的方法 |
| CN109841505A (zh) * | 2017-11-29 | 2019-06-04 | 株洲中车时代电气股份有限公司 | 一种提升碳化硅高能离子注入厚掩膜陡直性的方法 |
| CN108493103A (zh) * | 2018-03-29 | 2018-09-04 | 上海华力微电子有限公司 | 晶圆处理方法 |
| CN109727852A (zh) * | 2018-12-29 | 2019-05-07 | 长江存储科技有限责任公司 | 一种改善晶圆翘曲的方法、装置和设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113035705A (zh) | 2021-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10923357B2 (en) | Element chip and manufacturing process thereof | |
| WO2006091788A1 (en) | Method of forming vias in silicon carbide and resulting devices and circuits | |
| CN103137476A (zh) | 具有钝化以及栅极电介质多层结构的GaN高压HFET | |
| CN108183065A (zh) | 一种消除晶圆翘曲的方法及复合衬底 | |
| CN104485286B (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
| CN108598036B (zh) | 金刚石基氮化镓器件制造方法 | |
| WO2022166472A1 (zh) | 基于金刚石衬底的GaN场效应晶体管的制备方法 | |
| US20170229366A1 (en) | Method of manufacturing element chip and element chip | |
| KR100838917B1 (ko) | 패턴 마스크를 갖는 플라즈마 에칭 방법 | |
| CN113035705B (zh) | 一种改善碳化硅晶圆翘曲度的方法 | |
| JP2016167573A (ja) | 半導体装置の製造方法 | |
| US6780703B2 (en) | Method for forming a semiconductor device | |
| JP4617559B2 (ja) | 電力用半導体素子の製造方法 | |
| JP2018137483A (ja) | プラズマ加工方法及びこの方法を用いて製造された基板 | |
| US7772038B2 (en) | CMOS process for fabrication of ultra small or non standard size or shape semiconductor die | |
| WO2020184337A1 (ja) | 基板処理方法及び基板処理装置 | |
| CN107464750B (zh) | 一种去除光刻胶底膜的工艺方法 | |
| US10475704B2 (en) | Method of manufacturing element chip and element chip | |
| US10103108B2 (en) | Nanostructured chip and method of producing the same | |
| JP2014187110A (ja) | 半導体ウエハの製造方法および半導体ウエハ | |
| CN111477545B (zh) | GaN器件SiC衬底刻蚀方法 | |
| JP6492288B2 (ja) | 素子チップの製造方法 | |
| US20240105514A1 (en) | Method of singulation of dies from a wafer | |
| US20220165577A1 (en) | Element chip manufacturing method and plasma processing method | |
| US20220254632A1 (en) | Preparation Method of GaN Field Effect Transistor Based on Diamond Substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |