CN106504975A - 提高关键尺寸精确性的方法 - Google Patents

提高关键尺寸精确性的方法 Download PDF

Info

Publication number
CN106504975A
CN106504975A CN201510559205.8A CN201510559205A CN106504975A CN 106504975 A CN106504975 A CN 106504975A CN 201510559205 A CN201510559205 A CN 201510559205A CN 106504975 A CN106504975 A CN 106504975A
Authority
CN
China
Prior art keywords
wafer
critical size
mask layer
size accuracy
carbon mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510559205.8A
Other languages
English (en)
Other versions
CN106504975B (zh
Inventor
陈彧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510559205.8A priority Critical patent/CN106504975B/zh
Publication of CN106504975A publication Critical patent/CN106504975A/zh
Application granted granted Critical
Publication of CN106504975B publication Critical patent/CN106504975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明揭示了一种提高关键尺寸精确性的方法。包括：提供晶圆，所述晶圆包括晶圆正面以及与所述晶圆正面相对设置的晶圆背面，所述晶圆背面形成有保护层；对所述保护层进行离子注入，使之产生对晶圆的压应力；在所述晶圆正面形成碳掩膜层，所述碳掩膜层对晶圆施加压应力；以及在所述碳掩膜层上涂敷光阻，并进行光刻工艺，获得图案化的光阻。与现有技术相比，通过离子注入，使得保护层产生了对晶圆的压应力，从而与在晶圆正面形成的碳掩膜层所产生的压应力相抵消，这就确保了晶圆基本能够维持平整，避免了晶圆的翘曲形变，使得关键尺寸得到了保证。

Description

提高关键尺寸精确性的方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种提高关键尺寸精确性的方法。
背景技术
随着半导体制造工艺的发展，半导体芯片的面积越来越小，因此，半导体工艺的精度也变得更加重要。在半导体工艺制造过程中，光刻工艺(photography)和刻蚀工艺(etch)是重要的加工环节，光刻工艺主要是将掩膜版上的图案转移到晶圆上，而刻蚀工艺则是将转移在晶圆上的图案进行立体化，之后方可进行后续其他工艺过程，完成整个半导体器件的制作。在光刻和刻蚀工艺中，共同关注的一点就包括关键尺寸(critical dimension，CD)。
现有技术中开发出引入碳层形成在晶圆正面上作为掩膜层(以下称为碳掩膜层)以运用在光刻工艺中，并且能够在刻蚀工艺中也得以继续使用。碳掩膜层有着诸多的优势，例如能够满足刻蚀电阻的需要，较高的刻蚀选择性，易去除以及有着较佳的可见光透明度，这对提升光刻、刻蚀工艺水平有着很大的帮助。
随着技术节点的进一步深入，例如在20nm及以下，在制作过程中需要面临的是更小的CD和更大的深宽比(aspect ratio，AR)，在这种情况下，增大碳掩膜层的厚度成为了业界的常用选择。
然而，碳掩膜层的存在会对晶圆产生压应力(compressive stress)，这能够使得晶圆产生形变，在20nm及以下节点的制作过程中，碳掩膜层的厚度增大，则晶圆产生的形变也会增大。另外，在晶圆的背面通常会存在一层保护层，而这一保护层会对晶圆产生张应力(tensile stress)。由此，晶圆正面和背面分别受到压力和张力，无疑使得晶圆的形变更显著。这一形变的直接影响就是CD受到影响，例如体现在经过光刻后，ADI(after development inspection，显影后检查)下CD会出现CD失配(mismatch)的情况，这将严重影响制得产品的质量，甚至产生报废。
如图1-3所示，为了克服这一现象，现有技术在进行光刻工艺时的做法是预先去除晶圆1背面的保护层2，之后在晶圆1正面形成碳掩膜层3，从而降低晶圆的形变程度。但是，如图3所示，这一做法并不能够有效解决晶圆1产生形变的问题，因此，在经过光刻形成图案化的光阻4之后，CD还是容易出现失配的情况。此外，过早去除保护层也是一种浪费。
发明内容
本发明的目的在于提供一种提高关键尺寸精确性的方法，解决由于晶圆发生形变而导致的关键尺寸异常的问题。
为解决上述技术问题，本发明提供一种提高关键尺寸精确性的方法，包括：
提供晶圆，所述晶圆包括晶圆正面以及与所述晶圆正面相对设置的晶圆背面，所述晶圆背面形成有保护层；
对所述保护层进行离子注入，使之产生对晶圆的压应力；
在所述晶圆正面形成碳掩膜层，所述碳掩膜层对晶圆施加压应力；以及
在所述碳掩膜层上涂敷光阻，并进行光刻工艺，获得图案化的光阻。
可选的，对于所述的提高关键尺寸精确性的方法，所述保护层的厚度为
可选的，对于所述的提高关键尺寸精确性的方法，所述碳掩膜层的厚度大于等于
可选的，对于所述的提高关键尺寸精确性的方法，所述离子注入为注入锗或砷。
可选的，对于所述的提高关键尺寸精确性的方法，所述离子注入的剂量为3E+16/cm3～5E+16/cm3，注入能量为18KeV-20KeV。
可选的，对于所述的提高关键尺寸精确性的方法，在获得图案化的光阻后，还包括：
以图案化的光阻为掩膜，刻蚀所述碳掩膜层；以及
去除所述保护层。
可选的，对于所述的提高关键尺寸精确性的方法，采用干法刻蚀工艺刻蚀所述碳掩膜层。
可选的，对于所述的提高关键尺寸精确性的方法，所述保护层的材料为氮化硅。
可选的，对于所述的提高关键尺寸精确性的方法，采用湿法刻蚀工艺去除所述保护层。
可选的，对于所述的提高关键尺寸精确性的方法，采用PECVD工艺形成所述碳掩膜层。
本发明提供的提高关键尺寸精确性的方法，包括先对晶圆背面的保护层进行离子注入，使之产生压应力；然后在所述晶圆正面形成碳掩膜层，并进行光刻工艺。与现有技术相比，通过离子注入，使得保护层产生了对晶圆的压应力，从而与在晶圆正面形成的碳掩膜层所产生的压应力相抵消，这就确保了晶圆基本能够维持平整，避免了晶圆的翘曲形变，使得关键尺寸得到了保证。
附图说明
图1-图3为现有技术中进行光刻工艺过程中的示意图；
图4为本发明中的提高关键尺寸精确性的方法的流程图；
图5-图10为本发明中提高关键尺寸精确性的方法在执行过程中的示意图。
具体实施方式
下面将结合示意图对本发明的提高关键尺寸精确性的方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想是，提供一种提高关键尺寸精确性的方法，包括：
步骤S101，提供晶圆，所述晶圆包括晶圆正面以及与所述晶圆正面相对设置的晶圆背面，所述晶圆背面形成有保护层；
步骤S102，对所述保护层进行离子注入，使之产生对晶圆的压应力；
步骤S103，在所述晶圆正面形成碳掩膜层，所述碳掩膜层对晶圆施加压应力；以及
步骤S104，在所述碳掩膜层上涂敷光阻，并进行光刻工艺，获得图案化的光阻。
基于此，请参考图4及图5-图10，其中图4为本发明中的提高关键尺寸精确性的方法的流程图；图5-图10为本发明中提高关键尺寸精确性的方法在执行过程中的示意图。
首先，请参考图5，执行步骤S401，提供晶圆10，所述晶圆10背面形成有保护层11；其中，所述晶圆可以是硅材质。如图5所示，在晶圆10背面的保护层11为氮化物，例如为氮化硅，氮氧化硅等。所述保护层11的厚度为例如等。
接着，请参考图6，执行步骤S102，对所述保护层11进行离子注入，使之产生对晶圆10的压应力；如图6中，将晶圆10翻转，使得保护层11朝上，然后进行离子注入工艺。较佳的，离子注入工艺为进行锗(Ge)或砷(As)的注入，注入剂量为3E+16/cm3～5E+16/cm3，注入能量为18KeV-20KeV。当然，注入剂量及注入能量可以依据所需要形成的碳掩膜层的厚度来进行相应的调整。正如在背景技术中提及，保护层11会对晶圆10产生张应力，然而，通过离子注入就能够使得保护层11对晶圆10的张应力转变为压应力。通过调节离子注入剂量及注入能量，就能够改变压应力的大小，从而与之后形成的碳掩膜层所产生的压应力相抵消。
然后，请参考图7，执行步骤S103，在所述晶圆10正面形成碳掩膜层12，所述碳掩膜层12对晶圆施加压应力；所述碳掩膜层12的厚度大于等于正如上文所述，通过适当的调整碳掩膜层12的厚度及离子注入情况，使得晶圆正面和背面产生的压应力抵消，就能够确保晶圆基板平整，避免了翘曲形变。所述碳掩膜层12的选择为本领域技术人员所熟悉，本发明不进行过多的描述，例如可以采用无定形碳，通过PECVD(等离子体增强化学气相沉积法)工艺形成。
之后，请参考图8，执行步骤S104，在所述碳掩膜层12上涂敷光阻，并进行光刻工艺，获得图案化的光阻13。由于晶圆10能够基本确保平整，故进行光刻后获得的图案化的光阻13的关键尺寸能够确保精确。经过实际ADI检查，可以确认关键尺寸确实相比现有技术的方法更为精确，避免了失配情况的出现，尤其是晶圆边缘部分的CD和中央区域的CD的一致性得到了保证，从而有助于提高产品的良率。
之后，还可以进行如下步骤S105，请参考图9和图10，以图案化的光阻13为掩膜，刻蚀所述碳掩膜层12；以及去除所述保护层11，在图案化所述碳掩膜层12后在去除所述保护层11，有利于保证图案化的所述碳掩膜层12的关键尺寸精确。对碳掩膜层12的刻蚀优选为采用干法刻蚀工艺进行刻蚀。在碳掩膜层12刻蚀后，晶圆10正面受到的压应力得到了缓解，此时可以将晶圆10背面的保护层去除，例如采用湿法刻蚀工艺去除所述保护层。
至此，本发明提供的提高关键尺寸精确性的方法，包括先对晶圆背面的保护层进行离子注入，使之产生压应力；然后在所述晶圆正面形成碳掩膜层，并进行光刻工艺。与现有技术相比，通过离子注入，使得保护层产生了对晶圆的压应力，从而与在晶圆正面形成的碳掩膜层所产生的压应力相抵消，这就确保了晶圆基本能够维持平整，避免了晶圆的翘曲形变，使得关键尺寸得到了保证。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种提高关键尺寸精确性的方法，包括：
提供晶圆，所述晶圆包括晶圆正面以及与所述晶圆正面相对设置的晶圆背面，所述晶圆背面形成有保护层；
对所述保护层进行离子注入，使之产生对晶圆的压应力；
在所述晶圆正面形成碳掩膜层，所述碳掩膜层对晶圆施加压应力；以及
在所述碳掩膜层上涂敷光阻，并进行光刻工艺，获得图案化的光阻。
2.如权利要求1所述的提高关键尺寸精确性的方法，其特征在于，所述保护层的厚度为
3.如权利要求2所述的提高关键尺寸精确性的方法，其特征在于，所述碳掩膜层的厚度大于等于
4.如权利要求3所述的提高关键尺寸精确性的方法，其特征在于，所述离子注入为注入锗或砷。
5.如权利要求4所述的提高关键尺寸精确性的方法，其特征在于，所述离子注入的剂量为3E+16/cm3～5E+16/cm3，注入能量为18KeV-20KeV。
6.如权利要求1所述的提高关键尺寸精确性的方法，其特征在于，在获得图案化的光阻后，还包括：
以图案化的光阻为掩膜，刻蚀所述碳掩膜层；以及
去除所述保护层。
7.如权利要求6所述的提高关键尺寸精确性的方法，其特征在于，采用干法刻蚀工艺刻蚀所述碳掩膜层。
8.如权利要求1所述的提高关键尺寸精确性的方法，其特征在于，所述保护层的材料为氮化硅。
9.如权利要求7所述的提高关键尺寸精确性的方法，其特征在于，采用湿法刻蚀工艺去除所述保护层。
10.如权利要求1所述的提高关键尺寸精确性的方法，其特征在于，采用PECVD工艺形成所述碳掩膜层。
CN201510559205.8A 2015-09-06 2015-09-06 提高关键尺寸精确性的方法 Active CN106504975B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510559205.8A CN106504975B (zh) 2015-09-06 2015-09-06 提高关键尺寸精确性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510559205.8A CN106504975B (zh) 2015-09-06 2015-09-06 提高关键尺寸精确性的方法

Publications (2)

Publication Number Publication Date
CN106504975A true CN106504975A (zh) 2017-03-15
CN106504975B CN106504975B (zh) 2019-12-27

Family

ID=58287374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510559205.8A Active CN106504975B (zh) 2015-09-06 2015-09-06 提高关键尺寸精确性的方法

Country Status (1)

Country Link
CN (1) CN106504975B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908839A (zh) * 2019-12-03 2021-06-04 上海积塔半导体有限公司 减少碳化硅晶圆弯曲度的方法
CN113035705A (zh) * 2019-12-25 2021-06-25 株洲中车时代半导体有限公司 一种改善碳化硅晶圆翘曲度的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011207163A (ja) * 2010-03-30 2011-10-20 Hoya Corp モールド製造用マスクブランクス、モールド製造用レジスト付きマスクブランクスおよびモールドの製造方法
CN102891061A (zh) * 2011-07-20 2013-01-23 株式会社日立高新技术 等离子体处理方法及等离子体灰化装置
CN103219361A (zh) * 2012-01-18 2013-07-24 精工爱普生株式会社 半导体基板及半导体基板的制造方法
US20140038109A1 (en) * 2012-08-01 2014-02-06 Az Electronic Materials (Luxembourg) S.A.R.L. Antireflective coating composition and process thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011207163A (ja) * 2010-03-30 2011-10-20 Hoya Corp モールド製造用マスクブランクス、モールド製造用レジスト付きマスクブランクスおよびモールドの製造方法
CN102891061A (zh) * 2011-07-20 2013-01-23 株式会社日立高新技术 等离子体处理方法及等离子体灰化装置
CN103219361A (zh) * 2012-01-18 2013-07-24 精工爱普生株式会社 半导体基板及半导体基板的制造方法
US20140038109A1 (en) * 2012-08-01 2014-02-06 Az Electronic Materials (Luxembourg) S.A.R.L. Antireflective coating composition and process thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908839A (zh) * 2019-12-03 2021-06-04 上海积塔半导体有限公司 减少碳化硅晶圆弯曲度的方法
CN112908839B (zh) * 2019-12-03 2021-10-01 上海积塔半导体有限公司 减少碳化硅晶圆弯曲度的方法
CN113035705A (zh) * 2019-12-25 2021-06-25 株洲中车时代半导体有限公司 一种改善碳化硅晶圆翘曲度的方法
CN113035705B (zh) * 2019-12-25 2024-05-28 株洲中车时代半导体有限公司 一种改善碳化硅晶圆翘曲度的方法

Also Published As

Publication number Publication date
CN106504975B (zh) 2019-12-27

Similar Documents

Publication Publication Date Title
KR101855564B1 (ko) 집적 회로 패터닝 방법
CN105719956B (zh) 半导体结构的形成方法
US20080160738A1 (en) Method for fabricating semiconductor device
CN110047737B (zh) 制造半导体器件的方法
CN106504975A (zh) 提高关键尺寸精确性的方法
JP2012208350A (ja) レジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法
US20060141369A1 (en) Method for correcting pattern data and method for manufacturing semiconductor device using same
US9268228B2 (en) Techniques for patterning a substrate
US10121711B2 (en) Planar metrology pad adjacent a set of fins of a fin field effect transistor device
CN104681417B (zh) 半导体器件和栅极的形成方法
CN107112211A (zh) 用于处理图案特征的多重曝光处理
CN107799405A (zh) 一种提高离子注入层抗前层反射的opc修正方法
CN102096308B (zh) 掩模版图、掩模版制造方法和掩模版图校正方法
US8883608B2 (en) Methods of manufacturing a semiconductor device
KR20090072266A (ko) 반도체 소자의 패턴 형성 방법
JP5573306B2 (ja) フォトマスクブランクの製造方法
US9122168B2 (en) Lithography method and device
JP2013165238A (ja) ステンシルマスクの製造方法およびステンシルマスク
US9329471B1 (en) Achieving a critical dimension target based on resist characteristics
JP2006245462A (ja) 転写マスクの製造方法
US8658502B2 (en) Method for reducing morphological difference between N-doped and undoped polysilicon gates after etching
CN111509043B (zh) 一种掩膜图案的形成方法及鳍式场效应晶体管
KR20090069091A (ko) 오버레이 버니어 형성 방법
CN104681416B (zh) 半导体器件和栅极的形成方法
US10468271B2 (en) Dry etching method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant