CN107112211A - 用于处理图案特征的多重曝光处理 - Google Patents

用于处理图案特征的多重曝光处理 Download PDF

Info

Publication number
CN107112211A
CN107112211A CN201580073031.2A CN201580073031A CN107112211A CN 107112211 A CN107112211 A CN 107112211A CN 201580073031 A CN201580073031 A CN 201580073031A CN 107112211 A CN107112211 A CN 107112211A
Authority
CN
China
Prior art keywords
ion
exposure
pattern characteristics
ionic species
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580073031.2A
Other languages
English (en)
Other versions
CN107112211B (zh
Inventor
崔斯坦·Y·马
莫林·K·彼特森
约翰·哈塔拉
卢多维克·葛特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varian Semiconductor Equipment Associates Inc
Original Assignee
Varian Semiconductor Equipment Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Semiconductor Equipment Associates Inc filed Critical Varian Semiconductor Equipment Associates Inc
Publication of CN107112211A publication Critical patent/CN107112211A/zh
Application granted granted Critical
Publication of CN107112211B publication Critical patent/CN107112211B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0279—Ionlithographic processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Micromachines (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

本发明提供一种用于处理基板的方法，可包含在基板上提供图案特征，图案特征具有侧壁。方法可进一步包含在第一曝光将第一离子物质植入到图案特征内，第一离子物质具有第一植入深度；以及在第二曝光将第二离子物质植入到图案特征内，第二离子物质具有小于第一植入深度的第二植入深度。

Description

用于处理图案特征的多重曝光处理
技术领域
本实施例涉及基板图案化，且更确切地说，涉及用于用离子处理图案特征的技术。
背景技术
随着半导体装置缩减到较小尺寸，已出现了更准确地界定和控制用以图案化基板的光刻胶(抗蚀剂)特征的尺寸和形状的需求。已开发了各种技术来在使用光刻胶特征图案化基板前形成光刻胶特征后处理光刻胶特征。可使用所述处理(例如)以控制光刻胶特征的形状和粗糙度。
进一步改善光刻胶特征或其他图案特征的处理可为有用的，以便改善均匀性、机械稳定性、形状、抗蚀刻性或其他特征。因此，关于此等和其他考虑，可能需要本改善。
发明内容
在一个实施例中，一种用于处理基板的方法包含在所述基板上提供图案特征，所述图案特征具有侧壁；在第一曝光期间将第一离子物质植入到所述图案特征内，所述第一离子物质具有第一植入深度；以及在第二曝光期间将第二离子物质植入到所述图案特征内，所述第二离子物质具有小于所述第一植入深度的第二植入深度。
在另一实施例中，一种用于处理具有侧壁的图案特征的方法包含：在第一曝光中提供第一物质，所述第一物质经配置以穿透所述图案特征到第一深度，且经进一步配置以软化所述图案特征；以及在第二曝光期间将第二物质植入到所述图案特征内，所述第二物质包括具有小于所述第一深度的浅植入深度的离子，其中所述第二物质经配置以在所述图案特征的外部部分中产生具有大于所述图案特征的内部部分中的第二密度的第一密度的密集层。
在再一实施例中，一种用于图案化基板的方法包含在所述基板上提供光刻胶特征；将第一离子物质植入到所述光刻胶特征内，所述第一离子物质具有经配置以产生第一植入深度的第一离子能量；以及在植入所述第一离子物质后，在第二曝光期间将第二离子物质植入到所述光刻胶特征内，所述第二离子物质具有小于所述第一植入深度的第二植入深度，其中，在植入所述第一离子物质和第二离子物质后，所述光刻胶特征包括壳和内部部分，所述壳比所述内部部分密集且交联。
附图说明
图1A到1D描绘说明涉及根据本揭露揭示的各种实施例的用于处理光刻胶特征的方法中的示范性操作的各种情况下的光刻胶特征的横截面图。
图1E和1F分别描绘在于图1A和1D中描绘的情况下的光刻胶特征的俯视图。
图1G描绘根据本揭示的另一示范性实施例的在处理后的光刻胶的横截面图。
图2A到2B描绘根据本揭示的额外实施例的在根据用于处理光刻胶特征的方法的两个不同情况下的示范性光刻胶结构的横截面显微照片。
图2C描绘在使用单独植入工艺处理后的光刻胶结构的横截面显微图。
图3A描绘根据本揭示的其他实施例的在处理后的光刻胶结构的横截面显微图。
图3B描绘当更改植入操作的次序时在处理后的光刻胶结构的横截面显微图。
图4描绘示范性工艺流程。
图5描绘另一示范性工艺流程。
具体实施方式
本文中描述的实施例提供用于使用包含离子、电子和真空紫外线(ultraviolet；UV)辐射的高能(energetic)物质的多重曝光处理图案特征(例如，光刻胶特征)的技术。如本文中所使用的术语“图案特征”指例如光刻胶的特征，包含抗反射涂层(anti-reflectivecoating；ARC)的图案化底层的特征、底部抗反射涂层(bottom anti-reflective coating；BARC)的特征或用以将图案转印到基板内的其他特征。各种实施例提供与用以处理光刻胶的已知技术相比的各种优势。举例来说，当使用离子植入处理光刻胶特征时，已观测到线边缘粗糙度(line edge roughness；LER)或线宽度粗糙度(line width roughness；LWR)的改善。LER和LWR指沿着光刻胶线的边缘或光刻胶特征的线宽度(例如，沿着光刻胶特征的长度，如在平面图中查看)的变化。作为缺点，离子的植入可倾向于使光刻胶轮廓(例如，光刻胶特征的横截面轮廓)降级(degrade)。此可导致当随后将光刻胶特征用作蚀刻掩模时降级的蚀刻性能，且可限制LER或LWR(在本文中共同地被称作“LER/LWR”)的改善。
本实施例提供包含通过引导对光刻胶特征的多重曝光来修整光刻胶轮廓的能力的优势，其中曝光可构成(例如)离子的植入或对高能量电磁辐射的曝光。多重曝光可导致改善的光刻胶轮廓(端部横截面)且可另外改善线边缘粗糙度。通过提供多重曝光，可将光刻胶特征中的LER/LWR改善超过30％，包含在低频范围中改善LER/LWR，其中“低频范围”指沿着光刻胶线的相对较长的刻度变化。本实施例亦可提供关于安置于光刻胶特征之下的底层的改善的蚀刻选择率，以及关于光刻胶的已知后光刻处理的改善的光刻胶轮廓。
本实施例可尤其对于处理具有100nm或小于100nm的“临界尺寸”(criticaldimension；CD)的光刻胶特征有利，其中“CD”指最小特征大小。在这些光刻胶特征中，当光刻胶特征处于适当位置时，在基板的蚀刻后，LWR和LER可引起在基板内的特征内的CD的大且不良(desirable)变化。如所提到，虽然已知离子植入可改善LER/LWR，但可使穿透的光刻胶端部横截面轮廓降级，从而产生到光刻胶特征的不良轮廓。此可导致不太理想的蚀刻表现，如下文进一步论述。
在各种实施例中，可使用多重曝光工艺，其中光刻胶特征由在第一曝光中穿透光刻胶特征到第一深度的第一物质处理，且由植入到小于第一深度的植入深度的第二物质处理。在各种实施例中，可提供第一物质作为植入到第一植入深度或深植入深度的第一离子，且可提供第二物质作为植入到小于第一植入深度的第二植入深度或浅植入深度的第二离子。如本文中所使用，术语“植入深度”可指相对于例如光刻胶特征的特征的表面的深度，在此深度，出现注入的物质的浓度的峰值。有利地，在第一物质包含第一离子的实施例中，可植入第一离子，其中第一植入深度表示光刻胶特征的高度的大分率，例如，大于75％到100％。实施例不限于此情况。如本文中所使用的术语“植入深度”可指在光刻胶内的离子的范围Rp，如此项技术中已知。
在其他实施例中，第一植入深度可延伸到大于光刻胶特征的高度的深度，因此可将第一离子的至少一部分植入到邻近光刻胶特征安置的底层内，以用于改善的蚀刻性能。在第二曝光中，可在小于光刻胶特征的高度(例如，小于光刻胶特征的高度的50％)的第二植入深度提供第二离子。实施例不限于此情况。
在特定实施例中，引导到光刻胶特征的第一离子可选自例如氢离子、氦离子、碳离子、硼离子或氮离子的低质量离子。实施例不限于此情况。可选择第一离子的离子能量和离子剂量以修改光刻胶特征的全部或一部分。此修改可包含在光刻胶特征内产生断链，在光刻胶特征中产生交联，从光刻胶特征去除氢原子，更改光刻胶特征的密度或其他化学和/或物理效应。
在特定实施例中，在第二曝光中提供的第二离子可具有比第一离子高的质量。示范性第二离子包含惰性气体离子，例如，氩；硅离子，或含硅离子；和碳。第二离子的其他实例包含氪离子、氙离子或锗离子。实施例不限于此情况。举例而言，在一个实施例中，可将碳用作在20keV的能量下植入的第一离子，同时也将碳用作在1keV下植入的第二离子。
在其他实施例中，第一曝光的第一物质可构成真空紫外线(vacuum ultraviolet；VUV)辐射，其中VUV辐射波长小于200nm。VUV辐射可经配置以穿透到表示光刻胶特征的高度的大分率(例如，75％到100％)的深度。举例来说，在193nm光刻胶中，VUV光子可穿透大致100nm到光刻胶特征内。因此，VUV光子可全部穿透具有50nm的高度的光刻胶特征。实施例不限于此情况。对VUV光子的曝光可在曝光的光刻胶特征中产生与由对离子的曝光产生的效应类似的效应。
在其他实施例中，第一曝光的第一物质可构成(例如)由也用作用于离子植入的来源的等离子体产生的电子。电子辐射可经配置以穿透到表示光刻胶特征的高度的大分率(例如，75％到100％)的深度，到与VUV类似的效应。电子还可经配置以仅穿透光刻胶特征的高度的小分率(例如，10％到30％)，以补充更深地穿透的物质，例如，低质量离子。
在各种实施例中，第一曝光可为包含离子、VUV和电子的前述物质中的任何者的组合。
有利地，根据本揭示的各种实施例，在将离子植入到小于第一深度的植入深度的第二曝光前，可提供将第一物质穿透光刻胶层到第一深度的第一曝光。第一曝光可使光刻胶特征和其他底层均匀化(homogenize)，从而消除或减小另外对抗蚀剂轮廓和蚀刻性质具有不想要的效应的化学和机械梯度。第一曝光也可通过产生光刻胶特征的块体(或内部部分)与壳(或外部部分)之间的密度梯度来最小化在光刻胶特征的不同部分中的机械特性的差异。与第一深度相比，可在相对浅的植入深度执行第二曝光中的离子植入。因此，第二曝光可诱发包围光刻胶特征的内部部分的高度致密化的壳的形成。通过在第二曝光前提供第一曝光且因此减小光刻胶的外部部分与内部部分之间的机械特性的差异，可减小表面张力，以及另外由表面张力引起的光刻胶特征的不想要的变形。
此外，第一曝光可促进光刻胶特征的聚合物重新组织(reorganization)和回流(reflow)，从而减小LER/LWR。
在如下文所论述的各种额外实施例中，可同时执行第一曝光与第二曝光。
现在转向图1A到1D，显示说明涉及根据本揭示的各种实施例的用于处理光刻胶特征的方法中的示范性操作的各种情况下的光刻胶特征的横截面图。图1E和1F分别描绘在于图1A和1D中描绘的情况下的光刻胶特征的俯视平面图。
在图1A中，将光刻胶特征102安置于基板100上。在各种实施例中，基板100可包含多个层(未显示)，所述多个层包含例如抗反射涂层(antireflection coating；ARC)、旋涂式碳(spin on carbon；SOC)层或其他层的中间层。光刻胶特征102可特性在于沿着所显示的笛卡尔坐标系统的Z方向的高度H，以及沿着Y方向的宽度W，和沿着X方向的长度L(见图1E)。光刻胶特征102亦可特性在于LER或LWR，其中通过在沿着光刻胶特征102的长度L的不同点的宽度W的变化来测量值，如由图1E所建议。在一些实施例中，宽度W可对应于CD且可为100nm或小于100nm。在各种实施例中，光刻胶特征102可形成安置于硅晶片或在X-Y平面中具有约数百毫米的尺寸的其他基板上的特征的图案的部分。因此，光刻胶特征102可特性在于安置于基板100上的许多其他类似特征，例如，数百万或数十亿个其他类似特征。为了通过蚀刻基板100来将特征的目标形状和大小转印到基板100，改善光刻胶特征102的LWR可为有用的，同时在蚀刻前维持可接受侧壁轮廓。
图1B说明根据本实施例的方法的第一曝光，其中第一物质106经引导到光刻胶特征102。第一物质106可在一些实施例中构成离子，或在其他实施例中构成VUV辐射或电子。第一物质106可穿透到光刻胶特征102内到深度D1，如所说明。在图1B的实例中，将深度D1显示为小于高度H。替代地，在其他实施例中，深度D1可超过高度H或可与高度H相同。可以如上文所论述的更改光刻胶特征102的方式执行图1B中显示的第一曝光。
如上所指出，第一曝光可在光刻胶特征102内产生断链，在光刻胶特征102中产生交联，更改光刻胶特征102的密度，或产生其他效应。第一曝光可使光刻胶特征102均匀化，从而消除另外影响抗蚀剂轮廓和蚀刻性质的后续处理后的化学和机械梯度。第一曝光也可改善光刻胶特征102中的LER/LWR。在第一物质106构成离子且深度D1超过H的实施例中，离子可因此穿透到例如ARC层的底层(未显示)。在特定实施例中，这些离子可具有低质量，例如，1道尔顿(Dalton；Da)到12Da。到底层内的穿透可减少残余应力，且因此促进图案蚀刻转印，同时避免线扭动(wiggling)的现象。
在离子构成第一物质106的各种实施例中，可在光束线离子植入机、等离子体掺杂工具(plasma doping tool；PLAD)、具有如此项技术中已知的等离子体鞘修改器(plasmasheath modifier)的等离子体工具或能够提供离子的其他工具中将离子提供到光刻胶特征102。实施例不限于此情况。当提供为离子时，可沿着Z方向(换句话说，沿着垂直于基板100的X-Y平面)引导第一物质106作为平行离子束。替代地，也可沿着形成关于垂直于X-Y平面的非零角度的方向引导第一物质106。在其他实施例中，可在关于垂直于X-Y平面的一系列角度上提供第一物质106。用于用作第一物质106的合适离子的实例包含H+、H2 +、H3 +、He+和碳离子。在此情况下，实施例不受限制。
图1C说明根据本实施例的方法的第二曝光，其中第二物质经提供为离子108且经引导到光刻胶特征102。在不同实施例中，第二曝光可在图1A中所描绘的第一曝光后发生，或可与第一曝光同时发生。在图1C中说明的特定情境中，将光刻胶特征102描绘为具有更改的部分102A，表示由第一曝光更改的光刻胶特征102的一部分。光刻胶特征102也可展现表示光刻胶特征102的未更改部分的未更改部分102B。在第一物质106穿透到小于H的深度D1的情况中(如在图1B中所建议)，可存在未更改部分102B。替代地，在其他实施例中，D1可超过或等于H，因此在第一曝光后不存在未更改部分102B。在更改的部分102A中的更改可包含化学更改，例如，交联的改变、聚合物断链或光刻胶组合物的改变。举例来说，也可通过密度和应力的改变来物理上更改更改的部分102A。在一些实施例中，例如，当将第一物质106提供为离子时，归因于离子物质中的梯度、植入损坏(implant damage)和随位置而变(例如，沿着Z方向)的其他特征，更改的部分102A可展现性质中的梯度。
在图1C中显示的第二曝光期间，在导致小于D1的植入深度D2(见图1D)的离子能量和离子剂量下提供离子108。在一些实例中，H可范围从20nm到150nm，W可范围从10nm到100nm，且D2可范围从3nm到25nm。实施例不限于此情况。用于离子108的合适物质包含且不限于惰性气体离子、硅离子、碳离子或含硅离子。可沿着Z方向(换句话说，沿着垂直于基板100的X-Y平面)引导离子108作为平行离子束。替代地，也可沿着形成关于垂直于X-Y平面的非零角度的方向引导离子108。在其他实施例中，可在关于垂直于X-Y平面的一系列角度上提供离子108。
图1D说明在完成在图1C大体说明的第二曝光后的光刻胶特征102的所得结构。如所显示，光刻胶特征102包含具有至少沿着对应于D2的Z方向的厚度的外部部分102C。外部部分102C包围内部部分102D，表示更改的部分102A和未更改部分102B的剩余部分。
第二曝光的结果可为形成较密集的壳，如由在光刻胶特征102周围的外部部分102C所展现。如与在第一曝光中使用的离子相比在第二曝光中使用相对较重的离子可引起光刻胶聚合物的更多损坏，从而导致形成为壳且比光刻胶特征102的块体或内部部分102D密集且交联的层(图1D中显示为外部部分102C)的产生。较高密度且增大地交联可在此壳内产生张应力。根据一些实施例，可调谐离子剂量和离子能量以及离子物质以控制外部部分102C中的张应力，以充当驱动力来进一步促进一开始由图1B中显示的由第一曝光促进的光刻胶回流。此可导致在光刻胶特征102中产生较平滑的线且较低LER/LWR，如在图1F中所建议。
为了说明的简单性，在此实例中，将在光刻胶特征102之上的外部部分102C表示为具有与植入深度D2相同的厚度。在本实施例中，一般来说，高度更改的壳的实际厚度可与用以创造壳的离子的植入深度至少稍微不同。此外，外部部分102C的厚度沿着侧壁与沿着光刻胶特征102的顶部可不同。此可(例如)通过光刻胶特征的初始轮廓以及离子108的入射角度来控制。
大体在图1C中描绘的第二曝光也可用以按光刻-冻结-光刻-蚀刻(litho-freeze-litho-etch；LFLE)多重图案化方法来冻结第一图案，因此新形成的图案可在用以产生第二图案的后续光刻操作后仍存在。此外，第二曝光可改善光刻胶特征102关于底层(未显示)的蚀刻选择率，底层例如包含Si-ARC的底部抗反射涂层(bottom anti-reflective coating；BARC)。在特定实施例中，离子108构成硅离子，其中硅离子可尤其适用于改善光刻胶特征102的抗蚀刻性。此改善的抗蚀刻性可日益适用，因为随着光刻胶特征变得较小以产生较小基板特征，高度H减小了。
在多重曝光方法的示范性实施例中，第一曝光可包含相对较轻离子(例如，氢或氦离子)，其中在1×1014/cm2到2×1016/cm2的范围上且更确切地说在1×1014/cm2到5×1015/cm2的范围内且在1keV到20keV的离子能量下提供离子剂量。第二曝光可包含相对较重离子(例如，氩离子或硅离子)，其中在1×1015/cm2到3×1016/cm2的范围上且更确切地说在5×1015/cm2到3×1016/cm2的范围内且在0.5keV到3keV的离子能量下提供离子剂量。
图1G描绘根据本揭示的另一示范性实施例的在处理后的光刻胶特征102的横截面图。在此实例中，可大体如上关于图1A到1F所描述处理光刻胶特征102，保留第一物质的深度D1大于H。此导致底层120的更改的部分122的形成。在一些实施例中，底层120可为ARC层且外部部分102C的形成可赋予光刻胶特征102关于底层120的较高蚀刻选择率。
在接下来的图中，显示根据本揭示的实施例处理光刻胶特征的实验实例。图2A到2B描绘根据本揭示的额外实施例的在根据用于处理光刻胶特征的方法的两个不同情况下的示范性光刻胶结构的横截面显微照片。图2C描绘在使用单独植入工艺处理后的光刻胶结构的横截面显微图。在图2A中，光刻胶特征220具有大致70nm的宽度W1。抗蚀剂特征的轮廓稍微凹进去。在图2B中，显示根据本揭示内容的实施例的表示用多重曝光处理光刻胶特征220的光刻胶特征210。在此实例中，光刻胶特征210经受在光束线离子植入机中的H+离子的第一曝光，接着为Si离子的第二曝光。显然，线宽或宽度W2小于W1。此外，光刻胶特征210的轮廓平滑且凸出。在图2C中，显示表示在与图2B中相同的处理下的用对硅离子的曝光来处理光刻胶特征220的光刻胶特征220，保留被省略掉的对氢离子的曝光。在此实例中，光刻胶特征220的轮廓展现减小的宽度，显示为宽度W3。此外，光刻胶特征220展现特性化为颈缩的凹进去的轮廓，从而导致“蘑菇”形状，产生光刻胶特征220的不良蚀刻特性。因此，光刻胶特征210的侧壁轮廓可被视为比光刻胶特征220的侧壁轮廓凹进得少，这是由于光刻胶特征210的宽度不从光刻胶特征210的顶部部分到光刻胶特征210的下部部分有所减小。显然，光刻胶特征220的宽度确实从光刻胶特征220的顶部部分到下部部分有所减小。
在图2C的实例中，光刻胶特征220的所得轮廓可由通过光刻胶特征220的外部部分中的Si植入创造的致密化层相对于在光刻胶特征220的内部部分内的块状抗蚀剂聚合物之间的机械特性的显著差异造成。此可导致在致密化层内的张应力。光刻胶特征220可在此张应力的效应下变形，以最小化表面能，这类似于在表面张力的效应下的水滴的动作。此产生有问题的抗蚀剂轮廓，如图2C中所显示。靠近光刻胶特征的基底形成的“颈缩”可为以下各个的组合结果：(i)光刻胶“滴”的形成以最小化表面张力，和(ii)在抗蚀剂与底层(在此情况下，Si-ARC)之间的介面处的光刻胶特征220的收聚(pinching)。归因于变化的CD(例如，宽度W3)，此轮廓可负面影响后续蚀刻性能。从颈缩引起的不稳定性也可导致在蚀刻期间的线崩溃(collapsing)和扭动。
在另外实施例中，第一曝光与第二曝光之间的时间关系可变化。举例来说，第一曝光可贯穿抗蚀剂特征植入离子，且第二曝光可在抗蚀剂特征的外部区域中植入离子，如以上关于图1A到1F所描绘。在一些实施例中，可在第二曝光前或期间执行第一曝光。如下详述，当变化这两个曝光的顺序时，所得光刻胶特征的结构也变化。明确地说，如果在外部部分中植入离子的“第二”曝光发生在贯穿抗蚀剂特征植入离子的“第一”曝光前，那么产生有问题的光刻胶轮廓。
图3A和图3B描绘显示当光刻胶特征经受需要用于两个单独暴露的相同工艺条件的工艺流程时的变化结果的光刻胶特征的显微照片，保留曝光的次序在工艺流程之间颠倒。在图3A中，显示经受来自H2气体的氢离子的第一曝光、接着为Ar离子的第二曝光的光刻胶特征300。在图3B中，显示已经受Ar离子的第一曝光、接着为来自H2气体的氢离子的第二曝光的光刻胶特征320。显然，光刻胶特征300展现平滑轮廓，而光刻胶特征320展现凹进去轮廓。
其他测试数据已确认当在与相对较重离子的“第二”曝光同时进行相对较轻离子的“第一”曝光的等离子体工具中的全局曝光时，达成相同抗蚀剂平滑化同时避免颈缩，如图3A中所显示。可考虑此全局曝光提供对不同离子的两个不同同时曝光，且可(例如)通过提供具有不同离子物质(例如，氢和氩物质)的等离子体来进行此全局曝光。值得注意地，对于氢离子和氩离子，提供到抗蚀剂特征的离子的离子能量可相同。因此，与氩离子相比，氢离子的精确离子能量以及相对流量可经控制以产生目标光刻胶结构，例如，在图1D或图1G中展现的结构。
在各种实施例中，可控制在第一曝光中提供的例如氢离子的离子的剂量以避免过度溅镀和蚀刻。当第一曝光由自由基也可撞击(impinge)光刻胶特征的等离子体工具提供时，此可特别有用。也可在等离子体工具中仔细地控制离子能量和其他工艺参数以优化在第一曝光中提供到光刻胶特征的物质氢物质的类型。举例而言，在基于等离子体的工具中，除了常产生H+离子、二聚体(H2 +)和三聚体(H3 +)之外，与使用光束线离子植入机执行纯H+植入相比，也在光刻胶特征内产生不同离子轮廓。在各种实施例中，可选择例如气体流速和射频(radio frequency；RF)功率的植入参数的选择以更改不同氢离子的比率。举例来说，降低H2 +和H3 +关于H+的浓度可为有用的，因为归因于其增大的质量，二聚体和三聚体穿透到光刻胶特征的深度不如针对给定植入能量的H+。因此，在等离子体工具中用H2 +和H3 +的光刻胶特征的处理可赋予与深植入相关联的较少益处，且可因此通过等离子体工具中的工艺参数的恰当选择来减少。
此外，可修整在第一曝光中和在第二曝光中提供的离子能量和离子剂量以达成产生目标抗蚀剂轮廓与改善的LER/LWR之间的平衡，且最小化抗蚀剂材料的过度溅镀。在形成光刻胶特征的密集外部部分的第二曝光期间，离子的离子角度的控制也可有用。举例来说，按关于Z方向的非零入射角提供离子的至少一部分可为有用的(见图1A到1D)，以便在光刻胶特征的侧壁上以及光刻胶特征之上形成壳。
此外，根据各种实施例，提供在不同曝光中引导到光刻胶特征的重离子与轻离子之间的平衡。在针对选择用于多重曝光的处方(recipe)的考虑当中，在下剂量阈值(足以引起可接受的均匀化和聚合物回流)与上剂量阈值(其中在高于上阈值时，发生过度交联，从而使光刻胶硬化)之间优化用于轻离子的离子剂量。此硬化可致使LER的减小困难，且可在后续蚀刻期间造成侧壁条纹。也可选择离子剂量、离子能量和离子的挑选以避免过多的抗蚀剂损失。相对重离子(例如，硅或氩)的剂量可经选择以足以引起光刻胶特征的致密化/冻结/硬化。此重离子可损坏敏感性光刻胶，且因此可限制离子剂量以减少光刻胶损坏。
此外，通过自由基的溅镀和潜在蚀刻可为在等离子体工具中进行的离子植入工艺的整体部分。结果，在第一曝光和第二曝光的处理后，CD(W)的减小可为不可避免的。通过平衡轻与重离子的工艺参数，根据各种实施例，可以相对较少溅镀和/或蚀刻来促进光刻胶特征的回流，因此使CD损失最小化。事实上，在第一曝光和第二曝光后，产生可控制的CD损失(CD调整)可为有用的，因为CD调整提供在基板内产生小于单独通过光刻产生的光刻胶特征的经蚀刻特征的机制。
根据额外实施例，在多重曝光期间可控制支撑光刻胶特征的基板的基板温度，以改善光刻胶特征的所得结构。在一些实施例中，基板温度可范围在25℃与75℃之间以便促进减小LER/LWR，同时避免光刻胶特征的过度流动。在特定实施例中，可使用55℃的基板温度。
虽然以上实例已聚焦于用于处理光刻胶特征的实施例，但在其他实施例中，可执行多重曝光以处理其他图案特征，例如，安置于光刻胶特征下的底层。举例来说，为了将图案转印到基板层以保持于基板内，此硅或多晶硅多层可用作图案化层，包含光刻胶、ARC层、碳层、硬掩模等等。一开始由光刻胶特征界定的图案可转印到中间层或安置于光刻胶层下的层，包含(例如)ARC层。在一个实例中，在光刻胶层的图案化以形成至少一个光刻胶特征后，在去除光刻胶层的区域中曝光底层ARC层。随后可蚀刻ARC层，将光刻胶特征的图案转印到ARC层内，从而导致一或多个经图案化的ARC特征。
根据额外实施例，在图案化ARC层以产生ARC特征后，可如以上大体所描述来执行多重曝光，其中第一曝光穿透通过ARC特征到第一深度，且使用植入离子的第二曝光将离子植入到植入物到比第一深度浅的第二深度。此可用以按类似于以上关于光刻胶特征描述的方式改善ARC特征的形状。举例来说，一些ARC材料当经受以上描述的多重曝光处理时，可使聚合物组成具有易于减小的粗糙度。
在一些实施例中，可在光刻胶特征处于ARC特征上方的适当位置时，执行ARC特征的多重曝光处理。举例来说，可在蚀刻期间去除光刻胶特征的大部分以形成ARC特征，因此植入离子或电子或VUV辐射易于穿透到ARC特征内。
在额外实施例中，可执行第一多重曝光处理以处理光刻胶特征，且可执行第二多重曝光处理以处理例如ARC特征的底层的特征。替代地，在另外实施例中，可通过多重曝光仅处理ARC特征。
图4描显示范性工艺流程400。在块402，在第一曝光中，将第一离子引导到图案特征。在一些情况下，第一离子可经配置以穿透到至少与图案特征的高度一样大的第一深度。在一些情况下，第一物质可包括相对轻离子，例如，氢、氦或碳。在块404，在第二曝光中，将第二离子引导到图案特征。在各种实施例中，第二曝光包括在第一曝光期间或之后引导到图案特征的相对较重离子。第二曝光的离子可经配置以穿透到图案特征内到小于第一深度的第二深度，且可产生比图案特征的内部部分相对密集的光刻胶特征的外部部分。
图5描显示范性工艺流程500。在块502，在第一曝光中提供第一物质，其中第一物质经配置以穿透图案特征到第一深度，且经进一步配置以软化图案特征。在各种实施例中，第一物质可包括离子、真空紫外辐射或电子。在一些实施例中，图案特征可包括经图案化光刻胶特征，而在其他实施例中，图案特征可包括经图案化抗反射涂层特征或其他经图案化特征。在一些实施例中，第一深度可表示整个图案特征由第一物质穿透的位置。在块504，在第二曝光期间，将第二物质植入到图案特征内，第二物质包括具有小于第一深度的浅植入深度的离子。第二物质可经配置以在图案特征的外部部分中产生具有大于图案特征的内部部分中的第二密度的第一密度的密集层。
总而言之，本实施例提供包含通过引导对光刻胶特征的多重曝光来修整光刻胶轮廓的能力的优势，其中多重曝光可导致改善的横截面光刻胶轮廓和改善的线边缘粗糙度。本实施例亦可提供关于安置于光刻胶特征之下的底层的改善的蚀刻选择率，以及关于光刻胶的已知后光刻处理的改善的光刻胶轮廓。
本揭示内容在范围上不受本文中所描述的具体实施例限制。实际上，除本文所描述的实施例和修改外，所属领域的一般技术人员从前述描述和附图将显而易见本发明的其他各种实施例和对本揭示内容的修改。因此，这些其他实施例和修改意欲属于本揭示内容的范围。此外，尽管本文中已出于特定目的在特定环境下在特定实施方案的情况下描述了本揭示内容，但所属领域的一般技术人员将认识到，有用性并不限于此，并且出于任何数目个目的，本揭示内容可有益地在任何数目个环境中实施。因此，上文阐述的权利要求书应鉴于如本文中所描述的本揭示内容的完全广度和精神来解释。

Claims (15)

1.一种用于处理基板的方法，包括：
在所述基板上提供图案特征，所述图案特征具有侧壁；
在第一曝光期间将第一离子物质植入到所述图案特征内，所述第一离子物质具有第一植入深度；以及
在第二曝光期间将第二离子物质植入到所述图案特征内，所述第二离子物质具有小于所述第一植入深度的第二植入深度。
2.根据权利要求1所述的用于处理基板的方法，其中所述图案特征为第一图案特征，且其中所述侧壁具有第一侧壁轮廓，所述第一侧壁轮廓比第二侧壁轮廓凹进得少，所述第二侧壁轮廓形成于使用所述第二曝光植入所述第二离子物质的第二图案特征上，且不将使用所述第一曝光的所述第一离子物质植入。
3.根据权利要求1所述的用于处理基板的方法，其中所述第一曝光在所述第二曝光前执行。
4.根据权利要求1所述的用于处理基板的方法，其中所述第一曝光与所述第二曝光同时执行。
5.根据权利要求1所述的用于处理基板的方法，其中所述第二离子物质包括大于3道尔顿的质量。
6.根据权利要求1所述的用于处理基板的方法，其中所述第二离子物质经配置以在所述图案特征的外部部分中产生具有大于所述图案特征的内部部分中的第二密度的第一密度的密集层。
7.根据权利要求1所述的用于处理基板的方法，其中所述第一离子物质包括氢离子、氦离子、碳离子、硼离子或氮离子。
8.根据权利要求1所述的用于处理基板的方法，其中所述图案特征为邻近中间层安置的光刻胶特征，其中所述第一植入深度经配置以将所述第一离子物质中的至少一些放置于所述中间层内。
9.根据权利要求1所述的用于处理基板的方法，其中所述第一离子物质和所述第二离子物质包括同一离子物质，其中所述第一曝光包括第一离子能量，且所述第二曝光包括小于所述第一离子能量的第二离子能量。
10.根据权利要求1所述的用于处理基板的方法，其中所述图案特征为经图案化的抗反射涂层(ARC)特征，所述用于处理基板的方法还包括当将抗反射涂层安置于所述光刻胶特征下时，蚀刻经图案化的光刻胶特征，以便形成所述经图案化的抗反射涂层特征。
11.一种用于处理具有侧壁的图案特征的方法，包括：
在第一曝光中提供第一物质，所述第一物质经配置以穿透所述图案特征到第一深度，且经进一步配置以软化所述图案特征；以及
在第二曝光期间将第二物质植入到所述图案特征内，所述第二物质包括具有小于所述第一深度的浅植入深度的离子，其中所述第二物质经配置以在所述图案特征的外部部分中产生具有大于所述图案特征的内部部分中的第二密度的第一密度的密集层。
12.根据权利要求11所述的用于处理具有侧壁的图案特征的方法，其中所述侧壁具有第一侧壁轮廓，所述第一侧壁轮廓比第二侧壁轮廓凹进得少，所述第二侧壁轮廓形成于使用所述第二曝光植入所述离子的第二图案特征上，且不经受所述第一曝光。
13.根据权利要求11所述的用于处理具有侧壁的图案特征的方法，其中所述第一曝光包括离子、真空紫外辐射和电子中的至少一个。
14.根据权利要求11所述的用于处理具有侧壁的图案特征的方法，其中所述第一曝光包括第一离子，其中所述离子包括具有大于所述第一离子的质量的第二离子，且其中所述第一离子具有大于所述第二离子的所述浅植入深度的深植入深度。
15.一种用于图案化基板的方法，
在所述基板上提供光刻胶特征；
将第一离子物质植入到所述光刻胶特征内，所述第一离子物质具有经配置以产生第一植入深度的第一离子能量；以及
在植入所述第一离子物质后，在第二曝光期间将第二离子物质植入到所述光刻胶特征内，所述第二离子物质具有小于所述第一植入深度的第二植入深度，
其中，在所述植入所述第一离子物质和所述第二离子物质后，所述光刻胶特征包括壳和内部部分，所述壳比所述内部部分密集且交联。
CN201580073031.2A 2015-01-23 2015-12-30 用于处理图案特征的多重曝光处理 Active CN107112211B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562106874P 2015-01-23 2015-01-23
US62/106,874 2015-01-23
US14/645,646 US9512517B2 (en) 2015-01-23 2015-03-12 Multiple exposure treatment for processing a patterning feature
US14/645,646 2015-03-12
PCT/US2015/068047 WO2016118299A1 (en) 2015-01-23 2015-12-30 Multiple exposure treatment for processing a patterning feature

Publications (2)

Publication Number Publication Date
CN107112211A true CN107112211A (zh) 2017-08-29
CN107112211B CN107112211B (zh) 2021-06-29

Family

ID=56417577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580073031.2A Active CN107112211B (zh) 2015-01-23 2015-12-30 用于处理图案特征的多重曝光处理

Country Status (6)

Country Link
US (1) US9512517B2 (zh)
JP (1) JP6725518B2 (zh)
KR (1) KR102401846B1 (zh)
CN (1) CN107112211B (zh)
TW (1) TWI604508B (zh)
WO (1) WO2016118299A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109960106A (zh) * 2017-11-30 2019-07-02 台湾积体电路制造股份有限公司 用于光刻图案化的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102468232B1 (ko) * 2017-10-11 2022-11-21 삼성전자주식회사 기판 식각 방법
US10643858B2 (en) * 2017-10-11 2020-05-05 Samsung Electronics Co., Ltd. Method of etching substrate
US11372332B2 (en) * 2018-10-26 2022-06-28 Tokyo Electron Limited Plasma treatment method to improve photo resist roughness and remove photo resist scum

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010012672A1 (en) * 1995-07-17 2001-08-09 Dennison Charles H. Method of forming CMOS integrated circuitry
JP2001358061A (ja) * 2000-04-12 2001-12-26 Mitsubishi Electric Corp 半導体装置の製造方法
US20030176041A1 (en) * 2001-04-24 2003-09-18 Hynix Semiconductor Inc. Method for fabricating semiconductor device
CN101278375A (zh) * 2005-11-16 2008-10-01 株式会社尼康 基板处理方法、光掩膜的制造方法及光掩膜、以及元件制造方法
US20100159681A1 (en) * 2008-12-18 2010-06-24 Sharp Kabushiki Kaisha Ion implantation method and method for manufacturing semiconductor apparatus
CN103426760A (zh) * 2012-05-16 2013-12-04 上海华虹Nec电子有限公司 P型ldmos表面沟道器件的制造工艺
US20140272728A1 (en) * 2013-03-14 2014-09-18 Varian Semiconductor Equipment Associates, Inc. Techniques for processing photoresist features using ions

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648198A (en) * 1994-12-13 1997-07-15 Kabushiki Kaisha Toshiba Resist hardening process having improved thermal stability
KR0161389B1 (ko) * 1995-02-16 1999-01-15 윤종용 마스크 및 이를 사용한 패턴형성방법
JPH11102899A (ja) * 1997-09-26 1999-04-13 Sanyo Electric Co Ltd 半導体装置の製造方法
EP0940846A1 (en) 1998-03-06 1999-09-08 Interuniversitair Micro-Elektronica Centrum Vzw Method for stripping ion implanted photoresist layer
US6864144B2 (en) * 2002-05-30 2005-03-08 Intel Corporation Method of stabilizing resist material through ion implantation
US6811956B1 (en) * 2002-06-24 2004-11-02 Advanced Micro Devices, Inc. Line edge roughness reduction by plasma treatment before etch
JP4538209B2 (ja) * 2003-08-28 2010-09-08 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
JP2005197348A (ja) * 2004-01-05 2005-07-21 Semiconductor Leading Edge Technologies Inc 半導体製造装置及び半導体装置の製造方法
JP2011520142A (ja) 2008-05-01 2011-07-14 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 高密度注入レジストの除去のための低ｐＨ混合物
CN101752205A (zh) * 2008-12-01 2010-06-23 中芯国际集成电路制造(上海)有限公司 收缩线型图形特征尺寸的方法
US8236659B2 (en) 2010-06-16 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Source and drain feature profile for improving device performance and method of manufacturing same
JP5674375B2 (ja) * 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8133804B1 (en) 2010-10-01 2012-03-13 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying patterned photoresist using multi-step ion implantation
US9159810B2 (en) * 2012-08-22 2015-10-13 Advanced Ion Beam Technology, Inc. Doping a non-planar semiconductor device
US9268228B2 (en) * 2013-02-23 2016-02-23 Varian Semiconductor Equipment Associates, Inc. Techniques for patterning a substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010012672A1 (en) * 1995-07-17 2001-08-09 Dennison Charles H. Method of forming CMOS integrated circuitry
JP2001358061A (ja) * 2000-04-12 2001-12-26 Mitsubishi Electric Corp 半導体装置の製造方法
US20030176041A1 (en) * 2001-04-24 2003-09-18 Hynix Semiconductor Inc. Method for fabricating semiconductor device
CN101278375A (zh) * 2005-11-16 2008-10-01 株式会社尼康 基板处理方法、光掩膜的制造方法及光掩膜、以及元件制造方法
US20100159681A1 (en) * 2008-12-18 2010-06-24 Sharp Kabushiki Kaisha Ion implantation method and method for manufacturing semiconductor apparatus
CN103426760A (zh) * 2012-05-16 2013-12-04 上海华虹Nec电子有限公司 P型ldmos表面沟道器件的制造工艺
US20140272728A1 (en) * 2013-03-14 2014-09-18 Varian Semiconductor Equipment Associates, Inc. Techniques for processing photoresist features using ions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109960106A (zh) * 2017-11-30 2019-07-02 台湾积体电路制造股份有限公司 用于光刻图案化的方法
CN109960106B (zh) * 2017-11-30 2023-06-09 台湾积体电路制造股份有限公司 用于光刻图案化的方法

Also Published As

Publication number Publication date
CN107112211B (zh) 2021-06-29
US20160215385A1 (en) 2016-07-28
JP6725518B2 (ja) 2020-07-22
TWI604508B (zh) 2017-11-01
KR20170105601A (ko) 2017-09-19
WO2016118299A1 (en) 2016-07-28
JP2018508815A (ja) 2018-03-29
US9512517B2 (en) 2016-12-06
KR102401846B1 (ko) 2022-05-25
TW201630046A (zh) 2016-08-16

Similar Documents

Publication Publication Date Title
JP5858496B2 (ja) 多段階イオン注入を利用してパターニングされたフォトレジストを修正する方法およびシステム
KR102489215B1 (ko) 유사 원자층 에칭 방법
JP5728566B2 (ja) イオン注入を用いて基板のパターン化特徴を変更するための方法及びシステム
JP6091490B2 (ja) レジスト形状におけるクリティカルディメンション及びラフネスの制御方法及び制御システム
CN107112211A (zh) 用于处理图案特征的多重曝光处理
JP2013527595A5 (zh)
US8952344B2 (en) Techniques for processing photoresist features using ions
JP2013546165A (ja) レジストフィーチャの表面粗度を低減する方法、パターニングレジストフィーチャの粗度を修正する方法、および、レジストフィーチャを処理するシステム
US10363687B2 (en) Mold and method for manufacturing the same
TW201604020A (zh) 用於疊對與邊緣放置誤差的局部應力調控
US9268228B2 (en) Techniques for patterning a substrate
JP4951981B2 (ja) インプリント用モールド及びその製造方法
US6864144B2 (en) Method of stabilizing resist material through ion implantation
US9735013B2 (en) Ion implantation for improved contact hole critical dimension uniformity
JP2018508815A5 (zh)
US9885957B2 (en) Ion-assisted deposition and implantation of photoresist to improve line edge roughness
KR20220025163A (ko) 에칭 장치
US9520290B1 (en) Ion implantation for improved etch performance
CN111627798B (zh) 半导体结构及其形成方法
US20240071773A1 (en) Ion implantation for increased adhesion with resist material
Ma et al. Post-litho line edge/width roughness smoothing by ion implantations
CN105448704B (zh) 刻蚀方法
CN113451123A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant