TWI604508B - 用於處理圖案特徵的多重曝光處理 - Google Patents

用於處理圖案特徵的多重曝光處理 Download PDF

Info

Publication number
TWI604508B
TWI604508B TW104143480A TW104143480A TWI604508B TW I604508 B TWI604508 B TW I604508B TW 104143480 A TW104143480 A TW 104143480A TW 104143480 A TW104143480 A TW 104143480A TW I604508 B TWI604508 B TW I604508B
Authority
TW
Taiwan
Prior art keywords
exposure
ion
photoresist
feature
processing
Prior art date
Application number
TW104143480A
Other languages
English (en)
Other versions
TW201630046A (zh
Inventor
崔斯坦 Ｙ． 馬
莫林 Ｋ． 彼特森
約翰 哈塔拉
盧多維克 葛特
Original Assignee
瓦里安半導體設備公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瓦里安半導體設備公司 filed Critical 瓦里安半導體設備公司
Publication of TW201630046A publication Critical patent/TW201630046A/zh
Application granted granted Critical
Publication of TWI604508B publication Critical patent/TWI604508B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0279—Ionlithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

用於處理圖案特徵的多重曝光處理 〔對相關申請案的交叉參考〕
本申請案主張2015年1月23日申請的題目為“用於處理圖案特徵的多重曝光處理(Multiple exposure treatment for processing a patterning feature)”且被以引用的方式全部併入本文中的美國臨時專利申請案第62/106,874號的優先權。
本實施例是關於基板圖案化，且更確切地說，是關於用於用離子處理圖案特徵的技術。
隨著半導體裝置縮減到較小尺寸，已出現了更準確地界定和控制用以圖案化基板的光阻(抗蝕劑)特徵的尺寸和形狀的需求。已開發了各種技術來在使用光阻特徵圖案化基板前形成光阻特徵後處理光阻特徵。可使用所述處理(例如)以控制光阻特徵的形狀和粗糙度。
進一步改善光阻特徵或其他圖案特徵的處理可為有用 的，以便改善均勻性、機械穩定性、形狀、抗蝕刻性或其他特徵。因此，關於此等和其他考慮，可能需要本改善。
在一個實施例中，一種用於處理基板的方法包含在所述基板上提供圖案特徵，所述圖案特徵具有側壁；在第一曝光期間將第一離子物質植入到所述圖案特徵內，所述第一離子物質具有第一植入深度；以及在第二曝光期間將第二離子物質植入到所述圖案特徵內，所述第二離子物質具有小於所述第一植入深度的第二植入深度。
在另一實施例中，一種用於處理具有側壁的圖案特徵的方法包含：在第一曝光中提供第一物質，所述第一物質經配置以穿透所述圖案特徵到第一深度，且經進一步配置以軟化所述圖案特徵；以及在第二曝光期間將第二物質植入到所述圖案特徵內，所述第二物質包括具有小於所述第一深度的淺植入深度的離子，其中所述第二物質經配置以在所述圖案特徵的外部部分中產生具有大於所述圖案特徵的內部部分中的第二密度的第一密度的密集層。
在再一實施例中，一種用於圖案化基板的方法包含在所述基板上提供光阻特徵；將第一離子物質植入到所述光阻特徵內，所述第一離子物質具有經配置以產生第一植入深度的第一離子能量；以及在植入所述第一離子物質後，將第二離子物質植入 到所述光阻特徵內，所述第二離子物質具有小於所述第一植入深度的第二植入深度，其中，在植入所述第一離子物質和第二離子物質後，所述光阻特徵包括殼和內部部分，所述殼比所述內部部分密集且交聯。
100‧‧‧基板
102、210、220、300、320‧‧‧光阻特徵
102A‧‧‧更改的部分
102B‧‧‧未更改部分
102C‧‧‧外部部分
102D‧‧‧內部部分
106‧‧‧第一物質
108‧‧‧離子
120‧‧‧底層
122‧‧‧更改的部分
400、502‧‧‧示範性製程流程
402、404、502、504‧‧‧塊
D1‧‧‧深度
D2‧‧‧植入深度
H‧‧‧高度
L‧‧‧長度
W、W1、W2、W3‧‧‧寬度
圖1A到1D描繪說明涉及根據本揭露的各種實施例的用於處理光阻特徵的方法中的示範性操作的各種情況下的光阻特徵的橫截面圖。
圖1E和1F分別描繪在於圖1A和1D中描繪的情況下的光阻特徵的俯視圖。
圖1G描繪根據本揭露的另一示範性實施例的在處理後的光阻的橫截面圖。
圖2A到2B描繪根據本揭露的額外實施例的在根據用於處理光阻特徵的方法的兩個不同情況下的示範性光阻結構的橫截面顯微照片。
圖2C描繪在使用單獨植入製程處理後的光阻結構的橫截面顯微圖。
圖3A描繪根據本揭露的其他實施例的在處理後的光阻結構的橫截面顯微圖。
圖3B描繪當更改植入操作的次序時在處理後的光阻結構的 橫截面顯微圖。
圖4描繪示範性製程流程。
圖5描繪另一示範性製程流程。
本文中描述的實施例提供用於使用包含離子、電子和真空紫外線((ultraviolet；UV)輻射的高能(energetic)物質的多重曝光處理圖案特徵(例如，光阻特徵)的技術。如本文中所使用的術語“圖案特徵”指例如光阻的特徵，包含抗反射塗層(anti-reflective coating；ARC)的圖案化底層的特徵、底部抗反射塗層(bottom anti-reflective coating；BARC)的特徵或用以將圖案轉印到基板內的其他特徵。各種實施例提供與用以處理光阻的已知技術相比的各種優勢。舉例來說，當使用離子植入處理光阻特徵時，已觀測到線邊緣粗糙度(line edge roughness；LER)或線寬度粗糙度(line width roughness；LWR)的改善。LER和LWR指沿著光阻線的邊緣或光阻特徵的線寬度(例如，沿著光阻特徵的長度，如在平面圖中查看)的變化。作為缺點，離子的植入可傾向於使光阻輪廓(例如，光阻特徵的橫截面輪廓)降級(degrade)。此可導致當隨後將光阻特徵用作蝕刻掩模時降級的蝕刻性能，且可限制LER或LWR(在本文中共同地被稱作“LER/LWR”)的改善。
本實施例提供包含通過引導對光阻特徵的多重曝光來修 整光阻輪廓的能力的優勢，其中曝光可構成(例如)離子的植入或對高能量電磁輻射的曝光。多重曝光可導致改善的光阻輪廓(端部橫截面)且可另外改善線邊緣粗糙度。通過提供多重曝光，可將光阻特徵中的LER/LWR改善超過30%，包含在低頻範圍中改善LER/LWR，其中“低頻範圍”指沿著光阻線的相對較長的刻度變化。本實施例亦可提供關於安置於光阻特徵之下的底層的改善的蝕刻選擇率，以及關於光阻的已知後光刻處理的改善的光阻輪廓。
本實施例可尤其對於處理具有100nm或小於100nm的“臨界尺寸”(critical dimension；CD)的光阻特徵有利，其中“CD”指最小特徵大小。在這些光阻特徵中，當光阻特徵處於適當位置時，在基板的蝕刻後，LWR和LER可引起在基板內的特徵內的CD的大且不良(desirable)變化。如所提到，雖然已知離子植入可改善LER/LWR，但可使穿透的光阻端部橫截面輪廓降級，從而產生到光阻特徵的不良輪廓。此可導致不太理想的蝕刻表現，如下文進一步論述。
在各種實施例中，可使用多重曝光製程，其中光阻特徵由在第一曝光中穿透光阻特徵到第一深度的第一物質處理，且由植入到小於第一深度的植入深度的第二物質處理。在各種實施例中，可提供第一物質作為植入到第一植入深度或深植入深度的第一離子，且可提供第二物質作為植入到小於第一植入深度的第二植入深度或淺植入深度的第二離子。如本文中所使用，術語“植入深度”可指相對於例如光阻特徵的特徵的表面的深度，在此深 度，出現注入的物質的濃度的峰值。有利地，在第一物質包含第一離子的實施例中，可植入第一離子，其中第一植入深度表示光阻特徵的高度的大分率，例如，大於75%到100%。實施例不限於此情況。如本文中所使用的術語“植入深度”可指在光阻內的離子的範圍Rp，如此項技術中已知。
在其他實施例中，第一植入深度可延伸到大於光阻特徵的高度的深度，因此可將第一離子的至少一部分植入到鄰近光阻特徵安置的底層內，以用於改善的蝕刻性能。在第二曝光中，可在小於光阻特徵的高度(例如，小於光阻特徵的高度的50%)的第二植入深度提供第二離子。實施例不限於此情況。
在特定實施例中，引導到光阻特徵的第一離子可選自例如氫離子、氦離子、碳離子、硼離子或氮離子的低質量離子。實施例不限於此情況。可選擇第一離子的離子能量和離子劑量以修改光阻特徵的全部或一部分。此修改可包含在光阻特徵內產生斷鏈，在光阻特徵中產生交聯，從光阻特徵去除氫原子，更改光阻特徵的密度或其他化學和/或物理效應。
在特定實施例中，在第二曝光中提供的第二離子可具有比第一離子高的質量。示範性第二離子包含惰性氣體離子，例如，氬、矽離子、含矽離子或碳。第二離子的其他實例包含氪離子、氙離子或鍺離子。實施例不限於此情況。舉例而言，在一個實施例中，可將碳用作在20keV的能量下植入的第一離子，同時也將碳用作在1keV下植入的第二離子。
在其他實施例中，第一曝光的第一物質可構成真空紫外線(vacuum ultraviolet；VUV)輻射，其中VUV輻射波長小於200nm。VUV輻射可經配置以穿透到表示光阻特徵的高度的大分率(例如，75%到100%)的深度。舉例來說，在193nm光阻中，VUV光子可穿透大致100nm到光阻特徵內。因此，VUV光子可全部穿透具有50nm的高度的光阻特徵。實施例不限於此情況。對VUV光子的曝光可在曝光的光阻特徵中產生與由對離子的曝光產生的效應類似的效應。
在其他實施例中，第一曝光的第一物質可構成(例如)由也用作用於離子植入的來源的電漿產生的電子。電子輻射可經配置以穿透到表示光阻特徵的高度的大分率(例如，75%到100%)的深度，到與VUV類似的效應。電子還可經配置以僅穿透光阻特徵的高度的小分率(例如，10%到30%)，以補充更深地穿透的物質，例如，低質量離子。
在各種實施例中，第一曝光可為包含離子、VUV和電子的前述物質中的任何者的組合。
有利地，根據本揭露的各種實施例，在將離子植入到小於第一深度的植入深度的第二曝光前，可提供將第一物質穿透光阻層到第一深度的第一曝光。第一曝光可使光阻特徵和其他底層均勻化(homogenize)，從而消除或減小另外對抗蝕劑輪廓和蝕刻性質具有不想要的效應的化學和機械梯度。第一曝光也可通過產生光阻特徵的塊體(或內部部分)與殼(或外部部分)之間的密度梯度 來最小化在光阻特徵的不同部分中的機械特性的差異。與第一深度相比，可在相對淺的植入深度執行第二曝光中的離子植入。因此，第二曝光可誘發包圍光阻特徵的內部部分的高度緻密化的殼的形成。通過在第二曝光前提供第一曝光且因此減小光阻的外部部分與內部部分之間的機械特性的差異，可減小表面張力，以及另外由表面張力引起的光阻特徵的不想要的變形。
此外，第一曝光可促進光阻特徵的聚合物重新組織(reorganization)和回流(reflow)，從而減小LER/LWR。
在如下文所論述的各種額外實施例中，可同時執行第一曝光與第二曝光。
現在轉向圖1A到1D，繪示說明涉及根據本揭露的各種實施例的用於處理光阻特徵的方法中的示範性操作的各種情況下的光阻特徵的橫截面圖。圖1E和1F分別描繪在於圖1A和1D中描繪的情況下的光阻特徵的俯視平面圖。
在圖1A中，將光阻特徵102安置於基板100上。在各種實施例中，基板100可包含多個層(未繪示)，所述多個層包含例如抗反射塗層(antireflection coating；ARC)、旋塗式碳(spin on carbon；SOC)層或其他層的中間層。光阻特徵102可特性在於沿著所繪示的笛卡爾坐標系統的Z方向的高度H，以及沿著Y方向的寬度W，和沿著X方向的長度L(見圖1E)。光阻特徵102亦可特性在於LER或LWR，其中通過在沿著光阻特徵102的長度L的不同點的寬度W的變化來測量值，如由圖1E所建議。在一些 實施例中，寬度W可對應於CD且可為100nm或小於100nm。在各種實施例中，光阻特徵102可形成安置於矽晶片或在X-Y平面中具有約數百毫米的尺寸的其他基板上的特徵的圖案的部分。因此，光阻特徵102可特性在於安置於基板100上的許多其他類似特徵，例如，數百萬或數十億個其他類似特徵。為了通過蝕刻基板100來將特徵的目標形狀和大小轉印到基板100，改善光阻特徵102的LWR可為有用的，同時在蝕刻前維持可接受側壁輪廓。
圖1B說明根據本實施例的方法的第一曝光，其中第一物質106經引導到光阻特徵102。第一物質106可在一些實施例中構成離子，或在其他實施例中構成VUV輻射或電子。第一物質106可穿透到光阻特徵102內到深度D1，如所說明。在圖1B的實例中，將深度D1繪示為小於高度H。替代地，在其他實施例中，深度D1可超過高度H或可與高度H相同。可以如上文所論述的更改光阻特徵102的方式執行圖1B中繪示的第一曝光。
如上所指出，第一曝光可在光阻特徵102內產生斷鏈，在光阻特徵102中產生交聯，更改光阻特徵102的密度，或產生其他效應。第一曝光可使光阻特徵102均勻化，從而消除另外影響抗蝕劑輪廓和蝕刻性質的後續處理後的化學和機械梯度。第一曝光也可改善光阻特徵102中的LER/LWR。在第一物質106構成離子且深度D1超過H的實施例中，離子可因此穿透到例如ARC層的底層(未繪示)。在特定實施例中，這些離子可具有低質量，例如，1道爾頓(Dalton；Da)到12Da。到底層內的穿透可減少 殘餘應力，且因此促進圖案蝕刻轉印，同時避免線扭動(wiggling)的現象。
在離子構成第一物質106的各種實施例中，可在光束線離子植入機、電漿摻雜工具(plasma doping tool；PLAD)、具有如此項技術中已知的電漿鞘修改器(plasma sheath modifier)的電漿工具或能夠提供離子的其他工具中將離子提供到光阻特徵102。實施例不限於此情況。當提供為離子時，可沿著Z方向(換句話說，沿著垂直於基板100的X-Y平面)引導第一物質106作為平行離子束。替代地，也可沿著形成關於垂直於X-Y平面的非零角度的方向引導第一物質106。在其他實施例中，可在關於垂直於X-Y平面的一系列角度上提供第一物質106。用於用作第一物質106的合適離子的實例包含H+、H2 +、H3 +、He+和碳離子。在此情況下，實施例不受限制。
圖1C說明根據本實施例的方法的第二曝光，其中第二物質經提供為離子108且經引導到光阻特徵102。在不同實施例中，第二曝光可在圖1A中所描繪的第一曝光後發生，或可與第一曝光同時發生。在圖1C中說明的特定情境中，將光阻特徵102描繪為具有更改的部分102A，表示由第一曝光更改的光阻特徵102的一部分。光阻特徵102也可展現表示光阻特徵102的未更改部分的未更改部分102B。在第一物質106穿透到小於H的深度D1的情況中(如在圖1B中所建議)，可存在未更改部分102B。替代地，在其他實施例中，D1可超過或等於H，因此在第一曝光後不存在 未更改部分102B。在更改的部分102A中的更改可包含化學更改，例如，交聯的改變、聚合物斷鏈或光阻組合物的改變。舉例來說，也可通過密度和應力的改變來物理上更改更改的部分102A。在一些實施例中，例如，當將第一物質106提供為離子時，歸因於離子物質中的梯度、植入損壞(implant damage)和隨位置而變(例如，沿著Z方向)的其他特徵，更改的部分102A可展現性質中的梯度。
在圖1C中繪示的第二曝光期間，在導致小於D1的植入深度D2(見圖1D)的離子能量和離子劑量下提供離子108。在一些實例中，H可範圍從20nm到150nm，W可範圍從10nm到100nm，且D2可範圍從3nm到25nm。實施例不限於此情況。用於離子108的合適物質包含且不限於惰性氣體離子、矽離子、碳離子或含矽離子。可沿著Z方向(換句話說，沿著垂直於基板100的X-Y平面)引導離子108作為平行離子束。替代地，也可沿著形成關於垂直於X-Y平面的非零角度的方向引導離子108。在其他實施例中，可在關於垂直於X-Y平面的一系列角度上提供離子108。
圖1D說明在完成在圖1C大體說明的第二曝光後的光阻特徵102的所得結構。如所繪示，光阻特徵102包含具有至少沿著對應於D2的Z方向的厚度的外部部分102C。外部部分102C包圍內部部分102D，表示更改的部分102A和未更改部分102B的剩餘部分。
第二曝光的結果可為形成較密集的殼，如由在光阻特徵 102周圍的外部部分102C所展現。如與在第一曝光中使用的離子相比在第二曝光中使用相對較重的離子可引起光阻聚合物的更多損壞，從而導致形成為殼且比光阻特徵102的塊體或內部部分102D密集且交聯的層(圖1D中繪示為外部部分102C)的產生。較高密度且增大地交聯可在此殼內產生張應力。根據一些實施例，可調諧離子劑量和離子能量以及離子物質以控制外部部分102C中的張應力，以充當驅動力來進一步促進一開始由圖1B中繪示的由第一曝光促進的光阻回流。此可導致在光阻特徵102中產生較平滑的線且較低LER/LWR，如在圖1F中所建議。
為了說明的簡單性，在此實例中，將在光阻特徵102之上的外部部分102C表示為具有與植入深度D2相同的厚度。在本實施例中，一般來說，高度更改的殼的實際厚度可與用以創造殼的離子的植入深度至少稍微不同。此外，外部部分102C的厚度沿著側壁與沿著光阻特徵102的頂部可不同。此可(例如)通過光阻特徵的初始輪廓以及離子108的入射角度來控制。
大體在圖1C中描繪的第二曝光也可用以按光刻-凍結-光刻-蝕刻(litho-freeze-litho-etch；LFLE)多重圖案化方法來凍結第一圖案，因此新形成的圖案可在用以產生第二圖案的後續光刻操作後仍存在。此外，第二曝光可改善光阻特徵102關於底層(未繪示)的蝕刻選擇率，底層例如包含Si-ARC的底部抗反射塗層(bottom anti-reflective coating；BARC)。在特定實施例中，離子108構成矽離子，其中矽離子可尤其適用於改善光阻特徵102的抗 蝕刻性。此改善的抗蝕刻性可日益適用，因為隨著光阻特徵變得較小以產生較小基板特徵，高度H減小了。
在多重曝光方法的示範性實施例中，第一曝光可包含相對較輕離子(例如，氫或氦離子)，其中在1×1014/cm2到2×1016/cm2的範圍上且更確切地說在1×1014/cm2到5×1015/cm2的範圍內且在1keV到20keV的離子能量下提供離子劑量。第二曝光可包含對第二離子物質的曝光，其中所述第二離子物質包含大於3道爾頓的質量。舉例來說，第二曝光可包含相對較重離子(例如，氬離子或矽離子)，其中在1×1015/cm2到3×1016/cm2的範圍上且更確切地說在5×1015/cm2到3×1016/cm2的範圍內且在0.5keV到3keV的離子能量下提供離子劑量。
圖1G描繪根據本揭露的另一示範性實施例的在處理後的光阻特徵102的橫截面圖。在此實例中，可大體如上關於圖1A到1F所描述處理光阻特徵102，保留第一物質的深度D1大於H。此導致底層120的更改的部分122的形成。在一些實施例中，底層120可為ARC層且外部部分102C的形成可賦予光阻特徵102關於底層120的較高蝕刻選擇率。
在接下來的圖中，繪示根據本揭露的實施例處理光阻特徵的實驗實例。圖2A到2B描繪根據本揭露的額外實施例的在根據用於處理光阻特徵的方法的兩個不同情況下的示範性光阻結構的橫截面顯微照片。圖2C描繪在使用單獨植入製程處理後的光阻結構的橫截面顯微圖。在圖2A中，光阻特徵200具有大致70nm 的寬度W1。抗蝕劑特徵的輪廓稍微凹進去。在圖2B中，繪示根據本揭露內容的實施例的表示多重曝光後來處理光阻特徵200的光阻特徵210。在此實例中，光阻特徵210經受在光束線離子植入機中的H+離子的第一曝光，接著為Si離子的第二曝光。顯然，線寬或寬度W2小於W1。此外，光阻特徵210的輪廓平滑且凸出。在圖2C中，繪示表示在與圖2B中相同的處理下(除了省略對氫離子的曝光)的對矽離子的曝光之後來處理光阻特徵200的光阻特徵220。在此實例中，光阻特徵220的輪廓展現減小的寬度，繪示為寬度W3。此外，光阻特徵220展現特性化為頸縮的凹進去的輪廓，從而導致“蘑菇”形狀，產生光阻特徵220的不良蝕刻特性。因此，光阻特徵210的側壁輪廓可被視為比光阻特徵220的側壁輪廓凹進得少，這是由於光阻特徵210的寬度不從光阻特徵210的頂部部分到光阻特徵210的下部部分有所減小。顯然，光阻特徵220的寬度確實從光阻特徵220的頂部部分到下部部分有所減小。
在圖2C的實例中，光阻特徵220的所得輪廓可由通過光阻特徵220的外部部分中的Si植入創造的緻密化層相對於在光阻特徵220的內部部分內的塊狀抗蝕劑聚合物之間的機械特性的顯著差異造成。此可導致在緻密化層內的張應力。光阻特徵220可在此張應力的效應下變形，以最小化表面能，這類似於在表面張力的效應下的水滴的動作。此產生有問題的抗蝕劑輪廓，如圖2C中所繪示。靠近光阻特徵的基底形成的“頸縮”可為以下各者的 組合結果：(i)光阻“滴”的形成以最小化表面張力，和(ii)在抗蝕劑與底層(在此情況下，Si-ARC)之間的介面處的光阻特徵220的收聚(pinching)。歸因於變化的CD(例如，寬度W3)，此輪廓可負面影響後續蝕刻性能。從頸縮引起的不穩定性也可導致在蝕刻期間的線崩潰(collapsing)和扭動。
在另外實施例中，第一曝光與第二曝光之間的時間關係可變化。舉例來說，第一曝光可貫穿抗蝕劑特徵植入離子，且第二曝光可在抗蝕劑特徵的外部區域中植入離子，如以上關於圖1A到1F所描繪。在一些實施例中，可在第二曝光前或期間執行第一曝光。如下詳述，當變化這兩個曝光的順序時，所得光阻特徵的結構也變化。明確地說，如果在外部部分中植入離子的“第二”曝光發生在貫穿抗蝕劑特徵植入離子的“第一”曝光前，那麼產生有問題的光阻輪廓。
圖3A和圖3B描繪繪示當光阻特徵經受需要用於兩個單獨暴露的相同製程條件的製程流程時的變化結果的光阻特徵的顯微照片，保留曝光的次序在製程流程之間顛倒。在圖3A中，繪示經受來自H2氣體的氫離子的第一曝光、接著為Ar離子的第二曝光的光阻特徵300。在圖3B中，繪示已經受Ar離子的第一曝光、接著為來自H2氣體的氫離子的第二曝光的光阻特徵320。顯然，光阻特徵300展現平滑輪廓，而光阻特徵320展現凹進去輪廓。
其他測試資料已確認當在與相對較重離子的“第二”曝光同時進行相對較輕離子的“第一”曝光的電漿工具中的全局曝 光時，達成相同抗蝕劑平滑化同時避免頸縮，如圖3A中所繪示。可考慮此全局曝光提供對不同離子的兩個不同同時曝光，且可(例如)通過提供具有不同離子物質(例如，氫和氬物質)的電漿來進行此全局曝光。值得注意地，對於氫離子和氬離子，提供到抗蝕劑特徵的離子的離子能量可相同。因此，與氬離子相比，氫離子的精確離子能量以及相對流量可經控制以產生目標光阻結構，例如，在圖1D或圖1G中展現的結構。
在各種實施例中，可控制在第一曝光中提供的例如氫離子的離子的劑量以避免過度濺鍍和蝕刻。當第一曝光由自由基也可撞擊(impinge)光阻特徵的電漿工具提供時，此可特別有用。也可在電漿工具中仔細地控制離子能量和其他製程參數以優化在第一曝光中提供到光阻特徵的物質例如氫物質的類型。舉例而言，在基於電漿的工具中，除了常產生H+離子、二聚體(H2 +)和三聚體(H3 +)之外，與使用光束線離子植入機執行純H+植入相比，也在光阻特徵內產生不同離子輪廓。在各種實施例中，可選擇例如氣體流速和射频(radio frequency；RF)功率的植入參數的選擇以更改不同氫離子的比率。舉例來說，降低H2 +和H3 +關於H+的濃度可為有用的，因為歸因於其增大的質量，二聚體和三聚體穿透到光阻特徵的深度不如針對給定植入能量的H+。因此，在電漿工具中用H2 +和H3 +的光阻特徵的處理可賦予與深植入相關聯的較少益處，且可因此通過電漿工具中的製程參數的恰當選擇來減少。
此外，可修整在第一曝光中和在第二曝光中提供的離子 能量和離子劑量以達成產生目標抗蝕劑輪廓與改善的LER/LWR之間的平衡，且最小化抗蝕劑材料的過度濺鍍。在形成光阻特徵的密集外部部分的第二曝光期間，離子的離子角度的控制也可有用。舉例來說，按關於Z方向的非零入射角提供離子的至少一部分可為有用的(見圖1A到1D)，以便在光阻特徵的側壁上以及光阻特徵之上形成殼。
此外，根據各種實施例，提供在不同曝光中引導到光阻特徵的重離子與輕離子之間的平衡。在針對選擇用於多重曝光的處方(recipe)的考慮當中，在下劑量閾值(足以引起可接受的均勻化和聚合物回流)與上劑量閾值(其中在高於上閾值時，發生過度交聯，從而使光阻硬化)之間優化用於輕離子的離子劑量。此硬化可致使LER的減小困難，且可在後續蝕刻期間造成側壁條紋。也可選擇離子劑量、離子能量和離子的挑選以避免過多的抗蝕劑損失。相對重離子(例如，矽或氬)的劑量可經選擇以足以引起光阻特徵的緻密化/凍結/硬化。此重離子可損壞敏感性光阻，且因此可限制離子劑量以減少光阻損壞。
此外，通過自由基的濺鍍和潛在蝕刻可為在電漿工具中進行的離子植入製程的整體部分。結果，在第一曝光和第二曝光的處理後，CD(W)的減小可為不可避免的。通過平衡輕與重離子的製程參數，根據各種實施例，可以相對較少濺鍍和/或蝕刻來促進光阻特徵的回流，因此使CD損失最小化。事實上，在第一曝光和第二曝光後，產生可控制的CD損失(CD調整)可為有用的， 因為CD調整提供在基板內產生小於單獨通過光刻產生的光阻特徵的經蝕刻特徵的機制。
根據額外實施例，在多重曝光期間可控制支撐光阻特徵的基板的基板溫度，以改善光阻特徵的所得結構。在一些實施例中，基板溫度可範圍在25℃與75℃之間以便促進減小LER/LWR，同時避免光阻特徵的過度流動。在特定實施例中，可使用55℃的基板溫度。
雖然以上實例已聚焦於用於處理光阻特徵的實施例，但在其他實施例中，可執行多重曝光以處理其他圖案特徵，例如，安置於光阻特徵下的底層。舉例來說，為了將圖案轉印到基板層以保持於基板(例如矽或多晶矽)內，多層可用作圖案化層，包含光阻、ARC層、碳層、硬掩模等等。一開始由光阻特徵界定的圖案可轉印到中間層或安置於光阻層下的層，包含(例如)ARC層。在一個實例中，在光阻層的圖案化以形成至少一個光阻特徵後，在去除光阻層的區域中曝光底層ARC層。隨後可蝕刻ARC層，將光阻特徵的圖案轉印到ARC層內，從而導致一或多個經圖案化的ARC特徵。
根據額外實施例，在圖案化ARC層以產生ARC特徵後，可如以上大體所描述來執行多重曝光，其中第一曝光穿透通過ARC特徵到第一深度，且使用植入離子的第二曝光將離子植入到植入物到比第一深度淺的第二深度。此可用以按類似於以上關於光阻特徵描述的方式改善ARC特徵的形狀。舉例來說，一些ARC 材料當經受以上描述的多重曝光處理時，可使聚合物組成具有易於減小的粗糙度。
在一些實施例中，可在光阻特徵處於ARC特徵上方的適當位置時，執行ARC特徵的多重曝光處理。舉例來說，可在蝕刻期間去除光阻特徵的大部分以形成ARC特徵，因此植入離子、電子或VUV輻射易於穿透到ARC特徵內。
在額外實施例中，可執行第一多重曝光處理以處理光阻特徵，且可執行第二多重曝光處理以處理例如ARC特徵的底層的特徵。替代地，在另外實施例中，可通過多重曝光僅處理ARC特徵。
圖4描繪示範性製程流程400。在塊402，在第一曝光中，將第一離子引導到圖案特徵。在一些情況下，第一離子可經配置以穿透到至少與圖案特徵的高度一樣大的第一深度。在一些情況下，第一物質可包括相對輕離子，例如，氫、氦或碳。在塊404，在第二曝光中，將第二離子引導到圖案特徵。在各種實施例中，第二曝光包括在第一曝光期間或之後引導到圖案特徵的相對較重離子。第二曝光的離子可經配置以穿透到圖案特徵內到小於第一深度的第二深度，且可產生比圖案特徵的內部部分相對密集的光阻特徵的外部部分。
圖5描繪示範性製程流程500。在塊502，在第一曝光中提供第一物質，其中第一物質經配置以穿透圖案特徵到第一深度，且經進一步配置以軟化圖案特徵。在各種實施例中，第一物 質可包括離子、真空紫外輻射或電子。在一些實施例中，圖案特徵可包括經圖案化光阻特徵，而在其他實施例中，圖案特徵可包括經圖案化抗反射塗層特徵或其他經圖案化特徵。在一些實施例中，第一深度可表示整個圖案特徵由第一物質穿透的位置。在塊504，在第二曝光期間，將第二物質植入到圖案特徵內，第二物質包括具有小於第一深度的淺植入深度的離子。第二物質可經配置以在圖案特徵的外部部分中產生具有大於圖案特徵的內部部分中的第二密度的第一密度的密集層。
總而言之，本實施例提供包含通過引導對光阻特徵的多重曝光來修整光阻輪廓的能力的優勢，其中多重曝光可導致改善的橫截面光阻輪廓和改善的線邊緣粗糙度。本實施例亦可提供關於安置於光阻特徵之下的底層的改善的蝕刻選擇率，以及關於光阻的已知後光刻處理的改善的光阻輪廓。
本揭露內容在範圍上不受本文中所描述的具體實施例限制。實際上，除本文所描述的實施例和修改外，所屬領域的一般技術人員從前述描述和附圖將顯而易見本發明的其他各種實施例和對本揭露內容的修改。因此，這些其他實施例和修改意欲屬於本揭露內容的範圍。此外，儘管本文中已出於特定目的在特定環境下在特定實施方案的情況下描述了本揭露內容，但所屬領域的一般技術人員將認識到，有用性並不限於此，並且出於任何數目個目的，本揭露內容可有益地在任何數目個環境中實施。因此，上文闡述的權利要求書應鑒於如本文中所描述的本揭露內容的完 全廣度和精神來解釋。
100‧‧‧基板
102‧‧‧光阻特徵
102A‧‧‧更改的部分
102B‧‧‧未更改部分
108‧‧‧離子

Claims (20)

  1. 一種用於處理基板的方法，包括：在所述基板上提供圖案特徵，所述圖案特徵具有側壁；在第一曝光期間將第一離子物質植入到所述圖案特徵內，所述第一離子物質具有第一植入深度；以及在第二曝光期間將第二離子物質植入到所述圖案特徵內，所述第二離子物質具有小於所述第一植入深度的第二植入深度，其中所述圖案特徵為鄰近中間層安置的光阻特徵，其中所述第一植入深度經配置以將所述第一離子物質中的至少一些放置於所述中間層內。
  2. 如申請專利範圍第1項所述的用於處理基板的方法，其中所述圖案特徵為第一圖案特徵，且其中所述第一圖案特徵的寬度不從所述第一圖案特徵的頂部部分到所述第一圖案特徵的下部部分有所減小，且其中被使用所述第二曝光的所述第二離子物質植入且不被使用所述第一曝光的所述第一離子物質植入的第二圖案特徵的寬度從所述第二圖案特徵的頂部部分到所述第二圖案特徵的下部部分有所減小。
  3. 如申請專利範圍第2項所述的用於處理基板的方法，其中所述第一圖案特徵與所述第二圖案特徵具有沿第一方向的同一抗蝕高度以及沿與所述第一方向垂直的第二方向的同一寬度。
  4. 如申請專利範圍第1項所述的用於處理基板的方法，其中所述第一曝光在所述第二曝光前執行。
  5. 如申請專利範圍第1項所述的用於處理基板的方法，其中所述第一曝光與所述第二曝光同時執行。
  6. 如申請專利範圍第1項所述的用於處理基板的方法，其中所述第二離子物質包括大於3道爾頓的質量。
  7. 如申請專利範圍第1項所述的用於處理基板的方法，其中所述第二離子物質經配置以在所述圖案特徵的外部部分中產生具有大於所述圖案特徵的內部部分中的第二密度的第一密度的密集層。
  8. 如申請專利範圍第1項所述的用於處理基板的方法，其中所述第一離子物質包括氫離子、氦離子、碳離子、硼離子或氮離子。
  9. 如申請專利範圍第8項所述的用於處理基板的方法，其中所述第二離子物質包括氬離子、矽離子、氪離子、氙離子或鍺離子。
  10. 如申請專利範圍第8項所述的用於處理基板的方法，其中所述第一曝光包含1×1014/cm2到2×1016/cm2的離子劑量以及1keV到20keV的離子能量。
  11. 如申請專利範圍第10項所述的用於處理基板的方法，其中所述第二曝光包含1×1015/cm2到3×1016/cm2的離子劑量以及0.5keV到3keV的離子能量。
  12. 如申請專利範圍第1項所述的用於處理基板的方法，其中在所述第一曝光期間與所述第二曝光期間的基板溫度在25℃與75℃之間。
  13. 如申請專利範圍第1項所述的用於處理基板的方法，其中所述第一離子物質和所述第二離子物質包括同一離子物質，其中所述第一曝光包括第一離子能量，且所述第二曝光包括小於所述第一離子能量的第二離子能量。
  14. 一種用於圖案化基板的方法，包括：在所述基板上提供光阻特徵；將第一離子物質植入到所述光阻特徵內，所述第一離子物質具有經配置以產生第一植入深度的第一離子能量；以及在植入所述第一離子物質後，在第二曝光期間將第二離子物質植入到所述光阻特徵內，所述第二離子物質具有小於所述第一植入深度的第二植入深度，其中，在植入所述第一離子物質和所述第二離子物質後，所述光阻特徵包括殼和內部部分，所述殼比所述內部部分密集且交聯。
  15. 如申請專利範圍第14項所述的用於圖案化基板的方法，其中所述第一離子物質包括氫離子、氦離子、碳離子、硼離子或氮離子。
  16. 如申請專利範圍第14項所述的用於圖案化基板的方法，其中所述第二離子物質包括氬離子、矽離子、氪離子、氙離子或鍺離子。
  17. 一種用於處理基板的方法，包括：在所述基板上提供圖案特徵，所述圖案特徵具有側壁；在第一曝光期間將第一離子物質植入到所述圖案特徵內，所述第一離子物質具有第一植入深度；以及在第二曝光期間將第二離子物質植入到所述圖案特徵內，所述第二離子物質具有小於所述第一植入深度的第二植入深度，其中所述第一離子物質包括氫離子、氦離子、碳離子、硼離子或氮離子，所述圖案特徵為光阻特徵，且在植入所述第一離子物質與所述第二離子物質之後，所述光阻特徵包括殼和內部部分，所述殼比所述內部部分密集。
  18. 如申請專利範圍第17項所述的用於處理基板的方法，其中所述第二離子物質包括氬離子、矽離子、氪離子、氙離子或鍺離子。
  19. 如申請專利範圍第17項所述的用於處理基板的方法，其中所述第一曝光包含1×1014/cm2到2×1016/cm2的離子劑量以及1keV到20keV的離子能量，且其中所述第二曝光包含1×1015/cm2到3×1016/cm2的離子劑量以及0.5keV到3keV的離子能量。
  20. 如申請專利範圍第17項所述的用於處理基板的方法，其中所述圖案特徵更包括圖案化抗反射塗層特徵。
TW104143480A 2015-01-23 2015-12-24 用於處理圖案特徵的多重曝光處理 TWI604508B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562106874P 2015-01-23 2015-01-23
US14/645,646 US9512517B2 (en) 2015-01-23 2015-03-12 Multiple exposure treatment for processing a patterning feature

Publications (2)

Publication Number Publication Date
TW201630046A TW201630046A (zh) 2016-08-16
TWI604508B true TWI604508B (zh) 2017-11-01

Family

ID=56417577

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104143480A TWI604508B (zh) 2015-01-23 2015-12-24 用於處理圖案特徵的多重曝光處理

Country Status (6)

Country Link
US (1) US9512517B2 (zh)
JP (1) JP6725518B2 (zh)
KR (1) KR102401846B1 (zh)
CN (1) CN107112211B (zh)
TW (1) TWI604508B (zh)
WO (1) WO2016118299A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643858B2 (en) * 2017-10-11 2020-05-05 Samsung Electronics Co., Ltd. Method of etching substrate
KR102468232B1 (ko) * 2017-10-11 2022-11-21 삼성전자주식회사 기판 식각 방법
US10522349B2 (en) * 2017-11-30 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-reflective coating by ion implantation for lithography patterning
US11372332B2 (en) * 2018-10-26 2022-06-28 Tokyo Electron Limited Plasma treatment method to improve photo resist roughness and remove photo resist scum

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648198A (en) * 1994-12-13 1997-07-15 Kabushiki Kaisha Toshiba Resist hardening process having improved thermal stability
KR0161389B1 (ko) * 1995-02-16 1999-01-15 윤종용 마스크 및 이를 사용한 패턴형성방법
US6004854A (en) * 1995-07-17 1999-12-21 Micron Technology, Inc. Method of forming CMOS integrated circuitry
JPH11102899A (ja) * 1997-09-26 1999-04-13 Sanyo Electric Co Ltd 半導体装置の製造方法
EP0940846A1 (en) 1998-03-06 1999-09-08 Interuniversitair Micro-Elektronica Centrum Vzw Method for stripping ion implanted photoresist layer
JP2001358061A (ja) * 2000-04-12 2001-12-26 Mitsubishi Electric Corp 半導体装置の製造方法
KR100364122B1 (en) * 2001-04-24 2002-12-11 Hynix Semiconductor Inc Method for fabricating semiconductor device
US6864144B2 (en) * 2002-05-30 2005-03-08 Intel Corporation Method of stabilizing resist material through ion implantation
US6811956B1 (en) * 2002-06-24 2004-11-02 Advanced Micro Devices, Inc. Line edge roughness reduction by plasma treatment before etch
JP4538209B2 (ja) 2003-08-28 2010-09-08 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
JP2005197348A (ja) * 2004-01-05 2005-07-21 Semiconductor Leading Edge Technologies Inc 半導体製造装置及び半導体装置の製造方法
EP1953806A1 (en) * 2005-11-16 2008-08-06 Nikon Corporation Substrate processing method, photomask manufacturing method, photomask and device manufacturing method
EP2288965A4 (en) 2008-05-01 2011-08-10 Advanced Tech Materials LOW PH MIXTURES FOR REMOVAL OF HIGH DENSITY IMPLANTED RESERVE
CN101752205A (zh) * 2008-12-01 2010-06-23 中芯国际集成电路制造(上海)有限公司 收缩线型图形特征尺寸的方法
JP2010147252A (ja) * 2008-12-18 2010-07-01 Sharp Corp イオン注入方法、および半導体装置の製造方法
US8236659B2 (en) 2010-06-16 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Source and drain feature profile for improving device performance and method of manufacturing same
JP5674375B2 (ja) * 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8133804B1 (en) 2010-10-01 2012-03-13 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying patterned photoresist using multi-step ion implantation
CN103426760B (zh) * 2012-05-16 2016-02-10 上海华虹宏力半导体制造有限公司 P型ldmos表面沟道器件的制造工艺
US9159810B2 (en) * 2012-08-22 2015-10-13 Advanced Ion Beam Technology, Inc. Doping a non-planar semiconductor device
US9268228B2 (en) * 2013-02-23 2016-02-23 Varian Semiconductor Equipment Associates, Inc. Techniques for patterning a substrate
US8952344B2 (en) 2013-03-14 2015-02-10 Varian Semiconductor Equipment Associates Techniques for processing photoresist features using ions

Also Published As

Publication number Publication date
KR20170105601A (ko) 2017-09-19
JP6725518B2 (ja) 2020-07-22
JP2018508815A (ja) 2018-03-29
CN107112211A (zh) 2017-08-29
US9512517B2 (en) 2016-12-06
CN107112211B (zh) 2021-06-29
TW201630046A (zh) 2016-08-16
KR102401846B1 (ko) 2022-05-25
WO2016118299A1 (en) 2016-07-28
US20160215385A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
TWI520181B (zh) 使用多階離子植入將圖案化光阻改質的方法及其系統
US8460569B2 (en) Method and system for post-etch treatment of patterned substrate features
TWI636485B (zh) 利用離子佈植於非晶碳膜中開發高蝕刻選擇性的硬光罩材料
JP5728566B2 (ja) イオン注入を用いて基板のパターン化特徴を変更するための方法及びシステム
TWI604508B (zh) 用於處理圖案特徵的多重曝光處理
US8952344B2 (en) Techniques for processing photoresist features using ions
US8435727B2 (en) Method and system for modifying photoresist using electromagnetic radiation and ion implantation
US10332748B2 (en) Etch rate modulation through ion implantation
US20190348279A1 (en) Method for patterning a material layer with desired dimensions
WO2017112354A1 (en) Ion-assisted deposition and implantation of photoresist to improve line edge roughness
US10363687B2 (en) Mold and method for manufacturing the same
JP2018518846A (ja) フィン・リセスなし、ゲート−スペーサのプルダウンなしのＦｉｎＦＥＴのスペーサ・エッチング方法
JP2018508815A5 (zh)
US9885957B2 (en) Ion-assisted deposition and implantation of photoresist to improve line edge roughness
US9735013B2 (en) Ion implantation for improved contact hole critical dimension uniformity
KR20130124149A (ko) 이온 주입을 사용하는 기판 패턴화된 특징부들의 수정 방법 및 시스템
US9520290B1 (en) Ion implantation for improved etch performance