JP2008524836A - 小型マイクロ波パッケージ及び該パッケージの製造方法 - Google Patents

小型マイクロ波パッケージ及び該パッケージの製造方法 Download PDF

Info

Publication number
JP2008524836A
JP2008524836A JP2007546022A JP2007546022A JP2008524836A JP 2008524836 A JP2008524836 A JP 2008524836A JP 2007546022 A JP2007546022 A JP 2007546022A JP 2007546022 A JP2007546022 A JP 2007546022A JP 2008524836 A JP2008524836 A JP 2008524836A
Authority
JP
Japan
Prior art keywords
lid
chip
active surface
integrated circuit
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007546022A
Other languages
English (en)
Other versions
JP4794569B2 (ja
Inventor
アレクサンドル、ブスムラン
Original Assignee
ユナイテッド モノリシック セミコンダクターズ エスアーエス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユナイテッド モノリシック セミコンダクターズ エスアーエス filed Critical ユナイテッド モノリシック セミコンダクターズ エスアーエス
Publication of JP2008524836A publication Critical patent/JP2008524836A/ja
Application granted granted Critical
Publication of JP4794569B2 publication Critical patent/JP4794569B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cookers (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Non-Reversible Transmitting Devices (AREA)
  • Packages (AREA)

Abstract

本発明は、アクティブ面（６２）を備えたマイクロ波チップ（６０）を有する小型マイクロ波パッケージに関する。チップは、そのアクティブ面に固定されチップを少なくとも部分的に覆っている保護蓋（７２）を有する。この蓋は、チップのアクティブ面と一緒になってキャビティ（９４、９６、９８）を形成する少なくとも１つの凹部を有する。
用途：小型マイクロ波パッケージ
【選択図】図５

Description

本発明は２００ＧＨｚまでの周波数で動作するマイクロ波集積回路のカプセル化のための小型パッケージ、特にカプセル化された集積回路を保護するための小型パッケージに関する。
ますます高い周波数でのマイクロ波用途の開発によって、高いレベル集積化及び圧縮化を備えた集積回路への需要が高まっている。
従来技術のマイクロ波パッケージは、例えば有機（ＰＣＢ）技術又はセラミック技術を使用する。これらのパッケージに共通の原理は、パッケージ内に電子チップを実装し、マイクロストリップ線路を有する回路の場合は主に導電ワイヤを介してパッケージを相互接続、又は頻度は低いが単平面回路の場合ははんだバンプによってパッケージを相互接続することにある。集積回路は、特に蓋でパッケージを封止することによって、物理的、化学的、又は外部環境からもたらされるその他の形態の攻撃から保護される。
図１に、１ＧＨｚ〜１００ＧＨｚの周波数帯で動作するＭＭＩＣ（モノリシックマイクロ波集積回路）と一般に呼ばれる従来技術のマイクロ波パッケージの構成例を示す。
図１に示すマイクロ波パッケージは、アクティブマイクロ波部品１４（特にトランジスタ）及び電気伝導体１６を統合するアクティブ面１２と、このアクティブ面の反対側に位置する背面１８とを備えたマイクロ波チップ１０を本質的に有する。チップ１０は、その背面１８を介して、マイクロ波パッケージの金属底部２０に実装される。パッケージは相互接続回路（又は受信回路（ｒｅｃｅｉｖｉｎｇ ｃｉｒｃｕｉｔ））に実装するために金属リード２２の形の電気接触を含むが、これについては図示しない。
図１に示すパッケージの金属リード２２は、パッケージに機械的に固定されており、電気ワイヤ２４によってチップのアクティブ面上の電気伝導体１６と接続されていることから、金属リード２２によってチップとパッケージの外部環境との電気的な接続が提供される。
図１に示すパッケージは蓋２６によって封止され、外部環境からチップを保護する。このため、チップは、蓋で封止されたパッケージによって形成される空気（又はガス封入）キャビティ２８内にある。
図１に示すマイクロ波パッケージは、例えば他の電子回路と相互接続させるために、電子カードに実装することを目的とする。
図２及び図３は、集積回路を保護するための従来技術の他の２つの手法を示す。
図２は、アクティブ面４２と、このアクティブ面の反対側に位置する背面４５とを有するマイクロ波チップ４０を示し、該アクティブ面は電気伝導体４３を含むとともにアクティブマイクロ波部品４４を統合しており、該背面は電気伝導体４６を含んでいる。
集積回路４０を保護するために、厚さ数ミクロンの保護誘電体層４８をチップのアクティブ面４２に蒸着（ＢＣＢ（ベンゾシクロブテン）技術）して、トランジスタやエアブリッジ等、集積回路における壊れやすい要素を保護している。
図３では、アクティブ面４２に保護誘電体層４８を含む集積回路４０が、マイクロ波パッケージ５２の基板５０上に実装される。チップのアクティブ面１２にある電気伝導体１６は、ワイヤ５４によって、パッケージ上の電気コネクタ５６に電気的に接続される。
チップ４０が基板５０上に実装され、組み立てられると、集積回路４０全体に誘電体の層（又はグロブ）５８を蒸着（「グロブトップ（ｇｌｏｂ ｔｏｐ）」技術）することでパッケージ５２が封止され、外部環境から保護される。
マイクロ波パッケージの集積回路を保護するためのこのような従来技術の種々のソリューションには、特に以下のような欠点がある：
− 既存のパッケージのフットプリント（およそ２０ｍｍ２）。
− 特に高速（特にマイクロ波）のロジック及びアナログ用途における電気的な性能の低下。この問題の原因は、相互接続（ボンディングワイヤやトランジション線路（ｔｒａｎｓｉｔｉｏｎ ｌｉｎｅ）等）の長さ、及び従来技術のパッケージの寸法と関連付けられた寄生要素にある。特に、これらのパッケージの、結果として発生する寄生インダクタンスは、カプセル化された回路のゲイン、安定性、及び動作周波数を制限する。
− 従来技術の特定のパッケージソリューションの表面実装手法との非互換性。
− パッケージ化された部品をテストするための生産設備（試験治具、ハンドラ等）の必要性。
更に、保護誘電体に基づくソリューションの主な欠点として以下のようなものが挙げられる。
− アクティブ部品（トランジスタ）及びパッシブ部品の寄生容量を増やす結果となる誘電体の使用に起因して、特にマイクロ波用途の場合に性能が大幅に低下する。
− 特に高速ロジック及びアナログ用途において電気性能が低下する。この性能低下はボンディングワイヤの長さに起因するものである。
従来技術のマイクロ波パッケージの欠点を軽減するために、本発明では、アクティブ面を備えるマイクロ波チップを有する小型マイクロ波パッケージであって、該チップが、アクティブ面に固定され少なくともチップを部分的に覆う保護蓋を含み、該蓋が、チップのアクティブ面と一緒になってキャビティを形成する少なくとも１つの凹部を含むことを特徴とする小型マイクロ波パッケージを提案する。
本発明によるパッケージの好ましい実施形態では、蓋がチップのアクティブ面全体を覆う。
本発明に係るパッケージの他の実施形態では、蓋は複数の凹部を含み、凹部の各々はチップのアクティブ面と一緒になってキャビティを形成する。
本発明の主な目的は、２００ＧＨｚまでの周波数で動作する高性能で低コストの小型マイクロ波パッケージを提供することにある。
本発明の他の目的は、表面実装技術（ＳＭＤ、つまり表面実装部品）と互換性のある小型マイクロ波パッケージを提供することにある。
本発明の他の目的は、パッケージ内にカプセル化された集積回路のアクティブ面を完全に保護し、集積回路を丈夫で扱いやすいものとすることにある。
本発明はまた、パッケージの一括製造のための方法に関し、その結果としてパッケージの製造コストが削減される。
本発明は、添付の図面を参照しながら小型マイクロ波パッケージの例示的な実施形態を用いてよく理解できるであろう。
図４は、本発明に係るマイクロ波パッケージを示したものである。マイクロ波パッケージは、アクティブ面６２とこのアクティブ面の反対側に位置する背面６６とを備えるマイクロ波チップ（又は集積回路）６０を有している。該アクティブ面はその面上に電気伝導体６４を含み、アクティブマイクロ波部品６５を統合している。該背面は、集積回路を他の集積回路と相互接続したり集積回路をモールドパッケージにカプセル化したりする場合等に必要な収容基板（図示せず）に集積回路を実装するために、電気伝導体６８を含んでいる。
集積回路６０は、チップのアクティブ面６２と平行な上部プレート７４を有する保護蓋７２を含む。上部プレート７４は、該プレートと垂直な壁７６によって延長され、チップと一緒になって、蓋の上部プレート７４とアクティブ面との間に位置するキャビティ８０を形成するようにチップのアクティブ面６２と接触する端部７８で終端している。
公知の方法によってチップに取り付けられる蓋７２は、アクティブ面６２全面を覆う。
面積が集積回路６０の面積に近いがそれよりは小さく、厚さが非常に薄い蓋７２は好ましくは、シリコン、プラスチック、ダイヤモンド、ガラス、有機又は高分子材料、金属から選択される材料で製造される。
図５は、図４のパッケージの第１の変形例を示す。この第１の変形例では、蓋７２は、チップのアクティブ面６２と一緒になって、他の複数のキャビティ９４、９６、９８を形成するようにこの蓋の上部プレート７４に対して垂直な他の壁９０、９２を有する。
チップのアクティブ面と一緒に複数のキャビティを形成する蓋の利点は、チップのアクティブ面の複数の区域を電磁的に分離、又はチップのアクティブ面の複数の区域と外部環境との間を電磁的に分離できることである。この電磁的な分離はパッケージを蓋で封止することで実現され、その他の製造作業は一切伴わないため、パッケージの製造が簡略化される。
チップのアクティブ面と面する側にある、蓋の凹部は、エッチング又はモールディングのいずれかによって製造できる。このように製造される凹部は、該アクティブ面と一緒になって、キャビティ８０、９４、９６、９８を形成する。蓋は、プレートの凹部の縁を介してチップのアクティブ面と接触することで、蓋とアクティブ面との間にキャビティを形成する。
図６は、図４のパッケージの第２の変形例を示す。この第２の変形例では、蓋７２は支柱１００を備える。この支柱は、蓋の上部プレート７４の下に配置され、支柱の端部１０２を介してチップのアクティブ面６２と接触する。このような支柱は、集積回路で該蓋７２を支えることを目的とする。このようにするため、支柱は蓋の壁７６と同じ高さＨを有し、壁７６と支柱１００はそれぞれの端部７８、１０２を介してチップのアクティブ面と接触する。
図７は、図４のパッケージの第３の変形例の部分投影図を示す。この第３の変形例では、蓋は、チップのアクティブ面６２に面するプレート７２の面８４に電気伝導体及び熱伝導体１１０を含み、この蓋上の電気及び熱伝導体はアクティブ面にある電気伝導体１１２と接触している。
図７に示す実施形態では、アクティブ面にある電気伝導体１１２は、チップのアクティブ面の電界効果トランジスタのソースＳである。ソースＳは蓋７２のグラウンドに接続され、トランジスタによって生成された熱を排熱する。
一般に、蓋の電気伝導体及び熱伝導体１１０は、一方でチップ上の電気伝導体（例えばグランド導体）との電気接続を提供し、もう一方でチップによって生じる熱の蓋への排熱を提供する。
蓋の実際の実施形態では、蓋の凹部の深さＨ、つまり、保護された集積回路のキャビティの深さは、１０〜５００ミクロンの範囲にある。
所定のマイクロ波チップ用途では、蓋と集積回路によって形成されるキャビティを使用してマイクロ波フィルタ又は導波管が製造される。
図８に示す本発明に係るマイクロ波パッケージの他の実施形態では、保護蓋７２を含む集積回路６０は、電気コンタクト１１８（例えばはんだバンプ）を介してパッケージの底部１２０に実装される。このパッケージ底部には、集積回路６０と比べて電気伝導体の分解能（ｅｌｅｃｔｒｉｃａｌ ｃｏｎｄｕｃｔｏｒ ｒｅｓｏｌｕｔｉｏｎ）が低い受信回路にパッケージを実装するための一連の電気コネクタ１２２（又はリードフレーム）が含まれる。
図８のパッケージは、モールディング１１４によって封止されており、チップ６０が保護蓋７２によってカプセル化され、パッケージを受信回路と相互接続するために電気コンタクト１１２が露出されている。
図９は、本発明に係るマイクロ波パッケージのもう１つの実施形態を示し、これはチップのアクティブ面よりも面積が小さい蓋を含む。
図９のパッケージは、アクティブ面１３０を備えた集積回路６０を有する。このアクティブ面は、その面上に電気伝導体１３２を有し、これらの電気伝導体の中でも、チップを外部回路に電気的に接続するための電気接続部１３４を有する。
チップは、アクティブ面１３０に固定された蓋１３６によって保護されている。この蓋は、図４のパッケージの蓋と構造は同じであるが、チップのアクティブ面よりも面積が小さくくなっており、チップの電気接続部１３４を露出させておくためにチップを部分的に覆っている。チップは、電気コンタクトを含む収容基板（図示せず）に実装してもよい。その後、基板の電気コンタクトが相互接続ワイヤ１３８（点線で示す）によってチップ上の電気接続部１３４に接続される。
本発明はまた、本発明に係る小型マイクロ波パッケージの一括製造のための方法にも関する。
図１０ａ、１０ｂ、１０ｃ、１０ｄ、及び１０ｅは、本発明に係る蓋で保護された集積回路を有する小型マイクロ波パッケージの一括製造のための第１の方法の主要ステップを示す。
本発明に係るパッケージの一括製造のための第１の方法は、少なくとも以下のステップを含む。
− 一組の集積回路１３９であって、該集積回路の各々は、アクティブ素子１４４と電気伝導体１４６とを含むアクティブ面１４０と、電気伝導体１４８を含む、該アクティブ面の反対側に位置する背面１４２と、チップ内に、アクティブ面の電気伝導体１４６と背面の電気伝導体１４８とを接続するメッキスルーホール１５０とを有する集積回路を、ガリウム砒素、窒化ガリウム、又はリン化インジウムでできた単結晶又はウェーハ上に、例えば公知の技術を使用して、製造するステップ（図１０ａを参照）、
− エッチングされたシリコンウェーハから、
ａ）保護すべき前記チップの前記アクティブ面と一緒にしてキャビティを形成するための凹部１５４と、
ｂ）蓋で覆われた集積回路を分離するために、蓋の間に形成されたダイシングパス１５６と
を有する蓋ウェーハ１５２を製造するステップ（図１０ｂを参照）、
− 凹部１５４の縁１５８に接着要素を局部的に堆積させるステップ、
− 蓋ウェーハ１５２を、その凹部１５４の縁１５８を介して、集積回路ウェーハ（図１０ａ）上の集積回路のアクティブ面１４０にウェーハボンディングによって実装し、カプセル化された集積回路ウェーハ１６０を形成するステップ（図１０ｃを参照）、
− ダイシングパス１５６が集積回路ウェーハの集積回路を保護するための蓋を分離するまで、蓋ウェーハ１５２側から、カプセル化された集積回路ウェーハ１６０を薄くしていくステップ（図１０ｄを参照）、
− それぞれ蓋１７６、１７８、１８０によって保護された集積回路を有するパッケージ１７０、１７２、１７４を分離するために、カプセル化された集積回路ウェーハ１６０をダイシングするステップ（図１０ｅを参照）。
蓋の凹部１５４は、各々のアクティブ面と一緒になって、キャビティ１８２、１８４、１８６を形成する。
図１０ａ〜図１０ｅに対応する上記の一括製造方法に従って得られた蓋によって保護される集積回路を有する、本発明に係るパッケージをカプセル化するための方法を図１１ａ、図１１ｂ、図１１ｃ、図１１ｄ、及び図１１ｅに示す。
図１１ａ〜１１ｅに示すカプセル化方法は、少なくとも以下のステップを含む。
− 仮基板１９０上に一連の電気コンタクト１９２（又はリードフレーム）を成長させるとともに、該電気コンタクト１９２上にはんだバンプ１９４を成長させるステップ（図１１ａを参照）、
− 蓋１７６によって保護された集積回路を有するパッケージ１７０を集積回路の背面１４２を介して、一連の電気コンタクト１９２にはんだバンプ１９４によって実装するステップ（図１１ｂを参照）、
− 蓋によって保護された集積回路と仮基板１９０上の一連の電気コンタクト１９２とをモールディング１９６にて封止するステップ（図１１ｃを参照）、
− 仮基板１９０を、リードフレームの電気コンタクト１９２まで薄くするステップ（図１１ｄを参照）、
− 蓋によって保護された集積回路を有するモールド済パッケージ２００をダイシング及び分離するステップ（図１１ｅを参照）。
本発明の一般概念は、使用される基板及び集積回路に適用される変形例に応じて、複数のソリューションで例示することができる。
シールドを得るためには：従来技術のパッケージ（リードピンが出ているパッケージ又はＱＦＮタイプのパッケージ）を使用して部品全体をカプセル化する。
コンパクト性を高めるには：保護された集積回路で「グロブトップ」タイプの保護を使用する。
気密性を向上させるには：基板とセラミック製の蓋を使用する。
能力を向上させるためには：ダイヤモンド、ＡｌＮ、ＢｅＯ等の中から選択した、熱伝導率が高い基板を使用、又はサーマルビアを有する標準的な低コスト（ＰＣＢ、ＬＴＣＣ、ＨＴＣＣ等）基板を使用する。ＭＭＩＣ集積回路の厚さを薄くすることにより、ＭＭＩＣのトランジスタの下にサーマルビアを使用して熱的に最適化されたＭＭＩＣ集積回路と、カプセル化ソリューションを組み合わせることができる。
蓋によって保護された集積回路を有する本発明に係るパッケージはまた、上記した利点に加えて、以下のことが可能である。
− サーマルパスを短くすることによる、熱問題の著しい改善。
− 製造方法に必要な一括処理を従来技術に比べて大幅に簡素化。
− 相互接続を非常に短くしたことによる、高速ロジック及びアナログ用途での電気性能の大幅向上。
− 部品の表面実装を必要し、さらにボンディングワイヤの使用を回避する生産技術との互換性。
− 蓋とチップのアクティブ面との間の空気キャビティの縮小化による、寄生容量の増大防止、及び後続のカプセル化又はパッケージ化作業から回路が受ける影響の緩和。さらに、このキャビティの高次モードの遮断周波数は、使用可能な周波数の完全に外にある（他の実施形態では、矩形の導波管又はフィルタを製作するためにキャビティの高さを選択できる）。
− 寸法の非常に小さな空気キャビティを製造することにより、ＭＥＭＳ（マイクロマシン：ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）部品の機械要素を移動及び機能させること。
− 光窓、ダイシングパス、集積アンテナ用のバックショートを製造するためにキャビティの高さを適合させることが可能。
− プローブ生産試験方法との互換性。
− 現在の集積回路の製造方法との互換性。
− 好適な放射硬化を提供する保護。
前述したように、従来技術のマイクロ波パッケージの例示的実施形態を表す。 前述したように、従来技術の集積回路を保護するための他の手法を示す。 前述したように、従来技術の集積回路を保護するための他の手法を示す。 本発明に係るマイクロ波パッケージを示す。 図４のパッケージの第１の変形例を示す。 図４のパッケージの第２の変形例を示す。 図４のパッケージの第３の変形例の部分投影図を示す。 本発明に係るマイクロ波パッケージの他の実施形態を示す。 本発明に係るマイクロ波パッケージの他の実施形態を示し、これはチップのアクティブ面よりも面積が小さい蓋を含む。 本発明に係るパッケージの一括製造のための第１の方法の主要ステップを示す。 本発明に係るパッケージの一括製造のための第１の方法の主要ステップを示す。 本発明に係るパッケージの一括製造のための第１の方法の主要ステップを示す。 本発明に係るパッケージの一括製造のための第１の方法の主要ステップを示す。 本発明に係るパッケージの一括製造のための第１の方法の主要ステップを示す。 本発明に係る蓋によって保護される集積回路をカプセル化するための方法を示す。 本発明に係る蓋によって保護される集積回路をカプセル化するための方法を示す。 本発明に係る蓋によって保護される集積回路をカプセル化するための方法を示す。 本発明に係る蓋によって保護される集積回路をカプセル化するための方法を示す。 本発明に係る蓋によって保護される集積回路をカプセル化するための方法を示す。

Claims (11)

  1. アクティブ面（１２、４２、６２、１４０）を備えたマイクロ波チップ（１０、４０、６０）を有する小型マイクロ波パッケージであって、
    前記チップが前記アクティブ面に固定され前記チップを少なくとも部分的に覆う保護蓋（７２、１７６、１７８、１８０）を含み、前記蓋が前記チップの前記アクティブ面と一緒になってキャビティ（８０、９４、９６、９８）を形成する少なくとも１つの凹部（１５４）を含むことを特徴とする、小型マイクロ波パッケージ。
  2. 前記蓋が前記チップの前記アクティブ面全面を覆うことを特徴とする、請求項１に記載の小型マイクロ波パッケージ。
  3. 前記蓋が複数の凹部を含み、前記凹部の各々が前記チップの前記アクティブ面と一緒になってキャビティ（８０、９４、９６、９８）を形成することを特徴とする、請求項１又は２に記載の小型マイクロ波パッケージ。
  4. 前記チップ（６０）の前記アクティブ面（６２）が電気伝導体（６４）とアクティブマイクロ波部品（６５）とを前記アクティブ面に含み、
    前記チップが電気伝導体（６８）を含む背面（６６）を前記アクティブ面の反対側に有し、
    集積回路のための前記保護蓋（７２）が前記チップの前記アクティブ面（６２）と平行な上部プレート（７４）を有し、
    前記上部プレート（７４）が該上部プレートに対して垂直な壁（７６）によって延長され、前記チップと一緒になって、前記蓋の前記上部プレート（７４）と前記アクティブ面との間に位置するキャビティ（８０）を形成するように前記チップの前記アクティブ面（６２）と接触した端部（７８）で終端していることを特徴とする、請求項１〜３のいずれか一項に記載の小型マイクロ波パッケージ。
  5. 前記蓋（７２）が該蓋の前記上部プレート（７４）に対して垂直な他の壁（９０、９２）を有し、前記チップの前記アクティブ面（６２）と一緒になって、他の複数のキャビティ（９４、９６、９８）を形成することを特徴とする、請求項４に記載の小型マイクロ波パッケージ。
  6. 前記チップの前記アクティブ面に面する側にある、前記蓋の凹部はエッチング又はモールディングによって製造することができ、この凹部が前記アクティブ面と一緒になって前記キャビティ（８０、９４、９６、９８）を形成することを特徴とする、請求項３〜５のいずれか一項に記載の小型マイクロ波パッケージ。
  7. 前記蓋が、前記チップの前記アクティブ面（６２）に面している、前記プレート（７２）の面（８４）側に電気伝導体及び熱伝導体（１１０）を含み、該電気伝導体及び熱伝導体が前記アクティブ面の電気伝導体（１１２）と接触していることを特徴とする、請求項５又は６に記載の小型マイクロ波パッケージ。
  8. アクティブ面（１３０）を備えた集積回路（６０）を有する小型マイクロ波パッケージであって、前記アクティブ面が電気伝導体（１３２）を有し、前記アクティブ面上のこれらの伝導体の中でも、前記チップを外部回路に電気的に接続するための電気接続部（１３４）を有し、
    前記チップを保護するための蓋（１３６）が、前記チップの前記アクティブ面の面積より狭く、前記チップを部分的にしか覆わないことにより、前記チップの前記電気的接続部（１３４）を露出させていることを特徴とする、請求項４〜７のいずれか一項に記載の小型マイクロ波パッケージ。
  9. 前記蓋が好ましくは、シリコン、プラスチック、ダイヤモンド、ガラス、有機又は高分子材料、金属の中から選択した材料で製造されることを特徴とする、請求項１〜８のいずれか一項に記載の小型マイクロ波パッケージ。
  10. 請求項１〜９のいずれか一項に記載の蓋によって保護されたマイクロ波チップを有する小型マイクロ波パッケージを一括製造するための方法であって、該方法が少なくとも、
    − 一組の集積回路（１３９）であって、該集積回路の各々が、アクティブ要素（１４４）と電気伝導体（１４６）とを含むアクティブ面（１４０）と、電気伝導体（１４８）を含む、前記アクティブ面の反対側に位置する背面（１４２）と、前記チップ内に前記アクティブ面の前記電気伝導体（１４６）と前記背面の前記電気伝導体（１４８）とを接続するメッキスルーホール（１５０）とを有する集積回路を、ガリウム砒素、窒化ガリウム、又はリン化インジウムでできた単結晶又はウェーハに、例えば公知の技術を使用して製造するステップと、
    − エッチングされたシリコンウェーハから
    ａ）保護すべき前記チップの前記アクティブ面と一緒にキャビティを形成するための凹部（１５４）と、
    ｂ）前記蓋で覆われた集積回路を分離するために、前記蓋の間にダイシングパス（１５６）と
    を有する蓋ウェーハ（１５２）を製造するステップと、
    − 前記凹部（１５４）の縁（１５８）に接着要素を局部的に堆積させるステップと、
    − 前記蓋ウェーハ（１５２）を、前記凹部（１５４）の前記縁（１５８）を介して、前記集積回路ウェーハ上の前記集積回路の前記アクティブ面（１４０）にウェーハボンディングによって実装し、カプセル化された集積回路ウェーハ（１６０）を構成するステップと、
    − 前記ダイシングパス（１５６）が前記集積回路ウェーハの前記集積回路を保護するための前記蓋を分離するまで、前記蓋ウェーハ（１５２）側から、前記カプセル化された集積回路ウェーハ（１６０）を薄くしていくステップと、
    − それぞれ蓋（１７６、１７８、１８０）によって保護された前記集積回路を有する前記パッケージ（１７０、１７２、１７４）を分離するために、前記カプセル化された集積回路ウェーハ（１６０）をダイシングするステップと、を含むことを特徴とする方法。
  11. 請求項１〜９のいずれか一項に記載の蓋によって保護された集積回路をカプセル化するための方法であって、該方法が少なくとも、
    − 仮基板（１９０）上に一連の電気コンタクト（１９２）（又はリードフレーム）を成長させるとともに前記電気コンタクト（１９２）上にはんだバンプ（１９４）を成長させるステップと、
    − 前記蓋（１７６）によって保護された集積回路を有する前記パッケージ（１７０）を、前記集積回路の背面（１４２）を介して前記一連の電気コンタクト（１９２）に前記はんだバンプ（１９４）によって実装するステップと、
    − 前記蓋によって保護された前記集積回路と前記仮基板（１９０）上の前記一連の電気コンタクト（１９２）とをモールディング（１９６）するステップと、
    − 前記仮基板（１９０）を、前記リードフレームの前記電気コンタクト（１９２）まで薄くするステップと、
    − 前記蓋によって保護された前記集積回路を有するモールド済パッケージ（２００）をダイシング及び分離するステップと、を含むことを特徴とする方法。
JP2007546022A 2004-12-20 2005-12-07 小型マイクロ波パッケージ及び該パッケージの製造方法 Active JP4794569B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0413584A FR2879889B1 (fr) 2004-12-20 2004-12-20 Boitier miniature hyperfrequence et procede de fabrication du boitier
FR04/13584 2004-12-20
PCT/EP2005/056583 WO2006067045A1 (fr) 2004-12-20 2005-12-07 Boitier miniature hyperfrequence et procede de fabrication du boitier

Publications (2)

Publication Number Publication Date
JP2008524836A true JP2008524836A (ja) 2008-07-10
JP4794569B2 JP4794569B2 (ja) 2011-10-19

Family

ID=34982133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007546022A Active JP4794569B2 (ja) 2004-12-20 2005-12-07 小型マイクロ波パッケージ及び該パッケージの製造方法

Country Status (8)

Country Link
US (1) US20100038776A1 (ja)
EP (1) EP1829105B1 (ja)
JP (1) JP4794569B2 (ja)
AT (1) ATE498907T1 (ja)
DE (1) DE602005026448D1 (ja)
ES (1) ES2363910T3 (ja)
FR (1) FR2879889B1 (ja)
WO (1) WO2006067045A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056606A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143654B1 (en) * 2008-01-16 2012-03-27 Triquint Semiconductor, Inc. Monolithic microwave integrated circuit with diamond layer
JP2009176930A (ja) 2008-01-24 2009-08-06 Toshiba Corp 半導体装置およびその製造方法
US8872333B2 (en) 2008-02-14 2014-10-28 Viasat, Inc. System and method for integrated waveguide packaging
US8901719B2 (en) 2009-05-08 2014-12-02 Optis Cellular Technology, Llc Transition from a chip to a waveguide port
JP2011035107A (ja) * 2009-07-31 2011-02-17 Elpida Memory Inc 半導体装置
JP5521862B2 (ja) 2010-07-29 2014-06-18 三菱電機株式会社 半導体装置の製造方法
US8592960B2 (en) * 2010-08-31 2013-11-26 Viasat, Inc. Leadframe package with integrated partial waveguide interface
GB2496835B (en) 2011-09-23 2015-12-30 Radio Physics Solutions Ltd Package for high frequency circuits
US20130119538A1 (en) * 2011-11-16 2013-05-16 Texas Instruments Incorporated Wafer level chip size package
US20160240448A1 (en) * 2015-02-12 2016-08-18 Ampleon Netherlands B.V. RF Package
FR3077284B1 (fr) 2018-01-30 2020-03-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'encapsulation d'un dispositif microelectronique, par des substrats fins ou ultrafins, facilement manipulables
US20190311962A1 (en) * 2018-04-10 2019-10-10 Bae Systems Information And Electronic Systems Integration Inc. Heterogeneous integrated circuits with integrated covers
US10896861B2 (en) * 2019-04-22 2021-01-19 Raytheon Company Heterogeneous multi-layer MMIC assembly
US11881494B2 (en) * 2020-09-20 2024-01-23 UTAC Headquarters Pte. Ltd. Semiconductor package with dams
US11784103B2 (en) * 2020-12-09 2023-10-10 Texas Instruments Incorporated Covers for semiconductor package components
CN116495697B (zh) * 2023-06-26 2023-09-08 南京睿芯峰电子科技有限公司 含空气桥芯片的sip塑封件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197564A (ja) * 1997-09-24 1999-04-09 Nec Corp 半導体装置およびその製造方法
JP2003100919A (ja) * 2001-06-11 2003-04-04 Matsushita Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2004006816A (ja) * 2002-04-17 2004-01-08 Sanyo Electric Co Ltd 半導体スイッチ回路装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020538A (ja) * 1983-07-15 1985-02-01 Hitachi Ltd 半導体装置
US5323051A (en) * 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
US5694300A (en) * 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
DE19700734B4 (de) * 1997-01-11 2006-06-01 Robert Bosch Gmbh Verfahren zur Herstellung von Sensoren sowie nicht-vereinzelter Waferstapel
US6946366B2 (en) * 2000-12-05 2005-09-20 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
AUPR245101A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method (WSM04)
US6893574B2 (en) * 2001-10-23 2005-05-17 Analog Devices Inc MEMS capping method and apparatus
US6982470B2 (en) * 2002-11-27 2006-01-03 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, cover for semiconductor device, and electronic equipment
JP2004312666A (ja) * 2003-03-25 2004-11-04 Fuji Photo Film Co Ltd 固体撮像装置及び固体撮像装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197564A (ja) * 1997-09-24 1999-04-09 Nec Corp 半導体装置およびその製造方法
JP2003100919A (ja) * 2001-06-11 2003-04-04 Matsushita Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2004006816A (ja) * 2002-04-17 2004-01-08 Sanyo Electric Co Ltd 半導体スイッチ回路装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056606A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
FR2879889A1 (fr) 2006-06-23
JP4794569B2 (ja) 2011-10-19
WO2006067045A1 (fr) 2006-06-29
DE602005026448D1 (de) 2011-03-31
EP1829105B1 (fr) 2011-02-16
FR2879889B1 (fr) 2007-01-26
US20100038776A1 (en) 2010-02-18
EP1829105A1 (fr) 2007-09-05
ATE498907T1 (de) 2011-03-15
ES2363910T3 (es) 2011-08-19

Similar Documents

Publication Publication Date Title
JP4794569B2 (ja) 小型マイクロ波パッケージ及び該パッケージの製造方法
US11987495B2 (en) MEMS resonator system
KR100541087B1 (ko) 마이크로 디바이스를 위한 웨이퍼 레벨 패키지 및 제조방법
JPH10189822A (ja) 表面実装形基板構造および方法
US20140329362A1 (en) QFN/SON-Compatible Package
JP2002368157A (ja) モノリシック・マイクロ波集積回路パッケージ
US20090014867A1 (en) Seal ring for glass wall microelectronics package
US20020180032A1 (en) Package for reducing cross-talk between devices on a device substrate and a method of manufacture therefor
KR20180125872A (ko) 팬-아웃 전자부품 패키지
JP2003086726A (ja) 高電力モノリシックマイクロ波集積回路パッケージ
JPH0210756A (ja) マイクロウェーブ・チップの相互接続及び保護のためのデバイス
JP2991168B2 (ja) 半導体装置およびその製造方法
US6639150B1 (en) Hermetic package for surface acoustic wave device having exposed device substrate contacts and method of manufacturing the same
KR20050120146A (ko) 전자회로 모듈 패키지
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
US20190311962A1 (en) Heterogeneous integrated circuits with integrated covers
KR20240034948A (ko) Mems 패키지 및 이의 제조 방법
KR20010047204A (ko) 칩 스케일 패키지의 구조 및 그 제조 방법
JPH06112337A (ja) 半導体装置用パッケージ
KR20020067100A (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110726

R150 Certificate of patent or registration of utility model

Ref document number: 4794569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250