ES2363910T3 - Cápsula microondas en miniatura y procedimiento de fabricación de la cápsula. - Google Patents

Cápsula microondas en miniatura y procedimiento de fabricación de la cápsula. Download PDF

Info

Publication number
ES2363910T3
ES2363910T3 ES05815910T ES05815910T ES2363910T3 ES 2363910 T3 ES2363910 T3 ES 2363910T3 ES 05815910 T ES05815910 T ES 05815910T ES 05815910 T ES05815910 T ES 05815910T ES 2363910 T3 ES2363910 T3 ES 2363910T3
Authority
ES
Spain
Prior art keywords
chip
active face
capsule
face
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES05815910T
Other languages
English (en)
Inventor
Alexandre Bessemoulin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Monolithic Semiconductors SAS
Original Assignee
United Monolithic Semiconductors SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Monolithic Semiconductors SAS filed Critical United Monolithic Semiconductors SAS
Application granted granted Critical
Publication of ES2363910T3 publication Critical patent/ES2363910T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Reversible Transmitting Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Cookers (AREA)
  • Packages (AREA)

Abstract

Cápsula microondas en miniatura que consta de un chip microondas (60) que tiene una cara activa (62, 130, 140), que consta de unos conductores eléctricos (64, 132) de la cara activa, de unos componentes microondas activos (65), y una cara posterior (66) opuesta a la cara activa, que consta de unos conductores eléctricos (46, 68) de la cara posterior, de una tapa de protección (72, 176, 178, 180), que se caracteriza porque la tapa (72, 176, 178, 180) de protección se fija sobre la cara activa (62, 130, 140) del chip (60) que la recubre al menos parcialmente, la tapa de protección presentando al menos una escotadura (154) que forma una cavidad (80, 94, 96, 98) con la cara activa del chip.

Description

La presente invención se refiere a una cápsula en miniatura para el encapsulado de circuitos microondas integrados que funcionan hasta con unas frecuencias de 200 GHz y, en particular, a la protección del circuito integrado encapsulado en la cápsula.
La evolución de las aplicaciones de microondas en unas frecuencias cada vez más elevadas implica una demanda creciente de circuitos integrados que presentan una gran integración y compacidad.
Las cápsulas microondas de la técnica actual utilizan, en particular, tecnologías orgánicas (PCB) o cerámica. El principio común de estas cápsulas consiste en trasladar un chip electrónico a una cápsula e interconectarlo, principalmente mediante hilos conductores, en el caso de los circuitos que constan de unas líneas de tipo microcinta,
o de forma menos habitual mediante unos contactos de soldadura (o bumps en inglés) en el caso de los circuitos uniplanos. El circuito integrado se protege contra las agresiones físicas, químicas o de cualquier otro tipo procedentes del exterior, en particular, mediante el cierre de la cápsula con una tapa.
La figura 1 representa un ejemplo de realización de una cápsula microondas de la técnica habitualmente conocida como MMIC, que es en inglés « Monolithic Microwave Integrated Circuit », que funciona en unos intervalos de frecuencias comprendidos entre 1 GHz y 100 GHz.
La cápsula microondas de la figura 1 consta esencialmente de un chip microondas 10, que tiene una cara activa 12, que integra unos componentes microondas activos 14, en particular unos transistores, unos conductores eléctricos 16 y una cara posterior 18 opuesta a la cara activa. El chip 10 se traslada por su cara posterior 18 a un fondo metálico 20 de la cápsula microondas. La cápsula consta de unos contactos eléctricos en forma de patas metálicas 22 para su traslado a un circuito de interconexión (o circuito de recepción), no representado en la figura.
Las patas metálicas 22 de la cápsula de la figura 1, solidarios mecánicamente con la cápsula, garantizan las conexiones eléctricas entre el chip 10 y el exterior de la cápsula por medio de hilos eléctricos 24 que conectan los conductores eléctricos 16 de la cara activa del chip a las patas metálicas 22 de la cápsula.
La cápsula de la figura 1 se cierra con una tapa 26 que protege el chip del exterior. El chip se encuentra entonces en una cavidad de aire 28 (o un gas) formada por la cápsula cerrada con su tapa.
La cápsula microondas de la figura 1 está destinada a trasladarse a una tarjeta electrónica para la interconexión, por ejemplo, con otros circuitos electrónicos.
La solicitud de patente US 2003/0111714 A1 muestra una cápsula de cerámica para el montaje de un circuito milimétrico integrado. El circuito integrado está ubicado en una cavidad de la cápsula cerrada por una tapa.
Las figuras 2 y 3 muestran otras dos técnicas del estado actual de la técnica de protección de los circuitos integrados.
La figura 2 representa un chip microondas 40 que tiene una cara activa 42 que consta de unos conductores eléctricos 43 de la cara activa, integrando la cara activa unos componentes microondas activos 44, y una cara posterior 45 opuesta a la cara activa que consta de unos conductores eléctricos 46 de la cara posterior.
La protección del circuito integrado 40 se realiza mediante el depósito de una capa dieléctrica de protección 48 de algunos micrómetros sobre la cara activa 42 del chip (tecnología BCB, benzo-ciclo-buteno) que protege de este modo a los elementos frágiles del circuito integrado, como son los transistores o los puentes de aire.
En la figura 3 el circuito integrado 40, que consta de la capa dieléctrica de protección 48 sobre la cara activa 42, se traslada a un sustrato 50 de una cápsula microondas 52. Los conductores eléctricos 16 de la cara activa 12 del chip están conectados eléctricamente, mediante unos hilos 54, a unos conectores eléctricos 56 de la cápsula.
Una vez que el chip 40 se ha traslado y montado sobre el sustrato 50, la cápsula 52 se cierra mediante la deposición de una capa (o gota) 58 de material dieléctrico (tecnología glob-top) sobre la totalidad del circuito integrado 40, que le protege del exterior.
La patente US 6 472 748 B1 muestra unas realizaciones de cápsulas para la encapsulación de un chip microondas (MMIC). Las cápsulas se cierran, bien mediante una tapa, o bien mediante el recubrimiento de una parte de la cápsula que incluye el chip.
Estas diferentes alternativas de la técnica actual para la protección de los circuitos integrados de las cápsulas microondas presentan algunos inconvenientes, en particular:
-las dimensiones de las cápsulas existentes (del orden de 20 mm2); -la reducción de las prestaciones eléctricas, en concreto en las aplicaciones lógicas y analógicas rápidas, en particular de microondas, debida a la longitud de las interconexiones (cableados eléctricos, o bonding wires, líneas de transición, etc.) y a los elementos parásitos ligados a las dimensiones de las cápsulas de la técnica anterior. En particular, la inductancia parásita resultante de estas encapsulaciones limita la ganancia, la estabilidad y la frecuencia de utilización del circuito encapsulado:
-la incompatibilidad de algunas opciones de cápsulas de la técnica anterior con las técnicas de montaje en superficie;
-la necesidad de instalaciones de producción para la prueba de los componentes en cápsulas (test fixture, handler, etc.).
Por otra parte, los principales inconvenientes de las alternativas basadas en protecciones dieléctricas son:
-la reducción notable de las prestaciones, en particular, para las aplicaciones microondas, debida al empleo del dieléctrico, que tiene como efecto aumentar las capacitancias parásitas en los componentes activos (transistores) y pasivos;
-la reducción de las prestaciones eléctricas, en particular en las aplicaciones lógicas y analógicas rápidas, debida a la longitud del cableado eléctrico.
Con el fin de solucionar los inconvenientes de las cápsulas microondas del estado actual de la técnica, la invención propone una cápsula microondas en miniatura, que consta de un chip microondas que tiene una cara activa, que consta de unos conductores eléctricos de la cara activa, de unos componentes microondas activos, y una cara posterior opuesta a la cara activa, que consta de unos conductores eléctricos de la cara posterior, de una tapa de protección. La tapa de protección se fija en la cara activa del chip que la recubre, al menos parcialmente, presentando la tapa de protección al menos una escotadura que forma una cavidad con la cara activa del chip.
En una realización preferente de la cápsula de acuerdo con la invención, la tapa de protección recubre por completo a la cara activa del chip.
En otras realizaciones de la cápsula de acuerdo con la invención, la tapa de protección consta de varias escotaduras, cada una de las escotaduras formando una cavidad con la cara activa del chip.
Un objetivo principal de la invención es proponer una cápsula microondas en miniatura, de bajo coste, que tenga unas muy buenas prestaciones y que funcione hasta en unas frecuencias de 200 GHz.
Otro objetivo de la presente invención es proponer una cápsula microondas en miniatura compatible con las tecnologías de montaje en superficie (SMD, que en inglés es surface mount devices).
Otros objetivos de la presente invención son proponer una protección completa de la cara activa del circuito integrado encapsulado en su cápsula, haciéndolo más resistente y más fácil de manipular.
La invención también se refiere a un procedimiento de fabricación de las cápsulas en grupo disminuyendo el coste de fabricación de las cápsulas.
La invención se entenderá mejor a la vista de los ejemplos de realizaciones de cápsulas microondas en miniatura en relación con las figuras que se anexan a continuación, en las que:
-
la figura 1, ya descrita, representa un ejemplo de realización de la técnica actual de una cápsula microondas;
-
las figuras 2 y 3, ya descritas, muestran otras dos técnicas de protección de los circuitos integrados de la
técnica actual;
-
la figura 4 muestra una cápsula microondas de acuerdo con la invención;
-
la figura 5 representa una primera variante de la cápsula de la figura 4;
-
la figura 6 representa una segunda variante de la cápsula de la figura 4;
-
la figura 7 representa una vista parcial de una tercera variante de la cápsula de la figura 4;
-
la figura 8 representa otra realización de la cápsula microondas de acuerdo con la invención;
-
la figura 9 muestra otra realización de una cápsula microondas, de acuerdo con la invención, que consta de
una tapa de protección, de superficie inferior a la de la cara activa del chip;
-
las figuras 10a, 10b, 10c, 10d y 10e muestran las principales etapas de un primer procedimiento de fabricación
en grupo de cápsulas de acuerdo con la invención;
-las figuras 11a, 11b, 11c, 11d y 11e muestran un procedimiento de encapsulación de un circuito integrado protegido por una tapa de acuerdo con la invención.
La figura 4 muestra una cápsula microondas de acuerdo con la invención que consta de un chip (o circuito integrado) microondas 60 que tiene una cara activa 62, que consta de unos conductores eléctricos 64 de la cara activa, integrando la cara activa unos componentes microondas activos 65, y una cara posterior 66 opuesta a la cara activa, que consta de unos conductores eléctricos 68 de la cara posterior para el traslado del circuito integrado a un sustrato de acogida (no representado en la figura) para la interconexión, por ejemplo, con otros circuitos integrados o la encapsulación en una cápsula moldeada.
El circuito integrado 60 consta de una tapa 72 de protección que tiene una placa superior 74 paralela a la cara activa 62 del chip. La placa superior 74 se prolonga por unas paredes 76 perpendiculares a la placa superior que se termina por unos bordes 78 en contacto con la cara activa 62 del chip de tal modo que forma con el chip una cavidad 80 comprendida entre la placa superior 74 de la tapa de protección y la cara activa.
La tapa 72 de protección se desplaza sobre el chip mediante unos métodos conocidos que recubren en su totalidad su cara activa 62.
La tapa 72 de protección, de superficie similar o inferior a la del circuito integrado 60 y de muy reducido espesor, está realizada de preferencia en un material seleccionado entre el silicio, plástico, diamante, vidrio, materia orgánica
o polímero, o metal.
La figura 5 representa una primera variante de la cápsula de la figura 4. En esta primera variante, la tapa 72 consta de otras paredes 90, 92 perpendiculares a la placa superior 74 de la tapa de protección de tal modo que forman varias cavidades más 94, 96, 98 con la cara activa 62 del chip.
La ventaja de una tapa de protección que forma con la cara activa del chip varias cavidades es que puede efectuar unos aislamientos electromagnéticos entre algunas zonas de la cara activa del chip o entre algunas zonas de la cara activa del chip y el exterior. El cierre de la cápsula mediante la tapa de protección realiza estos aislamientos sin ninguna otra operación de fabricación, lo que simplifica de este modo la fabricación de la cápsula.
Unas escotaduras en la tapa de protección en el lado de la cara activa del chip, que forman las cavidades 80, 94, 96, 98 con dicha cara activa, pueden realizarse bien mediante grabado, o bien mediante moldeado. La tapa de protección, en contacto con la cara activa del chip por los bordes de las escotaduras de la placa forman las cavidades entre la tapa y la cara activa.
La figura 6 representa una segunda variante de la cápsula de la figura 4. En esta segunda variante, la tapa 72 consta de unos soportes 100 distribuidos bajo la placa superior 74 de la tapa en contacto con la cara activa 62 del chip por su borde 102. Estos soportes están destinados a sostener dicha tapa 72 sobre el circuito integrado. Para ello, los soportes tienen la misma altura H que las paredes 76 de la tapa de protección de tal modo que las paredes 76 y los soportes 100 estén en contacto por sus bordes respectivos 78, 102 con la cara activa del chip.
La figura 7 representa una vista parcial de una tercera variante de la cápsula de la figura 4. En esta tercera variante, la tapa de protección consta, en el lado de la cara 84 de la placa 72, quedando frente a la cara activa 62 del chip, de unos conductores eléctricos y térmicos 110 de la tapa en contacto con unos conductores eléctricos de la cara activa 112 del chip.
En la realización de la figura 7 el conductor eléctrico de la cara activa 112 es la fuente S de un transistor de efecto de campo de la cara activa del chip. La fuente S está conectada a la masa de la tapa 72 que garantiza la evacuación de las calorías desprendidas por el transistor.
De forma general, los conductores eléctricos y térmicos 110 de la tapa de protección garantizan, por una parte, una conexión eléctrica con unos conductores eléctricos del chip (por ejemplo unos conductores de masa) y, por otra parte, la evacuación hacia la tapa del calor desprendido por el chip.
En unos ejemplos de realizaciones prácticas de la tapa, la profundidad H de las escotaduras en la tapa, o la profundidad de las cavidades en el circuito integrado protegido, está comprendida entre 10 y 500 micrómetros.
Para algunas aplicaciones de los chips de microondas, las cavidades formadas por la tapa con el circuito integrado se utilizan para la realización de guías de ondas o filtros microondas.
En otra realización de una cápsula microondas de acuerdo con la invención, representada en la figura 8, el circuito integrado 60, que consta de la tapa 72 de protección, se traslada mediante unos contactos eléctricos 118 (por ejemplo unos contactos de soldadura) a un fondo de cápsula 120 que consta de una red de conectores eléctricos 122 o « leadframe » en inglés, para el traslado de la cápsula a un circuito de recepción que tiene una resolución de conductores eléctricos inferior a la del circuito integrado 60.
La cápsula de la figura 8 se cierra mediante un modelado 114 que engloba el chip 60 con su tapa 72 de protección, dejando a la vista los contactos eléctricos 112 para la interconexión de la cápsula en un circuito de recepción.
La figura 9 muestra otra realización de una cápsula microondas, de acuerdo con la invención, que consta de una tapa de protección, de superficie inferior a la de la cara activa del chip.
La cápsula de la figura 9 consta de un circuito integrado 60 que tiene una cara activa 130, que consta de unos conductores eléctricos 132 de la cara activa y, entre estos conductores de la cara activa, de unas conexiones 134 para la conexión eléctrica del chip con un circuito externo.
El chip está protegido por una tapa 136 de protección solidaria con la cara activa 130 del chip, con la misma estructura que la tapa de la cápsula de la figura 4, pero que tiene una superficie más pequeña que la superficie de la cara activa del chip que la recubre parcialmente con el fin de dejar a la vista las conexiones eléctricas 134 del chip.
El chip 60 puede conectarse a un sustrato de recepción (no representado en la figura) que consta de unos contactos eléctricos. Los contactos eléctricos del sustrato se conectan, entonces, mediante unos hilos de interconexión 138 (en línea de puntos) a las conexiones eléctricas 134 del chip.
La invención también se refiere a un procedimiento de fabricación en grupo de cápsulas microondas en miniatura de acuerdo con la invención.
Las figuras 10a, 10b, 10c, 10d, 10e muestran las principales etapas de un primer procedimiento de fabricación en grupo de cápsulas microondas en miniatura que constan de un circuito integrado protegido por una tapa, de acuerdo con la invención.
El primer procedimiento de fabricación en grupo de la cápsula de acuerdo con la invención consta al menos de las siguientes etapas:
-
fabricación, por ejemplo, sobre una galleta, ya sea de arseniuro de galio, o de nitruro de galio, o de fosfuro de indio, monocristalino, o « wafer » en inglés, de un conjunto de circuitos integrados 139 (véase la figura 10a). Cada uno de los circuitos integrados consta de una cara activa 140 y de una cara posterior 142 opuesta a la cara activa, constando la cara activa de unos elementos activos 144, de unos conductores eléctricos 146 de la cara activa, la cara posterior 142 constando de unos conductores eléctricos 148 de la cara posterior. Unos agujeros metalizados 150 en el chip conectan los conductores eléctricos 146 de la cara activa a los conductores eléctricos 148 de la cara posterior;
-
fabricación de un « wafer » tapa 152 a partir de una galleta de silicio con grabado (véase la figura 10b):
a) de las escotaduras 154 destinadas a la realización de las cavidades con las caras activas de los chips que se van a proteger; b) de los trazados de corte 156 entre las tapas para la separación de los circuitos integrados cerrados;
-
depósito localizado de un elemento adhesivo en los bordes 158 de las escotaduras 154;
-
traslado del « wafer » tapa 152 por los bordes 158 de las escotaduras 154 sobre el « wafer » circuitos integrados (de la figura 10a) sobre las caras activas 140 de los circuitos integrados mediante encolado o mediante « wafer » bonding que constituye un « wafer » circuitos integrados encapsulados 160 (véase la figura 10c);
-
disminución del « wafer » circuitos integrados encapsulados 160 por el lado del « wafer » tapa 150 hasta los trazados de corte 156 que separan las tapas de protección de los circuitos integrados del « wafer » circuitos integrados (véase la figura 10d);
-
corte del « wafer » circuitos integrados encapsulados 160 para separar las cápsulas 170, 172, 174 de acuerdo con la invención que consta de los circuitos integrados protegidos por sus respectivas tapas 176, 178, 180 (véase la figura 10e).
Las escotaduras 154 de las tapas forman con sus respectivas caras activas unas cavidades 182,184, 186. Las figuras 11a, 11b, 11c, 11d y 11e muestran un procedimiento de encapsulación de una cápsula de acuerdo con la
invención que consta de un circuito integrado protegido por una tapa obtenida, por ejemplo, de acuerdo con el procedimiento de fabricación en grupo descrito anteriormente en las figuras 10a a 10e. El procedimiento de encapsulación representado en las figuras 11a a 11e, consta de al menos las siguientes etapas: -desarrollo sobre un sustrato temporal 190 de una red de contactos eléctricos 192 o «leadframe » y de los
contactos de soldadura 194 sobre los contactos eléctricos 192 (véase la figura 11a); -traslado de la cápsula 170 que consta de un circuito integrado protegido por su tapa 176 en su cara posterior 142 sobre la red de contactos eléctricos 192 mediante unos contactos de soldadura 194 (véase la figura 11b); -moldeado 196 del circuito integrado protegido por su tapa y de la red de contactos eléctricos 192 sobre el
sustrato temporal 190 (véase la figura 11c);
-
disminución del sustrato temporal 190 hasta los contactos eléctricos 192 del «leadframe » (véase la figura 11d);
-
corte y separación de una cápsula moldeada 200 que consta del circuito integrado protegido por su tapa (véase la figura 11e).
Se puede variar el concepto general de la invención en varias alternativas de acuerdo con el sustrato utilizado y algunas modificaciones aportadas sobre el circuito integrado.
Para obtener un blindaje: mediante la utilización de una cápsula de la técnica anterior (con pata o de tipo QFN) para la encapsulación global del componente.
Para aumentar la compacidad: utilización de una protección de tipo glob-top sobre el circuito integrado protegido.
Para mejorar la hermeticidad: mediante la utilización de un sustrato y una tapa de cerámica.
Para aumentar la potencia: mediante la utilización de un sustrato con alta conductividad térmica seleccionado entre el diamante, AIN, BeO…, o de un sustrato de bajo coste estándar (PCB, LTCC, HTCC…) con interconexiones térmicas. Se puede combinar este modo de encapsulación con unos circuitos integrados MMIC optimizados térmicamente mediante la utilización de micro-interconexiones térmicas bajo los transistores del MMIC, por reducción del espesor del MMIC.
Las cápsulas de acuerdo con la invención, que constan de un circuito integrado protegido por la tapa, además las ventajas ya mencionadas, permiten:
-una mejora significativa del problema térmico mediante una reducción del trayecto térmico;
-un procedimiento de fabricación de tratamiento colectivo mucho menos costoso que los de la técnica actual;
-una mejora significativa de las prestaciones eléctricas en las aplicaciones de lógicas y analógicas rápidas, utilizando unas interconexiones muy cortas;
-una compatibilidad con las técnicas de producción de montaje de componentes en superficie, evitando, por otra parte, la utilización de hilos de cableado;
-la obtención de una cavidad de aire entre la tapa y la cara activa del chip de muy reducidas dimensiones, que no añade capacitancias parásitas, y que hace el circuito menos sensible a un recubrimiento o una encapsulación posteriores. Además, las frecuencias de corte de los modos superiores de esta cavidad se encuentran muy alejadas de las frecuencias utilizables (en otra realización, se puede seleccionar la altura de las cavidades para realizar unas guías de ondas rectangulares o filtros);
-obtener una cavidad de aire de muy reducidas dimensiones, que permite a los elementos mecánicos de componentes MEMS (« micro electro-mechanical systems », en inglés) que se muevan y, por consiguiente, que funcionen;
-la posibilidad de adaptar la altura de las cavidades para la realización de ventanas ópticas, de trazados de corte, de « back-short » para las antenas integradas;
-una compatibilidad con los procedimientos de pruebas de producción de sondeo;
-una compatibilidad con los procedimientos actuales de fabricación de circuitos integrados;
-una protección que garantiza una mejor resistencia a las radiaciones.

Claims (11)

  1. REIVINDICACIONES
    1.
    Cápsula microondas en miniatura que consta de un chip microondas (60) que tiene una cara activa (62, 130, 140), que consta de unos conductores eléctricos (64, 132) de la cara activa, de unos componentes microondas activos (65), y una cara posterior (66) opuesta a la cara activa, que consta de unos conductores eléctricos (46, 68) de la cara posterior, de una tapa de protección (72, 176, 178, 180), que se caracteriza porque la tapa (72, 176, 178, 180) de protección se fija sobre la cara activa (62, 130, 140) del chip (60) que la recubre al menos parcialmente, la tapa de protección presentando al menos una escotadura (154) que forma una cavidad (80, 94, 96, 98) con la cara activa del chip.
  2. 2.
    Cápsula microondas en miniatura de acuerdo con la reivindicación 1, que se caracteriza porque la tapa (72) de protección recubre en su totalidad a la cara activa (62) del chip (60).
  3. 3.
    Cápsula microondas en miniatura de acuerdo con una de las reivindicaciones 1 a 2, que se caracteriza porque la tapa de protección consta de varias escotaduras, formando cada una de las escotaduras una cavidad (80, 94, 96, 98) con la cara activa del chip.
  4. 4.
    Cápsula microondas en miniatura de acuerdo con una de las reivindicaciones 1 a 3, que se caracteriza porque la tapa (72) de protección consta de una placa superior (74) paralela a la cara activa (62) del chip, prolongándose la placa superior (74) por unas paredes (76) perpendiculares a la placa superior que se termina por unos bordes (78) en contacto con la cara activa (62) del chip de tal modo que forman con el chip una cavidad (80) comprendida entre la placa superior (74) de la tapa y la cara activa.
  5. 5.
    Cápsula microondas en miniatura de acuerdo con la reivindicación 4, que se caracteriza porque la tapa (72) de protección consta de otras paredes (90, 92) perpendiculares a la placa superior (74) de la tapa de tal modo que forman varias cavidades más (94, 96, 98) con la cara activa (62) del chip.
  6. 6.
    Cápsula microondas en miniatura de acuerdo con una de las reivindicaciones 3 a 5, que se caracteriza porque las escotaduras de la tapa de protección que forman las cavidades (80, 94, 96, 98) con dicha cara activa (62) del chip (60) están realizadas o bien mediante grabado, o mediante moldeado de la tapa.
  7. 7.
    Cápsula microondas en miniatura de acuerdo con una de las reivindicaciones 5 o 6 que se caracteriza porque la tapa de protección consta, en el lado de la cara (84) de la placa (72), que queda frente a la cara activa (62) del chip, de unos conductores eléctricos y térmicos (110) de la tapa de protección en contacto con unos conductores eléctricos de la cara activa (112) del chip.
  8. 8.
    Cápsula microondas en miniatura de acuerdo con una de las reivindicaciones 4 a 7, que se caracteriza porque el chip (60) consta, entre los conductores eléctricos (132) de la cara activa (130) del chip, de unas conexiones eléctricas (134) para la conexión eléctrica del chip con un circuito externo y porque la tapa (136) de protección solidaria con la cara activa (130) del chip (60) que la recubre parcialmente, deja a la vista las conexiones eléctricas
    (134) de dicha cara activa del chip.
  9. 9.
    Cápsula microondas en miniatura de acuerdo con una de las reivindicaciones 1 a 8, que se caracteriza porque la tapa de protección se realiza de preferencia en un material seleccionado entre el silicio, plástico, diamante, vidrio, materia orgánica o polímero, o metal.
  10. 10.
    Procedimiento de fabricación en grupo de cápsulas microondas en miniatura de acuerdo con una de las reivindicaciones 1 a 9, que se caracteriza porque consta, al menos, de las siguientes etapas:
    -fabricación, sobre una galleta o « wafer », en inglés, o bien de arseniuro de galio, o de nitruro de galio, o de fosfuro de indio, monocristalino, de un conjunto de circuitos integrados (139), constando cada uno de los circuitos integrados de una cara activa (140) y de una cara posterior (142) opuesta a la cara activa, constando la cara activa de unos elementos activos (144), de unos conductores eléctricos (146) de la cara activa, la cara posterior (142) constando de unos conductores eléctricos (148) de la cara posterior, de unos agujeros metalizados (150) en el chip que conectan los conductores eléctricos (146) de la cara activa a los conductores eléctricos (148) de la cara posterior:
    -fabricación de un « wafer » tapa (152) a partir de una galleta de silicio con grabado:
    a) de escotaduras (154) destinadas a la realización de las cavidades con las caras activas de los chips que se van a proteger;
    b) de trazados de corte (156) entre las tapas para la separación de los circuitos integrados cubiertos;
    -depósito localizado de un elemento adhesivo en el borde (158) de las escotaduras (154);
    -traslado del « wafer » tapa (152) por los bordes (158) de las escotaduras (154) sobre el « wafer » circuitos integrados en las caras activas (140) de los circuitos integrados mediante encolado o mediante « wafer » bonding que constituyen un « wafer » circuitos integrados encapsulados (160);
    -disminución del « wafer » circuitos integrados encapsulados (160) por el lado del « wafer » tapa (152) hasta los trazados de corte (156) que separan las tapas de protección de los circuitos integrados del « wafer »
    circuitos integrados; -corte del « wafer » circuitos integrados encapsulados (160) para separar las cápsulas (170, 172, 174) que constan de los circuitos integrados protegidos por sus respectivas tapas (176, 178, 180).
  11. 11. Procedimiento de encapsulación de una cápsula microondas en miniatura de acuerdo con una de las 5 reivindicaciones 1 a 9, que se caracteriza porque consta, al menos, de las siguientes etapas:
    -desarrollo sobre un sustrato temporal (190) de una red de contactos eléctricos (192) o « leadframe » y de unos contactos de soldadura (194) sobre los contactos eléctricos (192); -traslado de la cápsula (170) que consta de un circuito integrado protegido por su tapa (176) en su cara posterior (142) sobre la red de contactos eléctricos (192) por medio de unos contactos de soldadura (194); 10 -moldeado (196) del circuito integrado protegido por su tapa y de la red de contactos eléctricos (192) en el sustrato temporal (190); -disminución del sustrato temporal (190) hasta los contactos eléctricos (192) del « leadframe »;
    corte y separación de una cápsula moldeada (200) que consta del circuito integrado protegido por su tapa.
    15
ES05815910T 2004-12-20 2005-12-07 Cápsula microondas en miniatura y procedimiento de fabricación de la cápsula. Active ES2363910T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0413584 2004-12-20
FR0413584A FR2879889B1 (fr) 2004-12-20 2004-12-20 Boitier miniature hyperfrequence et procede de fabrication du boitier

Publications (1)

Publication Number Publication Date
ES2363910T3 true ES2363910T3 (es) 2011-08-19

Family

ID=34982133

Family Applications (1)

Application Number Title Priority Date Filing Date
ES05815910T Active ES2363910T3 (es) 2004-12-20 2005-12-07 Cápsula microondas en miniatura y procedimiento de fabricación de la cápsula.

Country Status (8)

Country Link
US (1) US20100038776A1 (es)
EP (1) EP1829105B1 (es)
JP (1) JP4794569B2 (es)
AT (1) ATE498907T1 (es)
DE (1) DE602005026448D1 (es)
ES (1) ES2363910T3 (es)
FR (1) FR2879889B1 (es)
WO (1) WO2006067045A1 (es)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143654B1 (en) * 2008-01-16 2012-03-27 Triquint Semiconductor, Inc. Monolithic microwave integrated circuit with diamond layer
JP2009176930A (ja) * 2008-01-24 2009-08-06 Toshiba Corp 半導体装置およびその製造方法
US8872333B2 (en) 2008-02-14 2014-10-28 Viasat, Inc. System and method for integrated waveguide packaging
US8901719B2 (en) 2009-05-08 2014-12-02 Optis Cellular Technology, Llc Transition from a chip to a waveguide port
JP2011035107A (ja) * 2009-07-31 2011-02-17 Elpida Memory Inc 半導体装置
JP5521862B2 (ja) 2010-07-29 2014-06-18 三菱電機株式会社 半導体装置の製造方法
AU2011218651B2 (en) * 2010-08-31 2014-10-09 Viasat, Inc. Leadframe package with integrated partial waveguide interface
GB2496835B (en) * 2011-09-23 2015-12-30 Radio Physics Solutions Ltd Package for high frequency circuits
US20130119538A1 (en) * 2011-11-16 2013-05-16 Texas Instruments Incorporated Wafer level chip size package
JP2015056606A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置
US20160240448A1 (en) * 2015-02-12 2016-08-18 Ampleon Netherlands B.V. RF Package
FR3077284B1 (fr) * 2018-01-30 2020-03-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'encapsulation d'un dispositif microelectronique, par des substrats fins ou ultrafins, facilement manipulables
US20190311962A1 (en) * 2018-04-10 2019-10-10 Bae Systems Information And Electronic Systems Integration Inc. Heterogeneous integrated circuits with integrated covers
US10896861B2 (en) 2019-04-22 2021-01-19 Raytheon Company Heterogeneous multi-layer MMIC assembly
US11881494B2 (en) * 2020-09-20 2024-01-23 UTAC Headquarters Pte. Ltd. Semiconductor package with dams
US11784103B2 (en) * 2020-12-09 2023-10-10 Texas Instruments Incorporated Covers for semiconductor package components
CN116495697B (zh) * 2023-06-26 2023-09-08 南京睿芯峰电子科技有限公司 含空气桥芯片的sip塑封件及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020538A (ja) * 1983-07-15 1985-02-01 Hitachi Ltd 半導体装置
US5323051A (en) * 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
US5694300A (en) * 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
DE19700734B4 (de) * 1997-01-11 2006-06-01 Robert Bosch Gmbh Verfahren zur Herstellung von Sensoren sowie nicht-vereinzelter Waferstapel
JP2991168B2 (ja) * 1997-09-24 1999-12-20 日本電気株式会社 半導体装置およびその製造方法
US7022546B2 (en) * 2000-12-05 2006-04-04 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
AUPR245101A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method (WSM04)
JP3519720B2 (ja) * 2001-06-11 2004-04-19 松下電器産業株式会社 電子デバイス
US6893574B2 (en) * 2001-10-23 2005-05-17 Analog Devices Inc MEMS capping method and apparatus
JP2004006816A (ja) * 2002-04-17 2004-01-08 Sanyo Electric Co Ltd 半導体スイッチ回路装置およびその製造方法
US6982470B2 (en) * 2002-11-27 2006-01-03 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, cover for semiconductor device, and electronic equipment
JP2004312666A (ja) * 2003-03-25 2004-11-04 Fuji Photo Film Co Ltd 固体撮像装置及び固体撮像装置の製造方法

Also Published As

Publication number Publication date
DE602005026448D1 (de) 2011-03-31
EP1829105A1 (fr) 2007-09-05
JP4794569B2 (ja) 2011-10-19
US20100038776A1 (en) 2010-02-18
FR2879889B1 (fr) 2007-01-26
FR2879889A1 (fr) 2006-06-23
EP1829105B1 (fr) 2011-02-16
JP2008524836A (ja) 2008-07-10
WO2006067045A1 (fr) 2006-06-29
ATE498907T1 (de) 2011-03-15

Similar Documents

Publication Publication Date Title
ES2363910T3 (es) Cápsula microondas en miniatura y procedimiento de fabricación de la cápsula.
CN106611748B (zh) 用于芯片封装件的结构和形成方法
US6737750B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
CN101859744B (zh) 带有电源环的暴露式管芯垫封装
US7196427B2 (en) Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
TWI395312B (zh) 具微機電元件之封裝結構及其製法
BR112018006664B1 (pt) Dispositivo integrado que compreende dispositivo de pacote em pacote (pop) embutido
US20120018871A1 (en) Stack package and semiconductor package including the same
JP2006523964A (ja) 少なくとも部分的にパッケージされた回路デバイスおよびその形成方法
US20100288525A1 (en) Electronic package and method of manufacture
JP4597512B2 (ja) 複数の集積回路デバイスを含む単一パッケージ及び半導体デバイスをパッケージする方法
EP3449502B1 (en) Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US6576998B1 (en) Thin semiconductor package with semiconductor chip and electronic discrete device
US20140329362A1 (en) QFN/SON-Compatible Package
US7098073B1 (en) Method for stacking an integrated circuit on another integrated circuit
KR20150084929A (ko) 열적 및 전기적 전도성 언더필을 구비한 마이크로전자 어셈블리
CN106252308B (zh) 晶片封装体与其制备方法
US8395253B2 (en) Hermetic surface mounted power package
US3549782A (en) Subassembly package
US9082738B2 (en) Semiconductor package with improved thermal properties
KR20130075552A (ko) 반도체 패키지 및 그의 제조 방법
CN109671680A (zh) 具有不同高度的管芯结构的芯片封装件及其形成方法
US11183483B2 (en) Multichip module and electronic device
RU2312425C1 (ru) Трехмерный электронный модуль с шариковыми выводами
US20040089930A1 (en) Simplified stacked chip assemblies