JP2008518484A - 高出力半導体デバイスのための半導体構造体の作成方法 - Google Patents

高出力半導体デバイスのための半導体構造体の作成方法 Download PDF

Info

Publication number
JP2008518484A
JP2008518484A JP2007539103A JP2007539103A JP2008518484A JP 2008518484 A JP2008518484 A JP 2008518484A JP 2007539103 A JP2007539103 A JP 2007539103A JP 2007539103 A JP2007539103 A JP 2007539103A JP 2008518484 A JP2008518484 A JP 2008518484A
Authority
JP
Japan
Prior art keywords
silicon
layer
wafer
semiconductor devices
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007539103A
Other languages
English (en)
Other versions
JP5053855B2 (ja
Inventor
クラーク，ローランド・シー
ハウエル，ロバート・エス
オウマー，マイケル・イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Corp
Original Assignee
Northrop Grumman Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Corp filed Critical Northrop Grumman Corp
Publication of JP2008518484A publication Critical patent/JP2008518484A/ja
Application granted granted Critical
Publication of JP5053855B2 publication Critical patent/JP5053855B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

高出力半導体デバイスのための基材配置物は、ＳｉＣウエハの表面上に付着させたＳｉ層を有するＳｉＣウエハを包含する。Ｓｉ第１層、ＳｉＯ２中間層およびＳｉ第３層を有するＳＯＩ構造体が、そのＳｉ第３層を、ＳｉＣウエハ上に付着させたＳｉに接着して、単一構造体を形成する。ＳＯＩのＳｉ第１層およびＳｉＯ２中間層を除去して、純粋なＳｉ第３層を残し、この上にさまざまな半導体デバイスを製作することができる。Ｓｉ第３層および付着Ｓｉ層を、１種以上の半導体デバイスをＳｉＣウエハ上に製作することができるように基材配置物の一部にわたり除去してもよい一方、他の半導体デバイスを純粋なＳｉ第３層上に対応させてもよい。
【選択図】図１

Description

発明の詳細な説明
関連出願への相互参照
本出願は、２００４年１０月２７日提出の米国仮特許出願第６０／６２２２０１号の優先権の利益を主張するものであり、該仮特許出願を本明細書中で明白に参考として援用する。
発明の背景
発明の分野
本発明は、一般に半導体構造体、より詳細には、高出力半導体デバイスのための基材配置物に関する。
関連技術の説明
例えばＳｉ（ケイ素）およびＧａＮ（窒化ガリウム）から作成される半導体デバイスは、基材上に製作される。さまざまな前記デバイスは、非常に高い出力密度で作動する高出力デバイスである。そのような高出力デバイスの例としては、２〜３例を挙げると、電源スイッチ、増幅器、ＧａＮ系マイクロ波集積回路およびレーザーが挙げられる。これらのデバイスには、これらにより発生する熱を放散させるための低耐熱性チャンネルが必要である。
本発明の主な目的は、高出力半導体デバイスにより発生する熱を除去するための高い熱伝導性を適切に提供する基材配置物を提供することである。
発明の概要
半導体構造体の作成方法は、炭化ケイ素ウエハを提供する段階と、該ウエハの表面上にケイ素層を付着させる段階とを包含する。ケイ素第１層、ケイ素酸化物中間層およびケイ素第３層を有するシリコン・オン・インシュレーター構造体が、そのケイ素第３層を、ウエハの表面上にあるケイ素付着層に接着している。ケイ素第１層をシリコン・オン・インシュレーター構造体から除去した後、ケイ素酸化物中間層を除去して、ケイ素第３層を曝露する。少なくとも１つの半導体デバイスを、曝露されたケイ素第３層上に製作する。
本発明の適用性のさらなる範囲は、以下に提供する詳細な説明から明らかになるであろう。しかしながら、詳細な説明から本発明の精神および範囲内のさまざまな変更および修正が当業者に明らかになるため、詳細な説明および具体例は、本発明の好ましい態様を開示してはいるが、例示のために提供しているに過ぎないことを理解すべきである。
本発明は、以下に提供する詳細な説明および添付図面から、より完全に理解されることになるであろう。添付図面は、必ずしも一定の率で縮尺されておらず、例示のために提供されているに過ぎない。
好ましい態様の説明
図１Ａにおいて、表面１１を有するウエハ１０は、その高い熱伝導性に起因して本明細書中で利用されるＳｉＣ（炭化ケイ素）ウエハである。ＳｉＣウエハ１０は、高温における長期間の信頼できる作動を保証する極度の熱安定性を示す。ＳｉＣウエハ１０は、容易に入手可能な４Ｈもしくは６Ｈポリタイプでできていることができ、または、続いて施用される半導体デバイスによっては、ポリ３−Ｃ ＳｉＣ（多結晶質立方晶系ＳｉＣ）を用いることもできる。この後者の材料は４Ｈおよび６Ｈポリタイプより価格が安いという利点を有し、より大きな直径サイズで製作され市販されている。
製作工程における次の段階では、図１Ｂに示すように、ウエハ１０の表面１１上にＳｉ層１２を付着させる。Ｓｉ層１２は、例えばスパッタリングにより付着させるα−Ｓｉ（非晶質Ｓｉ）であるか、例えば化学蒸着により付着させるポリ−Ｓｉ（ポリシリコン）のいずれかである。
図１Ｃでは、Ｓｉ第１層１５、ＳｉＯ２（二酸化Ｓｉ）中間層１６、および同様にＳｉの第３層１７で構成されるＳＯＩ（Ｓｉ・オン・インシュレーター）構造体１４を、ウエハ１０に接触させ、Ｓｉ層１２を介して接着させている。接着は、最初に、Ｓｉ層１２および１７それぞれの表面１８および１９を、２つの表面１８および１９の粗さが約１０ｎｍ（ナノメートル）未満になるように研磨することにより達成する。その後、これらの表面を互いに接触させ、加圧して、２つの構造体を一緒に接着する。その後、接着した配置物を約５００°〜１１００℃（摂氏度）でアニールすると、接着強度を向上させることができる。
図１Ｄのように、該工程では、続いてＳＯＩ構造体１４からＳｉ第１層１５が除去される。この除去は、最初に機械的除去、例えば研削によりＳｉ層１５の主要な塊を除去した後、ＳｉＯ２層１８までプラズマエッチングして残りのＳｉを除去することによることができる。つぎに、ＳｉＯ２層１６を、図１Ｅに示すようにフッ化水素またはフッ化水素酸などを用いて除去すると、ＳｉＣベース１０と単結晶Ｓｉ表面層１７を備える基材２０が残り、この表面層上に、さまざまな半導体デバイスを当業者に周知の技術により製作することができる。そのような半導体デバイスの一例を図２に例示する。
図２は、ＧａＮベースのＨＥＭＴ（高電子移動度トランジスタ）デバイス２６を例示している。トランジスタ２６は、ＧａＮの付着に適したＳｉの単結晶層１７上に付着しているＧａＮ層２８を包含する。ＡｌＧａＮ（アルミニウムＧａＮ）層３０が、ＧａＮ層２８上に付着しており、一連の接点を備えている。より詳細には、チタン−アルミニウム組成物でできていることができる接点３２および３３は、ＨＥＭＴ２６のそれぞれソースおよびドレインを形成し、ニッケル−金組成物でできていることができる接点３４は、ショットキーゲート接点を形成している。
図３では、ＭＯＳ（金属酸化物半導体）トランジスタ３８が基材２０上に形成されている。ＭＯＳトランジスタ３８は、単結晶Ｓｉ層１７中に拡散またはイオン注入されているソースおよびドレイン領域４０および４１を包含する。トランジスタゲート４２は、付着させた薄い酸化物層４３の上を覆って施用されており、抵抗接点４３、４４および４５は、それぞれソース、ドレインおよびゲート領域に施用されている。
バイポーラトランジスタ５０を図４に例示する。バイポーラトランジスタ５０は、Ｓｉ層１７中にコレクター領域５２および該コレクター領域５２内にベース領域５３を包含する。コレクター５２およびベース５３に隣接するＳｉ層１７の領域は、トランジスタのエミッター部を形成する。抵抗接点５６、５７および５８はそれぞれ、コレクター５２、ベース５３およびエミッター５４に施用されている。
基材２０は、図５に示すような半導体光学デバイスに対応することもできる。図５は、ｎ−型ＧａＮ層６２、ｐ−型ＧａＮ層６３およびそれらの間に置かれている多重量子井戸６４を包含する、ＧａＮベースの発光デバイス６０を例示している。抵抗接点６７および６８は、それぞれｎ−型ＧａＮ層６２およびｐ−型ＧａＮ層６３上に置かれている。
非常に簡単に述べると、ＩｎＧａＮ（インジウムＧａＮ）のようにエネルギーギャップの小さな所定の半導体材料が、ＧａＮなどエネルギーギャップのより大きな半導体材料からのエネルギー障壁に挟まれている場合、量子井戸がその障壁間に形成される。多重量子井戸配置物が、層６２および６３のような電圧がかかるｎ−型およびｐ−型半導体に挟まれている場合、ｐ−型半導体材料からのホールがｎ−型半導体材料からの電子と組み合わさって、多重量子井戸６４の組成および幅に応じて特定波長の光子を放出する。ＧａＮ系材料の場合、波長はＵＶまたは可視領域にある。電圧を接点６７と６８の両端間にかけると、ＵＶ光が発生し、主にデバイスの上面が映し出される。
図２、３、４および５のデバイスに関し、ウエハ１０は、より安価なポリ３−Ｃ ＳｉＣ種でできていてもよく、多様な適合する半導体デバイスを同一基材２０上に作成してもよい。いくつかの用途では、高出力ＳｉＣベースのデバイスを、Ｓｉベースのデバイスと、同一基材上で組み合わせることが望ましい可能性がある。図６Ａ〜６Ｃに、この目的を達成するための基材の形成工程を例示する。
図６Ａにおいて、ウエハ７０は、ベースウエハ７２が好ましくは４Ｈまたは６Ｈポリタイプのような純粋な結晶質ＳｉＣでできている点を除き、図１Ｅのウエハ２０と同様に形成されている。図６Ｂにおいて、ウエハ７０の表面の一部をマスキング材料７３で覆って、曝露領域７４を残す。この領域７４中の層１２および１７の曝露部分を例えばエッチングにより除去すると、図６Ｃに示すように、単結晶ＳｉＣ（または、用いられている場合は立方晶系３−Ｃ）の表面７６が残る。
図７では、ＭＯＳトランジスタ７８が基材７０の曝露表面７６上に形成されている。ＭＯＳトランジスタ７８は、単結晶ＳｉＣウエハ７２中に拡散またはイオン注入されているソースおよびドレイン領域８０および８１を包含する。トランジスタゲート８２は、付着させた薄い酸化物層８３の上を覆って施用されており、抵抗接点８５、８６および８７は、それぞれソース、ドレインおよびゲート領域に施用されている。
図７は、基材７０上に製作された他の半導体デバイスも例示している。他の半導体デバイスを、一例として、ＭＯＳトランジスタ７８に対応するＳｉＣと対立するものとしてＳｉ層１７上に形成された図３のＨＥＭＴデバイスのように例示する。このように、ＳｉＣおよびＳｉをベースとする半導体デバイスの両方を、純粋な結晶質ＳｉＣウエハを用いて同一基材上に作成することができる。
上記詳細な説明は、本発明の原理を例示しているに過ぎない。したがって、当業者なら、本明細書中に明白に記載または図示されていなくても、本発明の原理を具体化する、したがって本発明の精神および範囲内にある、さまざまな配置物を考案することができることは、理解されるであろう。
図１Ａ〜１Ｅは基材の製作を例示する図である。 図２は基材上に形成されたさまざまな半導体デバイスを例示する図である。 図３は基材上に形成されたさまざまな半導体デバイスを例示する図である。 図４は基材上に形成されたさまざまな半導体デバイスを例示する図である。 図５は基材上に形成されたさまざまな半導体デバイスを例示する図である。 図６Ａ〜６Ｃは代替的製作工程を例示する図である。 図７は代替的に製作された基材上に形成された半導体デバイスを例示する図である。

Claims (8)

  1. 半導体構造体の作成方法であって、
    炭化ケイ素ウエハを提供する段階；
    前記ウエハの表面上にケイ素層を付着させる段階；
    ケイ素第１層、ケイ素酸化物中間層およびケイ素第３層を有するシリコン・オン・インシュレーター構造体を提供する段階；
    前記ケイ素第３層を、前記ウエハの前記表面上にある前記ケイ素付着層に接着する段階；
    前記ケイ素第１層を前記シリコン・オン・インシュレーター構造体から除去する段階；
    前記ケイ素酸化物中間層を前記シリコン・オン・インシュレーター構造体から除去して、前記ケイ素第３層を曝露する段階；および
    少なくとも１つの半導体デバイスを、前記曝露されたケイ素第３層上に製作する段階、
    を含む、前記方法。
  2. 前記炭化ケイ素ウエハを、多結晶質立方晶系炭化ケイ素ならびに４Ｈおよび６Ｈポリタイプからなる群より選択する段階を包含する、請求項１に記載の方法。
  3. 前記ケイ素層を、非晶質ケイ素およびポリシリコンからなる群より選択する段階を包含する、請求項１に記載の方法。
  4. 接着段階が、
    約１０ｎｍ未満の表面粗さまで、前記ケイ素第３層を研磨し、前記ウエハの前記表面上にある前記ケイ素付着層を研磨し；そして
    前記研磨した表面を接合し、加圧する、
    ことを含む、請求項１に記載の方法。
  5. 得られた構造体を約５００〜１１００℃でアニールする追加的段階を包含する、請求項４に記載の方法。
  6. 請求項１に記載の方法であって、
    前記ケイ素第３層を曝露した後、前記曝露されたケイ素の一部の上にマスキング材料を付着させて、非曝露領域を残す段階；
    前記非曝露領域中の前記ケイ素第３層および下にあるケイ素層を除去して、前記炭化ケイ素ウエハの表面を曝露する段階；
    前記マスキング材料を除去する段階；
    少なくとも１つの半導体デバイスを、前記曝露された炭化ケイ素ウエハ表面上に製作し、少なくとも１つの半導体デバイスを、前記曝露されたケイ素第３層の上に製作する段階、
    を包含する、前記方法。
  7. 純粋な単結晶炭化ケイ素ウエハを提供する段階を包含する、請求項６に記載の方法。
  8. ４Ｈおよび６Ｈポリタイプからなる群より選択される純粋な単結晶炭化ケイ素ウエハを提供する段階を包含する、請求項７に記載の方法。
JP2007539103A 2004-10-27 2005-10-26 高出力半導体デバイスのための半導体構造体の作成方法 Expired - Fee Related JP5053855B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62220104P 2004-10-27 2004-10-27
US60/622,201 2004-10-27
PCT/US2005/038745 WO2006047675A1 (en) 2004-10-27 2005-10-26 A method of making a semiconductor structure for high power semiconductor devices

Publications (2)

Publication Number Publication Date
JP2008518484A true JP2008518484A (ja) 2008-05-29
JP5053855B2 JP5053855B2 (ja) 2012-10-24

Family

ID=35811567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007539103A Expired - Fee Related JP5053855B2 (ja) 2004-10-27 2005-10-26 高出力半導体デバイスのための半導体構造体の作成方法

Country Status (6)

Country Link
US (1) US7560322B2 (ja)
EP (1) EP1815511B1 (ja)
JP (1) JP5053855B2 (ja)
AU (1) AU2005299298B2 (ja)
TW (1) TW200631078A (ja)
WO (1) WO2006047675A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248830A (ja) * 2011-05-03 2012-12-13 Imec ハイブリッドｍｏｓｆｅｔデバイスの製造方法およびそれにより得られるハイブリッドｍｏｓｆｅｔ
JP2014170872A (ja) * 2013-03-05 2014-09-18 Toyota Industries Corp 半導体ウェハおよび半導体ウェハの製造方法
JP2015526902A (ja) * 2012-07-25 2015-09-10 レイセオン カンパニー 複数の装置を集積するモノリシック集積回路チップ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US20060194400A1 (en) * 2005-01-21 2006-08-31 Cooper James A Method for fabricating a semiconductor device
JP5090451B2 (ja) * 2006-07-31 2012-12-05 アプライド マテリアルズ インコーポレイテッド 炭素含有シリコンエピタキシャル層の形成方法
JP4957297B2 (ja) * 2007-03-06 2012-06-20 セイコーエプソン株式会社 半導体装置の製造方法
US20090115052A1 (en) * 2007-05-25 2009-05-07 Astralux, Inc. Hybrid silicon/non-silicon electronic device with heat spreader
JP2009141093A (ja) 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
US8749018B2 (en) 2010-06-21 2014-06-10 Infineon Technologies Ag Integrated semiconductor device having an insulating structure and a manufacturing method
CN102769033B (zh) * 2011-05-05 2015-04-08 中国科学院微电子研究所 具有高击穿电压的hemt及其制造方法
US11127652B2 (en) * 2019-10-23 2021-09-21 Raytheon Company Semiconductor structures having reduced thermally induced bow
US20230317692A1 (en) * 2022-03-31 2023-10-05 Raytheon Company Integrated diamond substrate for thermal management

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01179435A (ja) * 1988-01-08 1989-07-17 Nec Corp シリコン薄膜形成方法
JPH0246770A (ja) * 1988-08-08 1990-02-16 Seiko Epson Corp 半導体装置
JPH10223870A (ja) * 1997-02-04 1998-08-21 Shin Etsu Handotai Co Ltd 半導体装置製造用ウェーハ
JPH10326884A (ja) * 1997-03-26 1998-12-08 Canon Inc 半導体基板及びその作製方法とその複合部材
JP2003282845A (ja) * 2002-03-20 2003-10-03 Mitsubishi Electric Corp 炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法
JP2004503942A (ja) * 2000-06-16 2004-02-05 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 基板製造方法及び該方法によって得られた基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349207A (en) * 1993-02-22 1994-09-20 Texas Instruments Incorporated Silicon carbide wafer bonded to a silicon wafer
US5476819A (en) * 1993-07-26 1995-12-19 Litton Systems, Inc. Substrate anchor for undercut silicon on insulator microstructures
US6057212A (en) * 1998-05-04 2000-05-02 International Business Machines Corporation Method for making bonded metal back-plane substrates
US6388290B1 (en) * 1998-06-10 2002-05-14 Agere Systems Guardian Corp. Single crystal silicon on polycrystalline silicon integrated circuits
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
WO2003036699A2 (en) 2001-10-23 2003-05-01 Cambridge Semiconductor Limited Lateral semiconductor-on-insulator structure and corresponding manufacturing methods
US6689669B2 (en) * 2001-11-03 2004-02-10 Kulite Semiconductor Products, Inc. High temperature sensors utilizing doping controlled, dielectrically isolated beta silicon carbide (SiC) sensing elements on a specifically selected high temperature force collecting membrane
US7172911B2 (en) * 2002-02-14 2007-02-06 Silex Microsystems Ab Deflectable microstructure and method of manufacturing the same through bonding of wafers
US20030151051A1 (en) * 2002-02-14 2003-08-14 Xemod, Inc. High performance active and passive structures based on silicon material grown epitaxially or bonded to silicon carbide substrate
FR2864336B1 (fr) * 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01179435A (ja) * 1988-01-08 1989-07-17 Nec Corp シリコン薄膜形成方法
JPH0246770A (ja) * 1988-08-08 1990-02-16 Seiko Epson Corp 半導体装置
JPH10223870A (ja) * 1997-02-04 1998-08-21 Shin Etsu Handotai Co Ltd 半導体装置製造用ウェーハ
JPH10326884A (ja) * 1997-03-26 1998-12-08 Canon Inc 半導体基板及びその作製方法とその複合部材
JP2004503942A (ja) * 2000-06-16 2004-02-05 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 基板製造方法及び該方法によって得られた基板
JP2003282845A (ja) * 2002-03-20 2003-10-03 Mitsubishi Electric Corp 炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248830A (ja) * 2011-05-03 2012-12-13 Imec ハイブリッドｍｏｓｆｅｔデバイスの製造方法およびそれにより得られるハイブリッドｍｏｓｆｅｔ
JP2015526902A (ja) * 2012-07-25 2015-09-10 レイセオン カンパニー 複数の装置を集積するモノリシック集積回路チップ
KR101613187B1 (ko) 2012-07-25 2016-04-18 레이데온 컴퍼니 다수의 디바이스들을 집적하는 모놀리식 집적 회로 칩
JP2014170872A (ja) * 2013-03-05 2014-09-18 Toyota Industries Corp 半導体ウェハおよび半導体ウェハの製造方法

Also Published As

Publication number Publication date
EP1815511B1 (en) 2015-09-02
JP5053855B2 (ja) 2012-10-24
AU2005299298B2 (en) 2011-01-27
EP1815511A1 (en) 2007-08-08
AU2005299298A1 (en) 2006-05-04
TW200631078A (en) 2006-09-01
US7560322B2 (en) 2009-07-14
WO2006047675A1 (en) 2006-05-04
US20060088978A1 (en) 2006-04-27

Similar Documents

Publication Publication Date Title
JP5053855B2 (ja) 高出力半導体デバイスのための半導体構造体の作成方法
TWI767741B (zh) 與工程基板整合之電力元件
CN109844184B (zh) 用于功率应用和射频应用的工程化衬底结构
US7023010B2 (en) Si/C superlattice useful for semiconductor devices
TWI280661B (en) CMOS fabricated on different crystallographic orientation substrates
JP4975513B2 (ja) シリコン（Ｓｉ）ウェハ上に、熱軟化性絶縁体と共に化合物半導体を形成する方法、及びシリコンウェハ
US7060585B1 (en) Hybrid orientation substrates by in-place bonding and amorphization/templated recrystallization
JP7314134B2 (ja) 加工基板上の集積デバイスのためのシステムおよび方法
US10312360B2 (en) Method for producing trench high electron mobility devices
US7271447B2 (en) Semiconductor device
KR101422300B1 (ko) 복합 기판 및 이를 위한 제조 방법
JP2006173577A (ja) 高い熱放散を伴う複合構造
JPWO2006114999A1 (ja) 化合物半導体装置及び化合物半導体製造方法
JP2011101007A (ja) 集積半導体基板構造の製造方法
JP2019153603A (ja) 半導体基板及びその製造方法
JP2009501434A (ja) 電力用途へのウェハーボンディングを介して得られた多層基板
CN111566827A (zh) 利用工程化衬底结构实施的功率器件和rf器件
CN112531025B (zh) 高电子迁移率晶体管
JP7118069B2 (ja) 縦型パワーデバイスのための方法およびシステム
EP4287239A1 (en) A low loss semiconductor substrate
KR102323197B1 (ko) 반도체 소자의 제조 방법
JP3313344B2 (ja) ＳｉＣ／Ｓｉヘテロ構造半導体スイッチ及びその製造方法
WO2023045129A1 (zh) 半导体结构的制作方法以及半导体结构
CN115863400A (zh) 一种高导热GaN基HEMT器件及其制备方法
JPH1131701A (ja) 化合物半導体装置の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081014

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110701

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120627

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120726

R150 Certificate of patent or registration of utility model

Ref document number: 5053855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees