JP2008516431A - 電力がさまざまに異なる（チャネル幅可変）複数の垂直パワートランジスタを合理的に構成する方法 - Google Patents

Abstract

仕様指定された設計出力を持つ垂直MOSパワートランジスタを設計するための方法及びシステム。該方法には、該垂直MOSパワートランジスタのレイアウトを、それぞれ既知の設計データを持ち、少なくとも部分的に異なるレイアウト・セクションと、少なくとも一つの、所与の個数の個別トランジスタを持つ少なくとも一つの第１レイアウト・セクションとの組み合わせとして組み上げることが含まれており、また、該方法には更に、既知の設計データ及び使用されたレイアウト・セクションの数により、仕様指定された設計出力を調整することが含まれる。

Description

本発明は、可変チャネル幅を持つ垂直パワートランジスタ（ＤＭＯＳまたはＩＧＢＴ）を構成する方法に関するものであり、該垂直パワートランジスタは、設計者がそれぞれ望むチャネル幅及びそれに応じた絶縁抵抗を備えて図示もしくは設計することができ、また、該垂直パワートランジスタはチャネル幅に依存する電気的パラメータにより記述することができる。ここで対象とすることができるのは、ディスクリート垂直トランジスタ及び集積化した垂直パワートランジスタである。

パワーエレクトロニクスに導入された垂直トランジスタは、特許文献１の図２Ａから図Ｄまで及び図５から図７まで、及び、特許文献２に記載されているように、通常、並列接続された複数の個別トランジスタ及びゲート電極用の接続コンタクトから構成されている。これらの個別トランジスタは、一つの共通のゲート電極、一つの共通のドレインコンタクトをシリコンプレート（基板）の裏面に備え、また、シリコン内で分離したソース・コンタクトまたはウェルコンタクトを備えているが、これらソースまたはウェルコンタクトは一つの共通の金属電極によりやはり並列接続されている。非特許文献１に記述されているように、個別トランジスタの数と大きさにより、トランジスタ面積、チャネル幅、絶縁抵抗が決定される。垂直ＤＭＯＳトランジスタについて希望通りの絶縁抵抗を得るためには、従来の技術においては、対応する活性面積を持ち、該トランジスタを外側に対して閉じる周辺構造を備えるトランジスタ全体を設計する必要がある。このことは、第１の絶縁抵抗を持つ一つのトランジスタから、絶縁抵抗を変化させた第２のトランジスタに行くためには、該トランジスタ全体を新たに設計する必要があることを示している。通常、垂直ＤＭＯＳトランジスタの必要な電気的パラメータは、異なるトランジスタごとに個別に測定・記述される。

集積化した回路の設計方法としては、該回路を個々のブロックから組み上げる方法が知られている。たとえば特許文献３では、個々のブロックを並べることにより作製される一つの集積回路が記述されている。同様に、特許文献４及び特許文献５には、一つの集積回路またはその部分を、特に金属インターコネクトで接続する個々のブロックを積み上げることにより作製する方法が記述されている。
米国特許第５８４４２７７号明細書 米国特許第５７６３９１４号明細書 米国特許第６７６９００７号明細書 米国特許第６６５１２３６号明細書 米国特許第６５９１４０８号明細書 Power Semiconductor Devices（Baliga著、1995年、367ページff）

本発明の目的は、異なる絶縁抵抗を持つ複数の垂直パワートランジスタを単純な方法で設計する方法を提案することである。

本発明の一つの側面によると、前記課題は、仕様指定された設計出力を持つ垂直ＭＯＳパワートランジスタの設計方法により解決されるが、該方法には、
垂直ＭＯＳパワートランジスタのレイアウトを、それぞれ既知の設計データを持つ少なくとも部分的に異なる複数のレイアウト・セクションと、所与の個別トランジスタ数（２）を備えた少なくとも一つの第１レイアウト・セクションとの組み合わせとして組み上げること、及び、
該仕様指定された設計出力を、既知の設計データ及び使用されたレイアウト・セクション数により調整すること、
が含まれている。

それにより、本発明によって、特定の活性面積を持つ垂直パワートランジスタ設計のための設計者の時間コストを低減させること、また、測定及び記述のためのコストを低減させることができる。設計者は「予備設計」を手に入れることができ、また、この予備設計を自身の必要に合わせて単純な方法ですばやく変更できる。更に、この構成要素のパラメータ記述を効率的に行うことができる。

本発明の方法により、異なる出力、すなわち異なる面積または異なる絶縁抵抗を持つトランジスタを、簡単に、すなわちすばやく安価に作製することができる。記述された設計データにより、適切な計算方法を用いて、個々の部分の所与のパラメータから個々のトランジスタパラメータを計算することにより、該出発部分を基礎にして、設計されたトランジスタを簡単に記述することが可能である。

更なる実施形態においては、仕様指定された設計出力は、第１セクションの数により調整される。それにより希望通りのパワーを単純に計算して調整することができる。

更なる実施形態においては、第１セクションの個別トランジスタは同一の構成であり、それにより標準的なトランジスタ構成を効率的に作製することができる。

更なる実施形態においては、少なくともいくつかのセクションには周辺領域が備わっており、該周辺領域は、ステップごとに組み込むことにより、垂直MOSパワートランジスタのレイアウトに完全な周辺領域を形成することができる。そのため、たとえば、対応する周辺コンポーネントなどの新たなトランジスタコンポーネントを形成しなくても、設計を行うことができる。

更なる実施形態においては、同一の周辺領域を持つセクションが、同一の幾何学的配置の、すべて同一の個別トランジスタを特定数備えており、それにより効率が更に改善される。

更なる実施形態においては、前記セクションのそれぞれが、完全な周辺領域のうちの特定部分を備えている。周辺領域はすでに個々のセクションに組み込まれているため、それにより、非常に少ないステップ数で完全なトランジスタ構造を設計できる。

更なる実施形態においては、少なくとも一つのゲート・コンタクトを備える、一つの第２セクションが使われる。

更なる実施形態においては、前記第２セクションには、同一の個別トランジスタが特定数備わっている。

更なる実施形態においては、前記第２セクションには、完全な周辺領域のうちの一部分が含まれている。

更なる実施形態においては、一つの第３のセクションが設けられており、該第３セクションは、少なくとも一つの設計特性において、前記第１及び第２のセクションとは異なっている。このようにすることにより、わずか３つの異なるセクションにより、異なる出力を持つ多数のトランジスタ構造を設計することができる。

更なる実施形態においては、前記第１、第２、第３のセクションには、周辺領域の部分が備わっており、これらの部分を組み合わせると完全な周辺領域が形成される。

更なる実施形態においては、該方法には更に、少なくとも一つの第２垂直パワートランジスタの設計が含まれており、該第２垂直パワートランジスタは、少なくとも第１、第２、第３のセクションを組み合わせて、全体面積の異なるコンポーネント・ユニットを作ることにより、異なる第２の仕様指定の設計出力を持ち、その際、垂直MOSパワートランジスタと、第２の垂直MOSパワートランジスタとの間の出力の段階差は、コンポーネント面の中央部を構成するセクションの大きさにより得られる。つまり、さまざまなトランジスタタイプを、必要に応じて、所与の出力差ですばやく設計することができ、その際、新しいレイアウト・オブジェクトを形成するためのステップは必要ない。

更なる実施形態においては、各セクションは標準化セクションであり、そのためこれらセクションを任意に組み合わせることが可能である。

更なる実施形態においては、各セクションは、一つの分割マス目上に固定されたレイアウトを持つ。それにより、所与のプラットフォーム上において効率的な組み上げが行え、その際、セクションが固定レイアウトされているため、全体特性をよく把握することが可能であり、また、簡単に計算することが可能である。

更なる実施形態においては、個別トランジスタを持たない少なくとも一種類のセクションが設けられている。このようにすることにより、該方法の柔軟性を更に高めることができる。

更なる実施形態においては、個別トランジスタを持たない少なくとも一種類のセクションが含まれており、該セクションは周辺領域を備えている。

更なる実施形態においては、周辺領域を持たない少なくとも一つのセクションが設けられている。

更なる実施形態においては、ボンドパッド・レイアウトを持つ少なくとも一つのセクションが設けられている。

更なる実施形態においては、ドレイン及び／又はソースコンタクト・レイアウトを持つ少なくとも一つのセクションが設けられている。

更なる実施形態においては、該方法に更に、既知の設計データを持つ一つの垂直MOSパワートランジスタの一つの完全なレイアウトを分割することにより、少なくともいくつかの異なるレイアウト・セクションを得ることが含まれている。このようにすることにより、必要なプログラム・オブジェクトを非常に柔軟に作製することができ、また、トランジスタの更なる設計に利用することができ、その際は出発レイアウトの構造的特徴が、新しい設計作業に引き継がれる。

更なる実施形態においては、前記分割には、複数の異なる種類のセクションを得ることが含まれており、その際、セクションは各種類ごとに同一の構成及び同一の設計データを備えており、
また、前記分割には、一つの分割マス目上に固定されたレイアウトのための標準化セクションを得るために、完全なレイアウトの既知の設計データから各種類の設計データを計算することが含まれている。

前述の課題は、更なる観点において、出力設計の異なる垂直MOSパワートランジスタ設計のための標準化レイアウト・セクションの作製方法により解決できる。該方法には、
既知の設計データを持つ一つの垂直MOSパワートランジスタの、複数の個別トランジスタを持つ一つの完全なレイアウトを分割することにより、少なくともいくつかの異なるレイアウト・セクションを作製するステップと、
各種類のセクションが同一の構成及び同一の設計データを持つよう、異なる複数の種類のセクションを得るステップと、
一つの分割マス目上に固定されたレイアウトのための標準化セクションを得るために、完全なレイアウトの既知の設計データから、各種類の設計データを計算するステップと、が含まれる。

そうすることにより、対応する設計補助手段を効率的かつ非常に柔軟に作製することができる。

前述の課題は、更なる観点において、出力設計の異なる垂直MOSパワートランジスタ設計のためのシステムにより解決できる。該システムには、
所与のレイアウト・セクションから、選択された分割マス目にしたがって一つのレイアウトを作製するための一つのコンピュータ支援プラットフォームが備わっており、該レイアウトにより該垂直MOSパワートランジスタの構造が決定され、また、
それぞれ異なる機能及び対応する設計データを持つ２つまたはそれ以上の異なるセクションが設けられており、このとき少なくとも一つの第１セクションには同一の個別トランジスタが特定数備わっており、また、
該第１セクションと組み合わせることにより、一つの完全な垂直MOSパワートランジスタのレイアウトに組み上げることができる複数のセクションが備わっており、該垂直MOSパワートランジスタの該レイアウトの出力は、該第１レイアウト・セクションにより定義される。

更なる好適な実施形態は請求項及び以下の詳細な説明から理解できる。

以下に、本発明を、実施形態を例にとり、図を用いて更に詳しく説明する。

図１には、トランジスタ１、つまり、一つの特定の垂直パワートランジスタに対応するレイアウトが図示されており、該レイアウトは、図３に示すように、たとえばゲート・コンタクト３が含まれている第１端部５、第２端部６、中央部７といった異なるセクションに分割されている。図１に示すように、これらセクションはそれぞれ、特定数の個別トランジスタ２、及び、周辺構造９のそれぞれ対応する一部分を備えている。

図４には、トランジスタ８、つまり、そのレイアウトが図示されており、該レイアウトは、トランジスタ１のレイアウトと同じ面積を持ち、この例においてはトランジスタ８は、第１端部５、第２端部６、２つの中央部７から構成されている。組み上げられたトランジスタのパラメータは、該個々の部分の既知のパラメータから計算できる。

トランジスタ８の面積は、２つの端部５及び６の面積、及び中央部７の面積の２倍の和である。該トランジスタの面積は、更なる中央部７を追加することにより、ほぼ任意に拡大することができる。ｘ個の中央部を持つ、組み上げられたトランジスタの面積は数式１により表現される。

［数式１］
Ａ_{トランジスタ}＝Ａ_端部５＋Ａ_端部６＋ｘ^＊Ａ_中央部７

同様にして、組み上げられたトランジスタ８のキャパシティ（容量）も計算することができる。コンデンサの並列接続のための既知の公式から、該組み上げられたトランジスタのキャパシティは数式２により表現される。
［数式２］
Ｃ_{トランジスタ}＝Ｃ_端部５＋Ｃ_端部６＋ｘ^＊Ｃ_中央部７

抵抗の並列接続のための既知の公式から、一つの端部５、一つの端部６、ｘ個の中央部を持つ、組み上げられたトランジスタの面積は数式３により表現される。
［数式３］
１／Ｒ_{トランジスタ}＝１／Ｒ_端部５＋１／Ｒ_端部６＋ｘ^＊１／Ｒ_中央部７

この実施例においては、中央部７の大きさにより、可能な面積差のステップ幅が決定される。すなわち、中央部７が大きいと、該面積の段階差を大きくすることができる。これに対して、中央部７が小さいと、段階差はより細かくなる。このとき個別トランジスタの大きさにより、中央部７の可能最小サイズが決定される。

たとえばトランジスタ４、つまり図２のレイアウトに対応するトランジスタを設計する場合、２つの端部５及び６を組み上げることにより行うことができる。中央部７の種類が一種類与えられている場合には、該トランジスタは可能最小面積を持つトランジスタとなる。設計柔軟性を高めるために、その他の中央部を用いることもできる。

図６は、さまざまな種類のレイアウト・セクションの使用または作製のための更なる可能性または実施例を示しており、該レイアウト・セクションは、望みのトランジスタ構造をレイアウトとして作製するために、設計時には出発オブジェクトとして機能する。たとえば、周辺構造も同様に個々の部分に分けることができる。そのため、分割されたトランジスタは、たとえばゲート・コンタクト３を含む一つの端部１１、定義された個数の個別トランジスタ２を持つ一つの中央部１２、回転したまたは鏡像の形１３ａで角を形成する周辺構造１３の一部分、直線の周辺部１４から構成される。

図７には、更なる一つの構造を持つ、分割されたトランジスタ１５、つまりそのレイアウトの一部分が図示されている。この実施例では、ディスクレートな（分離された）パワートランジスタに用いられた、ボンドパッド開口部１６が示されている。その他の実施例では、たとえば、統合されたパワートランジスタのドレインまたはソース・コンタクトなど、その他の構造とすることができる。

これらの図に示されたセクションはしたがって、効率的な設計手段であり、これらの設計手段は、さまざまな出力を持つさまざまなトランジスタを多数設計するために、コンピュータ支援のプラットフォーム（図示されず）において、先述の原理にしたがって作製及び／又は組み上げることができる。

好適な実施形態には、さまざまな出力のために設計された垂直MOSパワートランジスタを構成するための方法が含まれる。該方法では、これら垂直MOSパワートランジスタを、さまざまに標準化されたセクションの組み合わせとして一つの全体コンポーネント構造に組み上げ、これら標準化セクションはそれぞれ特別な機能に対応しており、一つの分割マス目上に固定された、対応するレイアウトを持ち、既知のデータを含んでおり、
このとき、一つのセクション、たとえばセクション７は、同一の幾何学的配置の、すべて同一の個別トランジスタを特定数備え、また、標準化された周辺領域９の特定の一部分を備え、
その他の一つのセクションたとえばセクション５は、特定数の同一のトランジスタセル及びゲート・コンタクト３を備え、また、該周辺領域９のその他の一部分を備え、
更なる一つのセクションたとえばセクション６は、特定数の同一のトランジスタセル及び該周辺領域の更なる特定の一部分を備え、
これらのセクションを組み合わせることにより、大きさの異なる総面積を持つコンポーネント・ユニットを作製することができ、その際、出力の段階差は、コンポーネント面の中央部を構成するセクションのサイズにより得られる。

更なる好適な実施形態には、さまざまな出力のために設計された垂直MOSパワートランジスタを構成するための方法が含まれ、該方法では、これら垂直MOSパワートランジスタを、さまざまに標準化されたセクションの組み合わせとして一つの全体コンポーネント構造に組み上げ、これら標準化セクションはそれぞれ特別な機能に対応しており、一つの分割マス目上に固定された、対応するレイアウトを持ち、既知のデータを含んでおり、
このとき、第１のセクション、たとえばセクション１２は、同一の幾何学的配置の、すべて同一の個別トランジスタ２を特定数備え、
第２のセクションたとえばセクション１１は、特定数の同一のトランジスタセル及びゲート・コンタクト３を備え、
第３のセクションたとえばセクション１５は、開いたボンドパッドを備え、
更に、更なるセクションが設けられており、これらのセクションは周辺領域の特定部分、たとえば領域１３、１３ａ、１４を形成しており、これらセクションを組み合わせて、大きさの異なる総面積を持つコンポーネント・ユニットを作製することができ、その際、出力の段階差は、コンポーネント面の中央を構成するセクションのサイズにより得られる。

更なる実施形態においては、該コンポーネントには、前記第３セクション、たとえばセクション１５は含まれていない。

更なる実施形態においては、前記第３セクションにその他の機能要素をボンドパッドとして設けることができる。

第１の面積を持つ垂直パワートランジスタの上面図 図１の面積よりは小さい第２の面積を持つ垂直パワートランジスタ 個々の部分に分割された垂直パワートランジスタ 複数の個々の部分を組み上げて作られた垂直パワートランジスタで、図１に示された第１の面積を持つ 複数の個々の部分を組み上げて作られた垂直パワートランジスタで、図２に示された第２の面積を持つ 個々の部分に分割された垂直パワートランジスタで、分割された周辺構造を持つ 個々の部分に分割された垂直パワートランジスタで、一つの部分にボンドパット開口部が設けられている

符号の説明

１ トランジスタ
２ 個別トランジスタ
３ ゲート・コンタクト
４ トランジスタ
５ 第１端部
６ 第２端部
７ 中央部
８ トランジスタ
９ 周辺構造
１１ 端部
１２ 中央部
１３ 周辺構造
１３a 回転した、または鏡像の形態
１４ 直線の周辺部
１５ トランジスタ
１６ ボンドパッド開口部

Claims (32)

1. 仕様指定された設計出力を持つ垂直MOSパワートランジスタの設計方法において、
   ・該垂直MOSパワートランジスタの一つのレイアウトの組み上げを、それぞれ既知の設計データを持ち、少なくとも部分的に異なるレイアウト・セクション（５、６、７、１１、１２、１３、１３ａ、１４、１５）と、所与の個数の個別トランジスタ（２）を備える、一つの第１レイアウト・セクション（５、６、７、１１、１２）との組み合わせとして行うこと、及び
   ・該仕様指定された設計出力を、該既知の設計データ及び使用されたレイアウト・セクションの数により調整することを含む
   ことを特徴とする方法。
2. 前記仕様指定された設計出力が、第１セクション（７）の数により調整されることを特徴とする、請求項１に記載の方法。
3. 前記第１セクション（７）の前記個別トランジスタ（２）が同一の構成であることを特徴とする、請求項２に記載の方法。
4. 前記セクションのうち少なくともいくつか（５、６、７、１３、１３ａ、１４）が周辺領域を備え、該周辺領域は部分ごとに組み合わせて、前記垂直MOSパワートランジスタのレイアウト内に一つの完全な周辺領域を形成できることを特徴とする、請求項１から請求項３のいずれか一つに記載の方法。
5. 同一の周辺領域を持つセクションは、同一の幾何学的配置の、すべて同一の個別トランジスタを特定数備えていることを特徴とする、請求項１から請求項４のいずれか一つに記載の方法。
6. 前記セクションのそれぞれが、完全な周辺領域（９）の特定の部分を備えていることを特徴とする、請求項４に記載の方法。
7. 少なくとも一つのゲートコンタクト（３）を持つ、一つの第２セクション（５）が使用されることを特徴とする、請求項１から請求項７のいずれか一つに記載の方法。
8. 前記第２セクションが、同一の個別トランジスタを特定数持つことを特徴とする、請求項７に記載の方法。
9. 前記第２セクションに完全な周辺領域（９）の一つの部分が含まれていることを特徴とする、請求項７または請求項８に記載の方法。
10. 前記第１及び第２セクションとは少なくとも一つの設計特性が異なる、一つの第３のセクション（６）が設けられていることを特徴とする、請求項７から請求項９のいずれか一つに記載の方法。
11. 前記第１、第２、第３のセクションが、周辺領域の部分を備えており、これらの部分を組み合わせると完全な周辺領域（９）が形成されることを特徴とする、請求項１０に記載の方法。
12. 請求項１１に記載の方法であって、該方法が更に、
    第２の、その他の仕様指定の設定出力を持つ少なくとも一つの第２の垂直パワートランジスタを、少なくとも第１、第２、第３のセクションを組み合わせて、全体面積の異なるコンポーネント・ユニットを作製することにより設計することを含み、その際、該垂直MOSパワートランジスタと、該第２の垂直MOSパワートランジスタとの間の出力段階差は、該コンポーネント面の中央を形成するセクション（７）の面積により得られることを特徴とする、請求項１１に記載の方法。
13. 各セクションが標準化セクションであることを特徴とする、請求項１から請求項１２のいずれか一つに記載の方法。
14. 各セクションが、一つの分割マス目上に固定された、対応するレイアウトを持つことを特徴とする、請求項１から請求項１３のいずれか一つに記載の方法。
15. 個別トランジスタを持たないセクション（１３、１３ａ、１４、）が少なくとも一種類設けられていることを特徴とする、請求項１から請求項１４のいずれか一つに記載の方法。
16. 個別トランジスタを持たないセクションの前記少なくとも一種類が、周辺領域を持つセクションを含むことを特徴とする、請求項１５に記載の方法。
17. 少なくとも一つの、周辺領域を持たないセクション（１２、１５）が設けられていることを特徴とする、請求項１から請求項１６のいずれか一つに記載の方法。
18. 一つのボンドパッド・レイアウトを持つ、少なくとも一つのセクションが設けられていることを特徴とする、請求項１から請求項１７のいずれか一つに記載の方法。
19. 一つのドレイン及び／又はソースコンタクト・レイアウトを持つ、少なくとも一つのセクションが設けられていることを特徴とする、請求項１から請求項１８のいずれか一つに記載の方法。
20. 請求項１から請求項１９のいずれか一つに記載の方法であって、該方法に更に、既知の設計データを持つ一つの完全な垂直MOSパワートランジスタを分割することにより、少なくともいくつかのレイアウト・セクションを作製することが含まれることを特徴とする、請求項１から請求項１９のいずれか一つに記載の方法。
21. 請求項２０に記載の方法であって、前記分割に、複数の異なる種類のセクションが作製されることが含まれ、このとき、各種類のセクションはそれぞれ同一の構成であり、同一の設計データを持ち、また、
    一つの分割マス目上に固定されたレイアウトのための標準化セクションを得るために、完全なレイアウトの既知の設計データから各種類の設計データの計算を行うことが含まれることを特徴とする、請求項２０に記載の方法
22. 異なる出力用に設計された垂直MOSパワートランジスタの設計のための標準レイアウト・セクションを作製する方法において、該方法には、
    ・既知の設計データを持つ一つの完全な垂直MOSパワートランジスタを分割することにより、少なくともいくつかの異なるレイアウト・セクションを作製するステップが含まれ、また、
    ・複数の異なる種類のセクションを作製するステップが含まれ、このとき、各種類のセクションはそれぞれ同一の構成であり、同一の設計データを持っており、また、
    ・一つの分割マス目上に固定されたレイアウトのための標準化セクションを得るために、完全なレイアウトの既知の設計データから各種類の設計データを計算するステップ、が含まれている
    ことを特徴とする方法。
23. 前記個別トランジスタ（２）が同一の構成であることを特徴とする、請求項２２に記載の方法。
24. 前記セクションの少なくともいくつか（５、６、７、１３、１３ａ、１４）が、該垂直MOSパワートランジスタのレイアウトにおいて一つの完全な周辺領域を形成するために、部分ごとに組み合わせ可能な周辺領域を備えていることを特徴とする、請求項２２または請求項２３に記載の方法。
25. 同一の周辺領域を持つセクションは、同一の幾何学的配置の同一の個別トランジスタを特定数持つことを特徴とする、請求項２４に記載の方法。
26. 少なくとも一つのゲートコンタクト（３）を持つセクション（５）の種類が一種類作られることを特徴とする、請求項２２から請求項２５のいずれか一つに記載の方法。
27. 少なくとも一種類の、個別トランジスタを持たない（１３、１３ａ、１４）セクションが作られることを特徴とする、請求項２２から請求項２６のいずれか一つに記載の方法。
28. 個別トランジスタを持たないセクションの前記少なくとも一つの種類が、周辺領域を持つセクションを含むことを特徴とする、請求項２７に記載の方法。
29. 周辺領域を持たないセクション（１２、１５）が少なくとも一種類作製されることを特徴とする、請求項２２から請求項２８のいずれか一つに記載の方法。
30. 一つのボンドパッド・レイアウトを持つ少なくとも一つのセクションが設けられていることを特徴とする、請求項２２から請求項２９のいずれか一つに記載の方法。
31. 一つのドレイン及び／又はソースコンタクト・レイアウトを持つ少なくとも一つのセクションが設けられていることを特徴とする、請求項２２から請求項３０のいずれか一つに記載の方法。
32. 異なる出力のために設計された垂直MOSパワートランジスタの設計のためのシステムにおいて、該システムは、
    ・選択された分割マス目にしたがって所与のレイアウト・セクションから一つのレイアウトを作製するためのコンピュータ支援プラットフォームを備え、このとき該レイアウトにより該垂直MOSパワートランジスタの構造が決定され、
    ・また、それぞれ異なる機能及び対応する設計データを持つ２つまたはそれ以上の異なるセクションを備え、このとき少なくとも一つの第１レイアウト・セクションには特定数の同一の個別トランジスタが設けられており、また、該第１セクションと組み合わせることにより一つの完全な垂直MOSパワートランジスタのレイアウトを作製できる[複数の]セクションが設けられており、また、該垂直MOSパワートランジスタの該レイアウトの出力は、該第１のレイアウト・セクションの数により定義される
    ことを特徴とするシステム。

Images