TWI517344B - 半導體裝置中通孔定距之軟體及方法 - Google Patents

半導體裝置中通孔定距之軟體及方法 Download PDF

Info

Publication number
TWI517344B
TWI517344B TW102114332A TW102114332A TWI517344B TW I517344 B TWI517344 B TW I517344B TW 102114332 A TW102114332 A TW 102114332A TW 102114332 A TW102114332 A TW 102114332A TW I517344 B TWI517344 B TW I517344B
Authority
TW
Taiwan
Prior art keywords
power rail
hole
location
spacing
power
Prior art date
Application number
TW102114332A
Other languages
English (en)
Other versions
TW201351600A (zh
Inventor
大衛Ｓ 杜曼
馬布 拉漢德
馬可 塔拉比亞
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201351600A publication Critical patent/TW201351600A/zh
Application granted granted Critical
Publication of TWI517344B publication Critical patent/TWI517344B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11881—Power supply lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

半導體裝置中通孔定距之軟體及方法
本發明一般關於半導體裝置。且尤其是，關於半導體裝置中的電源軌通孔。
具有標準單元庫邏輯(“標準單元”)半導體裝置通常可使用金屬電源軌提供電源以及接地于形成該標準單元的電晶體。在常見的電路佈局技術中，標準單元是被放置在該電源軌的上下方以最大化地使用該電源軌。接點脊柱(contact spine)通常是設置在該電源軌的下方或平行該電源軌。複數個通孔可連接該金屬軌到該接點脊柱，該接點脊柱接著被電性連接到接點，其可輪流連接至該電晶體。
一般而言，該通孔的間隔(即該通孔的間距)大於該電晶體閘極的間隔。最常見的，該通孔間隔是該閘極間隔的兩倍大。然而，該種通孔間隔的使用會增加該電源軌與該電晶體之間的電阻值，於是降低該電晶體的電性表現。
因此，需要的是使用一種能夠使通孔之間 的定距更有效率的技術。再者，本發明其他想要的特色以及特徵將藉由後續關於本發明的詳細說明以及附加的申請專利範圍結合所附圖式以及本發明的背景而變得清楚明白。
本發明提供一種用於決定半導體裝置中複數個電源軌通孔位置的方法。該半導體裝置包含主動區域以及電源軌。該方法包含沿著該電源軌指派第一電源軌通孔的位置。該方法進一步還包含沿著該電源軌指派第二電源軌通孔的位置。該第一電源軌通孔位置與該第二電源軌通孔位置之間的間距是依據半導體裝置之微影可允許的最小間距。該方法也包含決定該第二電源軌通孔位置與該主動區域中的結構位置之間，可能與該第二電源軌通孔位置發生電性干擾的間距。該方法還包含改變該第二電源軌通孔的位置，以應對該第二電源軌通孔位置與該主動區域中的一個結構的位置之間的間距小於預定的距離。本發明也提供一種電腦可讀取的軟體產品，其用於執行該方法。
10‧‧‧電源軌通孔
10A‧‧‧第一電源軌通孔
10B‧‧‧第二電源軌通孔
12‧‧‧半導體裝置
13‧‧‧電晶體
14‧‧‧主動區域
16‧‧‧半導體基板
18‧‧‧閘極
22‧‧‧接點
24‧‧‧互連結構/結構
26‧‧‧導電片
28‧‧‧主動區域通孔
30‧‧‧電源軌
32‧‧‧接點脊柱
本發明將在此結合以下圖式進行說明，其中，相同的元件符號用於表示類似的元件，而且：第1圖是半導體裝置的上視圖，其表示依據決定複數個電源軌通孔位置的方法沿著電源軌設置第一電源軌通孔的一個實施例；第2圖是該半導體裝置沿著第1圖中2-2線 段的剖面側視圖，其表示被夾在該電源軌以及接點脊柱之間的該第一電源軌通孔；第3圖是半導體裝置的上視圖，其表示依據該方法的一個實施例而沿著該電源軌所設置的第二電源軌通孔；第4圖是半導體裝置的上視圖，其表示依據該方法的一個實施例而移動後的第二電源軌通孔；第5圖是該半導體裝置沿著第4圖中5-5線段的剖面側視圖；第6圖是半導體裝置的上視圖，其表示依據該方法的一個實施例而沿著該電源軌所設置的第三電源軌通孔；第7圖是說明該方法一個實施例的示意圖。
本發明以下的詳細說明僅為在本質上的示範例，而無意限制本發明或者是本發明的應用及使用。再者，無論是前述背景或是接下來本發明的詳細說明，皆無藉由所示的任何理論進行限制的意圖。
參見該些圖式，其中，相似的數位是表示通過數種視角的相似部份，決定半導體裝置12中該複數個電源軌通孔10位置的軟體及方法是在此表示並說明。該半導體裝置12可以是，舉例而言，部分的積體電路，像是特定應用積體電路(“ASIC”)或微處理器。當然，在此所述的半導體12的其他實施例、應用以及使用都可被該領域中 具有通常知識者所明白。
所示實施例的該半導體裝置12包含複數個形成在半導體基板16的主動區域14中的電晶體13。該電晶體13可被連接在一起以產生標準單元庫邏輯(未圖示)，如同於該領域中具有通常知識者所明白的。當然，該半導體裝置12可包含複數個主動區域14。
在所示的實施例中，該電晶體13是場效電晶體(FET)，且詳細而言，是金屬氧化物半導體場效電晶體(MOSFET)。各個該電晶體13都包含源極(未圖示)、汲極(未圖示)以與閘極18。該源極、汲極與閘極可使用該領域具有通常知識者所熟知的技術形成在該基板16之中及/或之上。在該所示的實施例中，該閘極18的形成，舉例而言，主要是在該基板16上配置多分子結晶矽(polycrystalline silicon)，其通常被稱做為多晶矽(polysilicon)或簡化做PolySi。如參考第1圖所見，該所示實施例的閘極18是形成為通常彼此平行的線條狀(未另外編號)。
該複數個閘極18可定義閘極間隔P，就是，一般的標準距離。該閘極間隔P是由各該閘極18之間所決定。在所示的實施例中，該閘極18主要是由多晶矽所形成，而該間隔P可被稱作接點多間隔(“CPP”)。
該半導體裝置12包含複數個接點22，其包括例如金屬的電性傳導材料。該接點22是可選地連接到該電晶體13的源極、汲極與閘極18，以提供電性連接到該電晶體13。在一個實例中，該接點22中的一個可以將一 個電晶體13電性連接到另一個電晶體13。在另一個實例中，該接點22中的一個可以將該電晶體13中的一個電性連接到電源軌30。
為了便於該各種電晶體13之間的連接，該半導體裝置12可包含設置在該基板16上的各種互連結構24。該結構24可包含至少一個導電片26，用以可選地將該電晶體13的其中一個互連到該電晶體13的另外一個。該導電片26包含例如金屬的電性傳導材料。該導電片26可被稱作“金屬層”。該互連結構24也可包含至少一個主動區域通孔28。在該所示的實施例中，如第5圖所表示，該至少一個主動區域通孔28可支撐該導電片26並將該導電片26電性連接到該接點22的至少一個。
參見第1圖及第2圖，該所示實施例的半導體裝置12也包含該電源軌30，用以供應電源到該電晶體13。該電源軌30是設置在該基板16上方並包含電性傳導材料。舉例而言，該電源軌30可由金屬所形成。如此一來，該電源軌30可被替代地稱作“金屬軌”或“金屬層”。
該所示實施例的半導體裝置12還包含接點脊柱32。該接點脊柱32設置在該基板16與該電源軌30之間。更詳細而言，在所示的實施例中，該接點脊柱32設置在該基板16上。該接點脊柱32包含電性傳導材料。如第4圖及第5圖所示，該接點脊柱32可被電性耦合到一個或複數個接點22以傳遞電源到該接點22(該電晶體13)及/或從該接點22(該電晶體13)傳遞電源。該電源軌30與 該接點脊柱32之間的電性連接是藉由該電源軌通孔10所提供。該電源軌通孔10也在該基板16上方支撐該電源軌30。
在另一實施例(未圖示)中，至少一個該電源軌通孔10可在不使用該接點脊柱32之下電性連接該電源軌30到至少一個該接點22及/或從至少一個該接點22電性連接到該電源軌30。在又一實施例中(未圖示)，至少一個該電源軌通孔10可在不使用該接點脊柱32或該接點22之下，電性連接該電源軌30到至少一個該電晶體13及/或從至少一個該電晶體13電性連接到該電源軌30。
該決定複數個電源軌通孔10的位置的方法可被實行在可用電腦讀取的軟體產品(未圖示)。就是，在此所描述的方法可由一系列的電腦可執行代碼所編碼。該軟體產品可讀取該半導體裝置12的外觀資料使得各種元件的位置可被分析並比對。
在此所述的軟體及方法可被整合到整體的積體電路設計程式。在一些實施例中(未圖示)，該程式可自動分配該電源軌通孔10的位置於固定區間。在此情況中，該方法是從移除至少一些電源軌通孔10的步驟開始。還詳細而言，該方法包含移除所有該電源軌通孔10的步驟。
該方法還包含沿著該電源軌30配置第一電源軌通孔10a的位置，如第1圖所示。該第一電源軌通孔10a的位置可是隨機決定的距離。在另一個實施例中，該 第一電源軌通孔10a的位置可藉由一些預先決定的區間被決定。舉例而言，該該第一電源軌通孔10a被配置的位置可在該電源軌30的中央。該方法還包含沿著該電源軌30配置第二電源軌通孔10b的位置，如第3圖所示。該第一電源軌通孔10a的位置與該第二電源軌通孔10b的位置之間的間距是預先決定的距離。詳細而言，在該所示的實施例中，該預先決定的距離是基於該半導體裝置12之微影的可允許最小間距。舉例而言，在所示的實施例中，該最小間距大約是該閘極間隔的1.5倍。該另一方法，該第一及第二電源軌通孔10a及10b之間的距離可藉由將閘極18間的距離乘上1.5而求得。
需要瞭解的是，通常需要數個遮罩以產生各個電源軌通孔10a及10b。因此，在其他實施例中，該第一及第二電源軌通孔10a及10b之間的最小間距可能會受限於多重微影程式的限制。
藉由將該第二電源軌通孔10b配置在儘量接近該第一電源軌通孔10a的位置，該電源軌30與電晶體13之間的電阻值可保持在相對的低。藉由將該電阻保持在相對的低，相較於先前技術具有較大電源軌間距的半導體裝置而言，該電晶體13可達到較高的電性表現。
然而，將該電源軌通孔10a及10b之間的間距最小化，可導致與半導體裝置12主動區域中的結構產生電性衝突。因此，該方法也包含決定該第二電源軌通孔10b的位置與該主動區域中結構之間可發生電性干擾的間距 S。為了達到簡化的目的，這些結構可在此被稱作“潛在干擾結構”或是僅稱“結構”。這些結構可包含，但絕對非受限於該導電片26以及該主動區域通孔28。其他潛在干擾結構將會被該領域中具有通常知識者所知道。
假如該第二電源軌通孔10b的位置與該潛在干擾結構的位置之間的間距S小於預定的距離，則改變該第二電源軌通孔的位置，如第4圖所示。該另一方法，該方法包含改變該第二電源軌通孔10b的位置，以應對該第二電源軌通孔10b位置與該主動區域中的一個結構的位置之間的間距小於預定的距離。該預定的距離是依據數個因素所決定，其包含但不受限於，該第二電源軌通孔10b所載電源的電性特性(如電壓)、該第二電源軌通孔10b與結構的成分，以及該第二電源軌通孔10b與結構的幾何特性(即形狀)。因此，對於該第二電源軌通孔10b可設置的不同的位置而言，該預定的距離實際上也會有所不同。
該第二電源軌通孔10b位置的改變可藉由將第二電源軌通孔10b的位置沿著該電源軌30朝遠離該第一電源軌通孔10a位置的方向移動而達成。在所示的實施例中，該第二電源軌通孔10b是從其先前的位置移動預先決定的距離。還詳細而言，在所示的實施例中，該第二電源軌通孔10b的位置是從其先前的位置移動大約該閘極間隔P二分之一的距離。舉例而言，假如該閘極間隔P是19奈米，則該第二電源軌通孔10b應從其先前位置移動大約9.5奈米。
一旦該第二電源軌通孔10b的位置被移動後，該第二電源軌通孔10b改變後的位置與該主動區域內潛在干擾結構的位置之間的間距將再次的被決定。假如該第二電源軌通孔10b改變後的位置與該潛在干擾結構的位置之間的間距仍然小於該預定的距離，則該第二電源通孔10b的位置將再一次的被改變。該改變第二電源通孔10b位置以及決定該第二電源軌通孔10b彼此間的間距的步驟可不斷重復直到該間距大於該預定的距離。
可重復該方法的各種步驟以增加額外的電源軌通孔10。舉例而言，如第6圖所示，該方法可包含沿著該電源軌20配置第三電源軌通孔10c的位置。該第二電源軌通孔20b的位置與該第三電源軌通孔10c的位置之間的間距是基於該半導體裝置12之微影可允許的最小間距。該方法還可包含決定該第三電源軌通孔10c位置與該主動區域14中的結構的位置，其可能與第三電源軌通孔10c發生電性干擾，之間的間距。該方法也可包含改變該第三電源軌通孔10c的位置，以應對該第三電源軌通孔10c位置與該主動區域中的一個結構的位置之間的間距小於預定的距離。該方法的一個實施例的簡化流程圖如第7圖所示。
如上所述，該決定半導體裝置12中複數個電源軌通孔10位置的軟體及方法可被使用在該半導體裝置12的製造中。詳細而言，該半導體裝置12的製造法包含形成複數個電晶體13於該基板16的主動區域14中。形 成該複數個電晶體13的技術對於該領域中具有通常知識者而言是相當熟悉的，因此將不再進一步討論。
該製造半導體裝置12的方法還包含決定該電源軌30的位置以供應電力到該電晶體13。在所示的實施例中，舉例而言，該電源軌30是位元在一對主動區域14之間使得該電源軌30可供應電力到兩個主動區域14中的電晶體13。
該製造半導體裝置12的方法還包含將該電源軌通孔10設置在該基板16上。詳細而言，該電源軌通孔10是設置在上述決定的位置或其附近。該電源軌通孔10至少部分地是由例如金屬的電性傳導材料所形成。在所示的實施例中，該電源軌通孔10是設置在該接點脊柱32上，而非直接設置在該基板16上。
該半導體裝置12的製造法也包含設置該電源軌30於該基板16上方，使得該電源軌30是由該電源軌通孔10所支撐。該電源軌30至少部分是由例如金屬的電性傳導材料所形成。該製造半導體裝置12的方法也可包含設置該接點脊柱32於基板16上或於該電源軌30下。
雖然在本發明前述的詳細說明中已經呈現至少一個示範性實施例，需明白的是，其仍存在有衆多的變化。同樣也需明白的是，該示範性實施例僅作為範例，而非意圖以任何方式限縮本發明的範圍、應用性或結構組態。反之，前述的詳細說明將提供該領域中具有通常知識者一條能夠實現本發明實施例的快捷方式。另外，應明白 的是，在不背離所附申請專利範圍所載的發明及其同等法律效力的精神範疇之下，可對示範性實施例所述元件的功能及配置進行大量變更。

Claims (20)

  1. 一種決定半導體裝置中複數個電源軌通孔位置的方法，其中，該半導體裝置包含主動區域以及電源軌，其中，該電源軌包含電源軌通孔，該方法包括：沿著該電源軌配置第一電源軌通孔的位置；沿著該電源軌配置第二電源軌通孔的位置，其中，該第一電源軌通孔的該位置與該第二電源軌通孔的該位置之間的間距係可允許的最小間距；決定可與該第二電源軌通孔電性干擾的該第二電源軌通孔的該位置與該主動區域中的結構位置之間的間距；以及改變該第二電源軌通孔的位置，以應對該第二電源軌通孔的該位置與該主動區域中的一個該結構的該位置之間的間距小於預定的距離。
  2. 如申請專利範圍第1項所述之方法，其中，該改變該第二電源軌通孔的該位置包括沿著該電源軌朝遠離該第一電源軌通孔的該位置的方向移動該第二電源軌通孔的該位置。
  3. 如申請專利範圍第2項所述之方法，其中，該移動第二電源軌通孔的該位置包括沿著該電源軌朝遠離該第一電源軌通孔的該位置的方向移動該第二電源軌通孔的該位置於一預先決定的距離。
  4. 如申請專利範圍第2項所述之方法，其中，該主動區域包含複數個決定間隔的閘極，以及其中，該移動該 第二電源軌通孔的該位置包括沿著該電源軌朝遠離該第一電源軌通孔的該位置的方向移動該第二電源軌通孔的該位置於約該間隔二分之一的距離。
  5. 如申請專利範圍第1項所述之方法，復包括決定該第二電源軌通孔的該位置與該主動區域中的該結構的該位置之間可與該第二電源軌通孔電性干擾的該間距，以應對該第二電源軌通孔的該位置被改變。
  6. 如申請專利範圍第5項所述之方法，復包括應對該第二電源軌通孔的該位置與該主動區域中的一個該結構的該位置之間的該間距小於預定的距離，再次改變該第二電源軌通孔的該位置。
  7. 如申請專利範圍第1項所述之方法，復包括：沿著該電源軌配置第三電源軌通孔的位置，其中，該第二電源軌通孔的該位置與該第三電源軌通孔的該位置之間的間距係可允許的最小間距；決定該第三電源軌通孔的該位置與該主動區域中的該結構的該位置之間可與該第三電源軌通孔電性干擾的間距；以及改變該第三電源軌通孔的該位置，以應對該第三電源軌通孔的該位置與該主動區域中的一個該結構的該位置之間的該間距小於預定的距離。
  8. 一種用於執行決定半導體裝置中複數個電源軌通孔位置的方法的電腦可讀取的軟體產品，其中，該半導體裝置包含主動區域以及電源軌，其中，該電源軌包含 電源軌通孔，該方法包括：沿著該電源軌配置第一電源軌通孔的位置；沿著該電源軌配置第二電源軌通孔的位置，其中，該第一電源軌通孔的該位置與該第二電源軌通孔的該位置之間的間距係可允許的最小間距；決定可與該第二電源軌通孔電性干擾的該第二電源軌通孔的該位置與該主動區域中的結構位置之間的間距；以及改變該第二電源軌通孔的的該位置，以應對該第二電源軌通孔的該位置與該主動區域中的一個該結構的該位置之間的間距小於預定的距離。
  9. 如申請專利範圍第8項所述之軟體產品，其中，該改變該第二電源軌通孔的該位置包括沿著該電源軌朝遠離該第一電源軌通孔的該位置的方向移動該第二電源軌通孔的該位置。
  10. 如申請專利範圍第9項所述之軟體產品，其中，該移動該第二電源軌通孔的該位置包括沿著該電源軌朝遠離該第一電源軌通孔的該位置的方向移動該第二電源軌通孔的該位置於一預先決定的距離。
  11. 如申請專利範圍第9項所述之軟體產品，其中，該主動區域包含複數個決定間隔的閘極，以及其中，該移動該第二電源軌通孔的該位置包括沿著該電源軌朝遠離該第一電源軌通孔的該位置的方向移動該第二電源軌通孔的該位置於約該間隔二分之一的距離。
  12. 如申請專利範圍第8項所述之軟體產品，復包括決定可與該第二電源軌通孔電性干擾的該第二電源軌通孔的該位置與該主動區域中的該結構的該位置之間的該間距，以應對該第二電源軌通孔的該位置被改變。
  13. 如申請專利範圍第12項所述之軟體產品，復包括應對該第二電源軌通孔的該位置與該主動區域中的一個該結構的該位置之間的該間距小於預定的距離，再次改變該第二電源軌通孔的該位置。
  14. 如申請專利範圍第8項所述之軟體產品，復包括：沿著該電源軌配置第三電源軌通孔的位置，其中，該第二電源軌通孔的該位置與該第三電源軌通孔的該位置之間的間距係可允許的最小間距；決定可與該第三電源軌通孔電性干擾的該第三電源軌通孔的該位置與該主動區域中的該結構的該位置之間的間距；以及改變該第三電源軌通孔的該位置，以應對該第三電源軌通孔的該位置與該主動區域中的一個該結構的該位置之間的間距小於預定的距離。
  15. 一種製造半導體裝置的方法，係包括形成複數個電晶體於基板的主動區域中；決定電源軌的位置以供應電力；決定複數個電源軌通孔的位置以將該電源軌耦合到該電晶體，其中，決定該電源軌通孔的該位置包含：沿著該電源軌配置第一電源軌通孔的位置， 沿著該電源軌配置第二電源軌通孔的位置，其中，該第一電源軌通孔的該位置與該第二電源軌通孔的該位置之間的間距係可允許的最小間距，決定可與該第二電源軌通孔的該位置電性干擾的該第二電源軌通孔的該位置與該主動區域中的結構位置之間的間距，以及改變該第二電源軌通孔的該位置，以應對該第二電源軌通孔的該位置與該主動區域中的一個該結構的該位置之間的該間距小於預定的距離；以及設置該電源軌及該電源軌通孔於該基板上預先決定的位置。
  16. 如申請專利範圍第15項所述之方法，其中，該改變該第二電源軌通孔的該位置包括沿著該電源軌朝遠離該第一電源軌通孔的該位置的方向移動該第二電源軌通孔的該位置。
  17. 如申請專利範圍第16項所述之方法，其中，該移動該第二電源軌通孔的該位置包括沿著該電源軌朝遠離該第一電源軌通孔的該位置的方向移動該第二電源軌通孔的該位置於一預先決定的距離。
  18. 如申請專利範圍第16項所述之方法，其中，該主動區域包含複數個決定間隔的閘極，以及其中，該移動該第二電源軌通孔的該位置包括沿著該電源軌朝遠離該 第一電源軌通孔的該位置的方向移動該第二電源軌通孔的該位置於約該間隔二分之一的距離。
  19. 如申請專利範圍第15項所述之方法，復包括決定可與該第二電源軌通孔電性干擾的該第二電源軌通孔的該位置與該主動區域中的該結構的該位置之間的該間距，以應對該第二電源軌通孔的該位置被改變。
  20. 如申請專利範圍第19項所述之方法，復包括應對該第二電源軌通孔的該位置與該主動區域中的一個該結構的該位置之間的該間距小於預定的距離，再次改變該第二電源軌通孔的該位置。
TW102114332A 2012-04-24 2013-04-23 半導體裝置中通孔定距之軟體及方法 TWI517344B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/454,928 US8859416B2 (en) 2012-04-24 2012-04-24 Software and method for via spacing in a semiconductor device

Publications (2)

Publication Number Publication Date
TW201351600A TW201351600A (zh) 2013-12-16
TWI517344B true TWI517344B (zh) 2016-01-11

Family

ID=49380486

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102114332A TWI517344B (zh) 2012-04-24 2013-04-23 半導體裝置中通孔定距之軟體及方法

Country Status (3)

Country Link
US (1) US8859416B2 (zh)
CN (1) CN103378062B (zh)
TW (1) TWI517344B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511283B (zh) * 2013-11-07 2015-12-01 Chunghwa Picture Tubes Ltd 畫素陣列基板及有機發光二極體顯示器
US9946828B2 (en) 2014-10-30 2018-04-17 Samsung Electronics Co., Ltd. Integrated circuit and method of designing layout thereof
US9865544B2 (en) * 2015-10-05 2018-01-09 Samsung Electronics Co., Ltd. Semiconductor device layout having a power rail
US9793211B2 (en) * 2015-10-20 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Dual power structure with connection pins
US10380315B2 (en) * 2016-09-15 2019-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming an integrated circuit
US10515850B2 (en) 2017-08-25 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method and IC design with non-linear power rails
US11444073B2 (en) * 2020-10-27 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Power distribution network
US20230128985A1 (en) * 2021-10-22 2023-04-27 International Business Machines Corporation Early backside first power delivery network

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164437A (ja) * 2000-07-27 2002-06-07 Texas Instruments Inc ボンディングおよび電流配分を分散したパワー集積回路および方法
US7272803B1 (en) * 2003-06-01 2007-09-18 Cadence Design Systems, Inc. Methods and apparatus for defining manhattan power grid structures having a reduced number of vias
JP4524176B2 (ja) * 2004-12-17 2010-08-11 パナソニック株式会社 電子デバイスの製造方法
KR100755665B1 (ko) * 2005-11-23 2007-09-05 삼성전자주식회사 반도체 집적 회로 장치의 수율 향상 방법 및 수율 향상시스템
US8381162B2 (en) * 2010-10-05 2013-02-19 Arm Limited Method of adapting a layout of a standard cell of an integrated circuit

Also Published As

Publication number Publication date
CN103378062A (zh) 2013-10-30
CN103378062B (zh) 2016-08-31
US20130280905A1 (en) 2013-10-24
US8859416B2 (en) 2014-10-14
TW201351600A (zh) 2013-12-16

Similar Documents

Publication Publication Date Title
TWI517344B (zh) 半導體裝置中通孔定距之軟體及方法
KR102337403B1 (ko) 반도체 장치 및 그 제조 방법
JP6428956B2 (ja) 半導体集積回路装置
TWI695470B (zh) 具有埋入電源軌的半導體裝置及製造其的方法
TWI743566B (zh) 半導體裝置
US10242148B2 (en) Integrated circuit and routing design of the same
US7592676B2 (en) Semiconductor device with a transistor having different source and drain lengths
US7525173B2 (en) Layout structure of MOS transistors on an active region
US20080180132A1 (en) Semiconductor device and method of fabricating the same
WO2018042986A1 (ja) 半導体集積回路装置
TWI739006B (zh) 中段製程之佈局技術
JP6875643B2 (ja) 半導体集積回路装置
JP2007116049A (ja) 半導体装置
JP2016048761A (ja) 半導体装置
JP2011243622A5 (zh)
JP2015122398A5 (zh)
JP4800816B2 (ja) 半導体集積回路装置
JP2011199034A (ja) 半導体装置
JP2004281467A (ja) 連結可能なトランジスタセル構造
TWI719231B (zh) 半導體裝置及佈局方法
JP2007123729A (ja) 半導体装置
KR101790818B1 (ko) 반도체 소자
JP2008251565A (ja) 半導体装置
JP2007027314A (ja) 半導体集積回路装置
TW201209616A (en) Pattern structure for semiconductor cell libraries

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees