JP2008508725A - メモリデバイス、トランジスタ、メモリセル並びにそれらの製造方法 - Google Patents
メモリデバイス、トランジスタ、メモリセル並びにそれらの製造方法 Download PDFInfo
- Publication number
- JP2008508725A JP2008508725A JP2007523700A JP2007523700A JP2008508725A JP 2008508725 A JP2008508725 A JP 2008508725A JP 2007523700 A JP2007523700 A JP 2007523700A JP 2007523700 A JP2007523700 A JP 2007523700A JP 2008508725 A JP2008508725 A JP 2008508725A
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain
- channel
- sic
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 150
- 239000004065 semiconductor Substances 0.000 claims abstract description 125
- 230000002093 peripheral effect Effects 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims description 61
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 48
- 229910052710 silicon Inorganic materials 0.000 claims description 48
- 239000010703 silicon Substances 0.000 claims description 48
- 238000003860 storage Methods 0.000 claims description 32
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 132
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 128
- 239000000463 material Substances 0.000 description 28
- 230000008901 benefit Effects 0.000 description 11
- 230000007547 defect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 229910021398 atomic carbon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- -1 carbon ion Chemical class 0.000 description 1
- BVKZGUZCCUSVTD-UHFFFAOYSA-N carbonic acid Chemical compound OC(O)=O BVKZGUZCCUSVTD-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- VCZQFJFZMMALHB-UHFFFAOYSA-N tetraethylsilane Chemical compound CC[Si](CC)(CC)CC VCZQFJFZMMALHB-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
- H01L29/41783—Raised source or drain electrodes self aligned with the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/056—Making the transistor the transistor being a FinFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【選択図】図3
Description
Claims (75)
- メモリデバイスであって、半導体基板と、前記半導体基板上に提供された複数のメモリセルからなるメモリセルのアレイとを含んでおり、前記複数のメモリセルの少なくとも一部はSiCを含んだ前記半導体基板の複数の炭酸化部分を含んでおり、本メモリデバイスは、前記半導体基板上にメモリセルアドレス回路とメモリセル読取回路とを含んだ複数の周辺デバイスをさらに含んでおり、該周辺デバイスの少なくとも一部は前記半導体基板のいずれの炭酸化部分を含まないことを特徴とするメモリデバイス。
- 炭酸化部分は導電ドープされていることを特徴とする請求項1記載のデバイス。
- 各メモリセルの少なくとも1つのコンポーネントは炭酸化部分を1つ含んでいることを特徴とする請求項1記載のデバイス。
- 周辺デバイスのいずれも炭酸化部分の1つを含まないことを特徴とする請求項1記載のデバイス。
- 半導体基板は単結晶シリコンを含んでいることを特徴とする請求項1記載のデバイス。
- 半導体基板はエピタキシャルシリコンを含んでいることを特徴とする請求項1記載のデバイス。
- 少なくとも一部のメモリセルは半導体基板内の平面SiC層と、第1ソース/ドレーンと、第2ソース/ドレーンと、該第1ソース/ドレーンと該第2ソース/ドレーンとの間のチャンネルとを含んでいることを特徴とする請求項1記載のデバイス。
- 少なくとも一部のメモリセルは、
第1ソース/ドレーンと、
第2ソース/ドレーンと、
前記第1ソース/ドレーンと第2ソース/ドレーンとの間に複数の炭酸化部分の1つを含むチャンネルと、
前記チャンネルの両側と作動式に関係するゲートと、
を含んで構成されるトランジスタを含んでいることを特徴とする請求項1記載のデバイス。 - トランジスタは縦型トランジスタを含んでおり、第1ソース/ドレーンの上方にチャンネルを含み、該チャンネルの上方に第2ソース/ドレーンを含んでいることを特徴とする請求項8記載のデバイス。
- トランジスタは、横型トランジスタを含んでおり、各第1ソース/ドレーン、第2ソース/ドレーン、ゲート及びチャンネルを通る電流通路の一部は1つの共通高を共有することを特徴とする請求項8記載のデバイス。
- ゲートとチャンネルとの間にゲート誘電体をさらに含んでおり、該チャンネルのSiCは該ゲート誘電体とのインターフェースに隣接したチャンネル周辺部内に提供されており、該SiCにより少なくとも部分的に囲まれているチャンネルコア部内には提供されておらず、該チャンネルコア部は第1ソース/ドレーンから第2ソース/ドレーンに延びていることを特徴とする請求項8記載のデバイス。
- 少なくとも一部の個別メモリセルは
第1ソース/ドレーンと、
第2ソース/ドレーンと、
前記第1ソース/ドレーンと第2ソース/ドレーンとの間で半導体基板内に凹設されたゲートと、
前記ゲートの両側と作動式に関係する複数の炭酸化部分の1つを含んだチャンネルと、
を含んで構成されるトランジスタを含んでいることを特徴とする請求項1記載のデバイス。 - 少なくとも一部の個別メモリセルは、
半導体基板内の第1トランジスタソース/ドレーン領域と、
半導体基板内の第2トランジスタソース/ドレーン領域と、
前記第1トランジスタソース/ドレーン領域と前記第2トランジスタソース/ドレーン領域との間にSiCを含まないトランジスタチャンネルと、
前記第1トランジスタソース/ドレーン領域上の記憶ノードジャンクションと、第2トランジスタソース/ドレーン領域上のデジットノードジャンクションと、
を含んでおり、前記記憶ノードジャンクション及び/又は前記デジットノードジャンクションは複数の炭酸化部分の1つを含んでいることを特徴とする請求項1記載のデバイス。 - 記憶ノードジャンクションが炭酸化部分を含む場合にはSiCは略200から略500オングストロムの厚みを有し、デジットノードジャンクションが炭酸化部分を含む場合にはSiCは略50から略150オングストロムの厚みを有していることを特徴とする請求項13記載のデバイス。
- 炭酸化部分を含んだ記憶ノードジャンクション及び/又はデジットノードジャンクションはそれぞれのソース/ドレーン領域のエピタキシャルシリコン上に提供され、該エピタキシャルシリコンはチャンネルの上方に存在することを特徴とする請求項13記載のデバイス。
- DRAM、SRAMまたはフラッシュメモリを含んでいることを特徴とする請求項1記載のデバイス。
- ランダムアクセスメモリデバイスであって、
シリコン半導体基板と、
前記シリコン半導体基板上に提供され、それぞれは該シリコン半導体基板内に導電ドープされた平面SiC層を含んでおり、該SiCを第1ソース/ドレーン、第2ソース/ドレーン並びに該第1ソース/ドレーンと該第2ソース/ドレーンとの間のチャンネルを含むトランジスタを含んでいるメモリセルのアレイと、
前記シリコン半導体基板上にメモリセルアドレス回路及びメモリセル読取回路を含み、前記シリコン半導体基板内にSiC層を含んでいない周辺デバイスと、
を含んでいることを特徴とするランダムアクセスメモリデバイス。 - シリコン半導体基板は単結晶シリコンを含んでいることを特徴とする請求項17記載のデバイス。
- シリコン半導体基板はエピタキシャルシリコンを含んでいることを特徴とする請求項17記載のデバイス。
- トランジスタであって、
半導体基板と、
第1ソース/ドレーンと、
第2ソース/ドレーンと、
前記第1ソース/ドレーンと前記第2ソース/ドレーンとの間にSiCを含んだ前記半導体基板の炭酸化部分を含むチャンネルと、
前記チャンネルの両側と作動式に関係するゲートと、
を含んでいることを特徴とするトランジスタ。 - チャンネルを第1ソース/ドレーンの上方に有し、第2ソース/ドレーンを該チャンネルの上方に有した縦型トランジスタを含んでいることを特徴とする請求項20記載のトランジスタ。
- 第1ソース/ドレーン、第2ソース/ドレーン、ゲート、及びチャンネルを通過する電流通路のそれぞれの一部が1つの共通高を共有している横型トランジスタを含んでいることを特徴とする請求項20記載のトランジスタ。
- ゲートとチャンネルとの間にゲート誘電体をさらに含んでおり、該チャンネルのSiCは該ゲート誘電体とのインターフェースに隣接したチャンネル周辺部内に提供されており、該SiCにより少なくとも部分的に囲まれているチャンネルコア部内には提供されておらず、該チャンネルコア部は第1ソース/ドレーンから第2ソース/ドレーンに延びていることを特徴とする請求項20記載のトランジスタ。
- SiCは略50から略100オングストロムの厚みを有していることを特徴とする請求項23記載のトランジスタ。
- メモリデバイスを含んでいることを特徴とする請求項20記載のトランジスタ。
- DRAM、SRAMまたはフラッシュメモリを含んでいることを特徴とする請求項25記載のトランジスタ。
- トランジスタであって、
半導体基板と、
第1ソース/ドレーンと、
第2ソース/ドレーンと、
前記第1ソース/ドレーンと前記第2ソース/ドレーンとの間で前記半導体基板内に凹設されたゲートと、
前記ゲートの両側と作動式に関係するSiCを含んだ前記半導体基板の炭酸化部分を含むチャンネルと、
を含んでいることを特徴とするトランジスタ。 - ゲートとチャンネルとの間にゲート誘電体をさらに含んでおり、該チャンネルのSiCは該ゲート誘電体とのインターフェースに隣接したチャンネル周辺部内に提供されていることを特徴とする請求項27記載のトランジスタ。
- SiCは略50から略100オングストロムの厚みを有していることを特徴とする請求項28記載のトランジスタ。
- メモリデバイスを含んでいることを特徴とする請求項27記載のトランジスタ。
- DRAM、SRAMまたはフラッシュメモリを含んでいることを特徴とする請求項30記載のトランジスタ。
- メモリセルであって、
半導体基板と、
前記半導体基板内の第1トランジスタソース/ドレーン領域と、
前記半導体基板内の第2トランジスタソース/ドレーン領域と、
前記第1トランジスタソース/ドレーン領域と前記第2トランジスタソース/ドレーン領域との間にSiCを含まないトランジスタチャンネルと、
前記第1ソース/ドレーン領域上の記憶ノードジャンクションと、前記第2ソース/ドレーン領域上のデジットノードジャンクションと、
を含んでおり、前記記憶ノードジャンクション及び/又はデジットノードジャンクションはSiCを含んだ前記半導体基板の炭酸化部分を含むことを特徴とするメモリセル。 - 記憶ノードジャンクションがSiCを含む場合にはSiCは略200から略500オングストロムの厚みを有し、デジットノードジャンクションがSiCを含む場合にはSiCは略50から略150オングストロムの厚みを有していることを特徴とする請求項32記載のメモリセル。
- SiCを含んだ記憶ノードジャンクション及び/又はデジットノードジャンクションはそれぞれのソース/ドレーン領域のエピタキシャルシリコン上に提供され、該エピタキシャルシリコンはチャンネルの上方に存在することを特徴とする請求項32記載のメモリセル。
- DRAM、SRAMまたはフラッシュメモリを含んでいることを特徴とする請求項32記載のメモリセル。
- メモリデバイス製造方法であって、
半導体基板を提供するステップと、
SiCを含んだ前記半導体基板の複数の炭酸化部分を形成するステップと、
少なくとも一部が前記炭酸化部分を含んだメモリセルのアレイを前記半導体基板上に形成するステップと、
メモリセルアドレス回路及びメモリセル読取回路を有し、少なくとも一部は前記炭酸化部分を含んでいない周辺デバイスを前記半導体基板上に形成するステップと、
を含んでいることを特徴とする方法。 - 炭酸化部分を導電ドープするステップをさらに含んでいることを特徴とする請求項36記載の方法。
- 炭酸化部分を形成するステップは、
半導体基板のメモリアレイ領域及び周辺デバイス領域の上にマスク層を形成するステップと、
前記メモリアレイ領域上から前記マスク層を除去するステップと、
前記メモリアレイ領域と接触状態であるが、前記周辺デバイス領域とは非接触状態でSiC層を形成するステップと、
前記周辺デバイス領域から前記マスク層を除去するステップと、
を含んでいることを特徴とする請求項36記載の方法。 - マスク層は窒化ケイ素を含んでいることを特徴とする請求項38記載の方法。
- 炭酸化部分を形成するステップは、
半導体基板のメモリアレイ領域及び周辺デバイス領域と接触状態でSiC層を形成するステップと、
前記周辺デバイス領域から前記SiC層を除去し、前記メモリアレイ領域の少なくとも一部に該SiC層を残すステップと、
を含んでいることを特徴とする請求項36記載の方法。 - 複数の炭酸化部分を形成するステップは、半導体基板上でのSiCエピタキシャル成長を含んでいることを特徴とする請求項36記載の方法。
- 複数の炭酸化部分を形成するステップは、半導体基板内への炭素のイオンインプラントステップ及び/又はガス拡散ステップを含んでいることを特徴とする請求項36記載の方法。
- 各メモリセルの少なくとも1つのコンポーネントは複数の炭酸化部分の1つを含んでいることを特徴とする請求項36記載の方法。
- 複数の周辺デバイスのいずれも複数の炭酸化部分の1つを含まないことを特徴とする請求項36記載の方法。
- 半導体基板は単結晶シリコンを含んでいることを特徴とする請求項36記載の方法。
- 半導体基板はエピタキシャルシリコンを含んでいることを特徴とする請求項36記載の方法。
- 複数のメモリセルの少なくとも一部を形成するステップは、半導体基板内に平面SiC層を形成し、第1ソース/ドレーン、第2ソース/ドレーン及び該第1ソース/ドレーンと該第2ソース/ドレーンとの間のチャンネルに前記SiC層を含んだトランジスタを形成するステップを含んでいることを特徴とする請求項36記載の方法。
- 少なくとも一部の個別メモリセルを形成するステップは、
第1ソース/ドレーンと、
第2ソース/ドレーンと、
前記第1ソース/ドレーンと前記第2ソース/ドレーンとの間に複数の炭酸化部分の1つを含んだチャンネルと、
前記チャンネルの両側と作動式に関係するゲートと、
を含んだトランジスタを形成するステップを含んでいることを特徴とする請求項36記載の方法。 - トランジスタを形成するステップは、第1ソース/ドレーン上方にチャンネルが提供され、該チャンネルの上方に第2ソース/ドレーンが提供された縦型トランジスタを形成するステップを含んでいることを特徴とする請求項48記載の方法。
- トランジスタを形成するステップは、第1ソース/ドレーン、第2ソース/ドレーン、ゲート、及びチャンネルを通過する電流通路のそれぞれの一部が共通高を共有している横型トランジスタを形成するステップを含んでいることを特徴とする請求項48記載の方法。
- ゲートとチャンネルとの間にゲート誘電体を形成するステップをさらに含んでおり、該チャンネルのSiCは該ゲート誘電体とのインターフェースに隣接するチャンネル周辺部内に提供され、該SiCにより少なくとも部分的に囲まれるチャンネルコア部内には提供されておらず、該チャンネルコア部は第1ソース/ドレーンから第2ソース/ドレーンに延びていることを特徴とする請求項48記載の方法。
- 個別メモリセルの少なくとも一部を形成するステップは、
第1ソース/ドレーンと、
第2ソース/ドレーンと、
前記第1ソース/ドレーンと前記第2ソース/ドレーンとの間で半導体基板内に凹設されたゲートと、
前記ゲートの両側と作動式に関係する複数の炭酸化部分の1つを含んだチャンネルと、
を含んだトランジスタを形成するステップを含んでいることを特徴とする請求項36記載の方法。 - 個別メモリセルの少なくとも一部を形成するステップは、
第1ソース/ドレーン領域を半導体基板内に形成するステップと、
第2ソース/ドレーン領域を前記半導体基板内に形成するステップと、
前記第1ソース/ドレーン領域と前記第2ソース/ドレーン領域との間にSiCを含まないトランジスタチャンネルを形成するステップと、
前記第1ソース/ドレーン領域上に記憶ノードジャンクションを形成し、前記第2ソース/ドレーン領域上にデジットノードジャンクションを形成するステップと、
を含んでおり、前記記憶ノードジャンクション及び/又はデジットノードジャンクションは複数の炭酸化部分の1つを含んでいることを特徴とする請求項36記載の方法。 - 記憶ノードジャンクションは炭酸化部分を含んでおり、SiCは略200から略500オングストロムの厚みに形成され、デジットノードジャンクションが炭酸化部分を含む場合には、該SiCは略50から略150オングストロムの厚みに形成されることを特徴とする請求項53記載の方法。
- SiC半導体基板を含んだ記憶ノードジャンクション及び/又はデジットノードジャンクションはそれぞれのソース/ドレーン領域のエピタキシャルシリコン上に形成され、該エピタキシャルシリコンはチャンネル上方に提供されていることを特徴とする請求項53記載の方法。
- DRAM、SRAMまたはフラッシュメモリ内にメモリデバイスを形成するステップを含んでいることを特徴とする請求項36記載の方法。
- ランダムアクセスメモリデバイス形成方法であって、
シリコン半導体基板を提供するステップと、
前記シリコン半導体基板内に導電ドープされた平面SiC層を形成するステップと、
前記シリコン半導体基板上にメモリセルのアレイを形成するステップと、
を含んでおり、それぞれの個別メモリセルは第1ソース/ドレーン、第2ソース/ドレーン及び該第1ソース/ドレーンと該第2ソース/ドレーンとの間のチャンネル内に前記SiC層を含んだトランジスタを含んでおり、本方法は、
前記シリコン半導体基板上にメモリセルアドレス回路とメモリセル読取回路とを含んだ周辺デバイスを形成するステップをさらに含んでおり、前記周辺デバイスのいずれも前記シリコン半導体基板内にSiC層を含まないことを特徴とする方法。 - 半導体基板は単結晶シリコンを含んでいることを特徴とする請求項57記載の方法。
- 半導体基板はエピタキシャルシリコンを含んでいることを特徴とする請求項57記載の方法。
- トランジスタ形成方法であって、
半導体基板を提供するステップと、
第1ソース/ドレーンを形成するステップと、
第2ソース/ドレーンを形成するステップと、
前記第1ソース/ドレーンと前記第2ソース/ドレーンとの間にSiCを含んだ前記半導体基板の炭酸化部分を含むチャンネルを形成するステップと、
前記チャンネルの両側と作動式に関係するゲートを形成するステップと、
を含んでいることを特徴とする方法。 - 第1ソース/ドレーンの上方にチャンネルを有し、該チャンネルの上方に第2ソース/ドレーンを有した縦型トランジスタを形成するステップを含んでいることを特徴とする請求項60記載の方法。
- 第1ソース/ドレーン、第2ソース/ドレーン、ゲート、及びチャンネルを通過する電流通路のそれぞれの一部が共通高を共有している横型トランジスタを形成するステップを含んでいることを特徴とする請求項60記載の方法。
- ゲートとチャンネルとの間にゲート誘電体を形成するステップをさらに含んでおり、該チャンネルのSiCは該ゲート誘電体とのインターフェースに隣接するチャンネル周辺部内に提供され、該SiCにより少なくとも部分的に囲まれるチャンネルコア部内には提供されておらず、該チャンネルコア部は第1ソース/ドレーンから第2ソース/ドレーンに延びていることを特徴とする請求項60記載の方法。
- SiCは略50から略100オングストロムの厚みを有していることを特徴とする請求項63記載の方法。
- トランジスタをメモリデバイス内に形成するステップを含んでいることを特徴とする請求項60記載の方法。
- メモリデバイスをDRAM、SRAMまたはフラッシュメモリ内に形成するステップを含んでいることを特徴とする請求項65記載の方法。
- トランジスタ形成方法であって、
半導体基板を提供するステップと、
第1ソース/ドレーンを形成するステップと、
第2ソース/ドレーンを形成するステップと、
SiCを含んだ前記半導体基板の炭酸化部分を含むチャンネルを形成するステップと、
前記第1ソース/ドレーンと前記第2ソース/ドレーンとの間で前記半導体基板内にゲートを凹設するステップと、
を含み、前記チャンネルは前記ゲートの両側と作動式に関係することを特徴とする方法。 - ゲートとチャンネルとの間にゲート誘電体を形成するステップをさらに含んでおり、該チャンネルのSiCは該ゲート誘電体とのインターフェースに隣接するチャンネル周辺部内に提供されていることを特徴とする請求項67記載の方法。
- SiCは略50から略100オングストロムの厚みを有していることを特徴とする請求項68記載の方法。
- トランジスタをメモリデバイス内に形成するステップを含んでいることを特徴とする請求項67記載の方法。
- メモリデバイスをDRAM、SRAMまたはフラッシュメモリ内に形成するステップを含んでいることを特徴とする請求項70記載の方法。
- メモリセル形成方法であって、
半導体基板を提供するステップと、
第1ソース/ドレーン領域を前記半導体基板内に形成するステップと、
第2ソース/ドレーン領域を前記半導体基板内に形成するステップと、
前記第1ソース/ドレーン領域と前記第2ソース/ドレーン領域との間にSiCを含まないトランジスタチャンネルを形成するステップと、
前記第1ソース/ドレーン領域上に記憶ノードジャンクションを形成し、前記第2ソース/ドレーン領域上にデジットノードジャンクションを形成するステップと、
を含んでおり、前記記憶ノードジャンクション及び/又は前記デジットノードジャンクションはSiCを含んだ前記半導体基板の炭酸化部分を含むことを特徴とする方法。 - 記憶ノードジャンクションが炭酸化部分を含む場合には、SiCは略200から略500オングストロムの厚みに形成され、デジットノードジャンクションがSiCを含む場合には、該SiCは略50から略150オングストロムの厚みに形成されることを特徴とする請求項72記載の方法。
- SiCを含んだ記憶ノードジャンクション及び/又はデジットノードジャンクションはそれぞれのソース/ドレーン領域のエピタキシャルシリコン上に形成され、該エピタキシャルシリコンはチャンネル上方に提供されていることを特徴とする請求項72記載の方法。
- メモリデバイスはDRAM、SRAMまたはフラッシュメモリ内に形成されていることを特徴とする請求項72記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/902,297 | 2004-07-28 | ||
US10/902,297 US7598134B2 (en) | 2004-07-28 | 2004-07-28 | Memory device forming methods |
PCT/US2005/026365 WO2006012626A2 (en) | 2004-07-28 | 2005-07-25 | Memory devices, transistors, memory cells, and methods of making same |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008508725A true JP2008508725A (ja) | 2008-03-21 |
JP2008508725A5 JP2008508725A5 (ja) | 2011-09-08 |
JP5207029B2 JP5207029B2 (ja) | 2013-06-12 |
Family
ID=35500865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007523700A Active JP5207029B2 (ja) | 2004-07-28 | 2005-07-25 | トランジスタ、及び該トランジスタを有するメモリデバイス |
Country Status (7)
Country | Link |
---|---|
US (5) | US7598134B2 (ja) |
EP (1) | EP1779425B1 (ja) |
JP (1) | JP5207029B2 (ja) |
KR (1) | KR100853900B1 (ja) |
CN (1) | CN101288166B (ja) |
TW (1) | TWI303489B (ja) |
WO (1) | WO2006012626A2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010278435A (ja) * | 2009-05-29 | 2010-12-09 | Taiwan Semiconductor Manufacturing Co Ltd | 傾斜三元または四元マルチゲートトランジスタ |
US8455860B2 (en) | 2009-04-30 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing source/drain resistance of III-V based transistors |
KR20130073843A (ko) * | 2011-12-23 | 2013-07-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
US8617976B2 (en) | 2009-06-01 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain re-growth for manufacturing III-V based transistors |
US8674341B2 (en) | 2009-04-01 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-mobility multiple-gate transistor with improved on-to-off current ratio |
US8816391B2 (en) | 2009-04-01 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain engineering of devices with high-mobility channels |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7598134B2 (en) | 2004-07-28 | 2009-10-06 | Micron Technology, Inc. | Memory device forming methods |
US20060194400A1 (en) * | 2005-01-21 | 2006-08-31 | Cooper James A | Method for fabricating a semiconductor device |
US7465650B2 (en) * | 2005-04-14 | 2008-12-16 | Micron Technology, Inc. | Methods of forming polysilicon-comprising plugs and methods of forming FLASH memory circuitry |
US7371645B2 (en) * | 2005-12-30 | 2008-05-13 | Infineon Technologies Ag | Method of manufacturing a field effect transistor device with recessed channel and corner gate device |
US20080283910A1 (en) * | 2007-05-15 | 2008-11-20 | Qimonda Ag | Integrated circuit and method of forming an integrated circuit |
US7608495B1 (en) * | 2008-09-19 | 2009-10-27 | Micron Technology, Inc. | Transistor forming methods |
JP4530098B1 (ja) | 2009-05-29 | 2010-08-25 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置 |
US8207038B2 (en) * | 2010-05-24 | 2012-06-26 | International Business Machines Corporation | Stressed Fin-FET devices with low contact resistance |
DE102010040064B4 (de) * | 2010-08-31 | 2012-04-05 | Globalfoundries Inc. | Verringerte Schwellwertspannungs-Breitenabhängigkeit in Transistoren, die Metallgateelektrodenstrukturen mit großem ε aufweisen |
CN102227001B (zh) * | 2011-06-23 | 2013-03-06 | 北京大学 | 一种锗基nmos器件及其制备方法 |
EP2748302B1 (en) | 2011-08-22 | 2018-08-15 | Glycotope GmbH | Microorganisms carrying a tumor antigen |
US8647938B1 (en) * | 2012-08-09 | 2014-02-11 | GlobalFoundries, Inc. | SRAM integrated circuits with buried saddle-shaped FINFET and methods for their fabrication |
WO2015086723A2 (en) | 2013-12-11 | 2015-06-18 | Glycotope Gmbh | Glycosylated glycophorin peptides |
US9905648B2 (en) * | 2014-02-07 | 2018-02-27 | Stmicroelectronics, Inc. | Silicon on insulator device with partially recessed gate |
CN109427797B (zh) * | 2017-08-24 | 2020-11-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
US10192789B1 (en) * | 2018-01-08 | 2019-01-29 | Spin Transfer Technologies | Methods of fabricating dual threshold voltage devices |
US10319424B1 (en) | 2018-01-08 | 2019-06-11 | Spin Memory, Inc. | Adjustable current selectors |
CN114256245A (zh) * | 2021-12-23 | 2022-03-29 | 波平方科技(杭州)有限公司 | 一种高密度静态随机存储器 |
CN115004369A (zh) * | 2022-05-06 | 2022-09-02 | 长江先进存储产业创新中心有限责任公司 | 具有凹槽式沟道晶体管的存储器外围电路及其形成方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160410A (ja) * | 1991-12-04 | 1993-06-25 | Rohm Co Ltd | 電界効果トランジスタおよびその製造方法、ならびにそのトランジスタを用いた不揮発性記憶素子および不揮発性記憶装置 |
JPH10284724A (ja) * | 1997-04-02 | 1998-10-23 | Nec Corp | 半導体装置 |
JPH11163329A (ja) * | 1997-11-27 | 1999-06-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH11261068A (ja) * | 1997-12-05 | 1999-09-24 | Texas Instr Inc <Ti> | ソ―ス/ドレイン領域とチャンネル領域との間に障壁を有する横型mosfet |
JPH11297712A (ja) * | 1998-04-10 | 1999-10-29 | Sanyo Electric Co Ltd | 化合物膜の形成方法及び半導体素子の製造方法 |
JP2000269496A (ja) * | 1999-03-18 | 2000-09-29 | Toshiba Corp | 半導体装置の製造方法 |
JP2000357749A (ja) * | 1999-06-04 | 2000-12-26 | Internatl Business Mach Corp <Ibm> | 2重仕事関数ドーピング及び保護絶縁キャップを提供する方法 |
WO2004015782A1 (en) * | 2002-08-12 | 2004-02-19 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
Family Cites Families (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63204766A (ja) | 1987-02-20 | 1988-08-24 | Fujitsu Ltd | 半導体装置 |
US5289030A (en) * | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
US5307305A (en) | 1991-12-04 | 1994-04-26 | Rohm Co., Ltd. | Semiconductor device having field effect transistor using ferroelectric film as gate insulation film |
US5448081A (en) * | 1993-02-22 | 1995-09-05 | Texas Instruments Incorporated | Lateral power MOSFET structure using silicon carbide |
US5510630A (en) | 1993-10-18 | 1996-04-23 | Westinghouse Electric Corporation | Non-volatile random access memory cell constructed of silicon carbide |
US5514604A (en) * | 1993-12-08 | 1996-05-07 | General Electric Company | Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making |
JPH07235672A (ja) * | 1994-02-21 | 1995-09-05 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP3745392B2 (ja) * | 1994-05-26 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置 |
US5672889A (en) * | 1995-03-15 | 1997-09-30 | General Electric Company | Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making |
JPH0945692A (ja) | 1995-07-27 | 1997-02-14 | Sharp Corp | 縦型構造トランジスタ及びその製造方法、並びに半導体装置 |
JP3305197B2 (ja) | 1995-09-14 | 2002-07-22 | 株式会社東芝 | 半導体装置 |
US6150671A (en) | 1996-04-24 | 2000-11-21 | Abb Research Ltd. | Semiconductor device having high channel mobility and a high breakdown voltage for high power applications |
US5742076A (en) | 1996-06-05 | 1998-04-21 | North Carolina State University | Silicon carbide switching devices having near ideal breakdown voltage capability and ultralow on-state resistance |
US7154153B1 (en) | 1997-07-29 | 2006-12-26 | Micron Technology, Inc. | Memory device |
US6011278A (en) | 1997-10-28 | 2000-01-04 | Philips Electronics North America Corporation | Lateral silicon carbide semiconductor device having a drift region with a varying doping level |
US6528397B1 (en) | 1997-12-17 | 2003-03-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same |
KR100292943B1 (ko) | 1998-03-25 | 2001-09-17 | 윤종용 | 디램장치의제조방법 |
DE69941879D1 (de) | 1998-10-09 | 2010-02-11 | Kansai Electric Power Co | Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung |
SE9901440A0 (en) | 1999-04-22 | 2000-10-23 | Ind Mikroelektronik Centrum Ab | A field effect transistor of SiC for high temperature application, use of such a transistor and a method for production thereof |
JP2001085685A (ja) * | 1999-09-13 | 2001-03-30 | Shindengen Electric Mfg Co Ltd | トランジスタ |
US6903373B1 (en) * | 1999-11-23 | 2005-06-07 | Agere Systems Inc. | SiC MOSFET for use as a power switch and a method of manufacturing the same |
US6373076B1 (en) | 1999-12-07 | 2002-04-16 | Philips Electronics North America Corporation | Passivated silicon carbide devices with low leakage current and method of fabricating |
US6355944B1 (en) | 1999-12-21 | 2002-03-12 | Philips Electronics North America Corporation | Silicon carbide LMOSFET with gate reach-through protection |
US6323506B1 (en) * | 1999-12-21 | 2001-11-27 | Philips Electronics North America Corporation | Self-aligned silicon carbide LMOSFET |
US6372618B2 (en) | 2000-01-06 | 2002-04-16 | Micron Technology, Inc. | Methods of forming semiconductor structures |
US6888750B2 (en) | 2000-04-28 | 2005-05-03 | Matrix Semiconductor, Inc. | Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication |
JP4632107B2 (ja) * | 2000-06-29 | 2011-02-16 | エルピーダメモリ株式会社 | 半導体記憶装置 |
WO2002015254A2 (en) * | 2000-08-17 | 2002-02-21 | Koninklijke Philips Electronics N.V. | Method of manufacturing a trench-gate semiconductor device and corresponding device |
US6627924B2 (en) | 2001-04-30 | 2003-09-30 | Ibm Corporation | Memory system capable of operating at high temperatures and method for fabricating the same |
US6552363B2 (en) | 2001-09-18 | 2003-04-22 | International Rectifier Corporation | Polysilicon FET built on silicon carbide diode substrate |
US6492216B1 (en) * | 2002-02-07 | 2002-12-10 | Taiwan Semiconductor Manufacturing Company | Method of forming a transistor with a strained channel |
US20030235076A1 (en) * | 2002-06-21 | 2003-12-25 | Micron Technology, Inc. | Multistate NROM having a storage density much greater than 1 Bit per 1F2 |
US7176483B2 (en) | 2002-08-12 | 2007-02-13 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
US7902029B2 (en) | 2002-08-12 | 2011-03-08 | Acorn Technologies, Inc. | Process for fabricating a self-aligned deposited source/drain insulated gate field-effect transistor |
US6891234B1 (en) | 2004-01-07 | 2005-05-10 | Acorn Technologies, Inc. | Transistor with workfunction-induced charge layer |
US7382021B2 (en) | 2002-08-12 | 2008-06-03 | Acorn Technologies, Inc. | Insulated gate field-effect transistor having III-VI source/drain layer(s) |
US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
US6909186B2 (en) * | 2003-05-01 | 2005-06-21 | International Business Machines Corporation | High performance FET devices and methods therefor |
US7045401B2 (en) * | 2003-06-23 | 2006-05-16 | Sharp Laboratories Of America, Inc. | Strained silicon finFET device |
US8125003B2 (en) * | 2003-07-02 | 2012-02-28 | Micron Technology, Inc. | High-performance one-transistor memory cell |
US7078742B2 (en) * | 2003-07-25 | 2006-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained-channel semiconductor structure and method of fabricating the same |
TWI313060B (en) * | 2003-07-28 | 2009-08-01 | Japan Science & Tech Agency | Feild effect transisitor and fabricating method thereof |
US20050067630A1 (en) * | 2003-09-25 | 2005-03-31 | Zhao Jian H. | Vertical junction field effect power transistor |
US20050077574A1 (en) * | 2003-10-08 | 2005-04-14 | Chandra Mouli | 1T/0C RAM cell with a wrapped-around gate device structure |
US7105390B2 (en) * | 2003-12-30 | 2006-09-12 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
US7372091B2 (en) * | 2004-01-27 | 2008-05-13 | Micron Technology, Inc. | Selective epitaxy vertical integrated circuit components |
US7154118B2 (en) * | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
US7078723B2 (en) | 2004-04-06 | 2006-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Microelectronic device with depth adjustable sill |
US20050230763A1 (en) | 2004-04-15 | 2005-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a microelectronic device with electrode perturbing sill |
US7452778B2 (en) * | 2004-06-10 | 2008-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor nano-wire devices and methods of fabrication |
US7598134B2 (en) * | 2004-07-28 | 2009-10-06 | Micron Technology, Inc. | Memory device forming methods |
US7259415B1 (en) * | 2004-09-02 | 2007-08-21 | Micron Technology, Inc. | Long retention time single transistor vertical memory gain cell |
US20060068556A1 (en) * | 2004-09-27 | 2006-03-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
US7465976B2 (en) | 2005-05-13 | 2008-12-16 | Intel Corporation | Tunneling field effect transistor using angled implants for forming asymmetric source/drain regions |
KR100755367B1 (ko) * | 2005-06-08 | 2007-09-04 | 삼성전자주식회사 | 실린더형 게이트를 갖는 나노-라인 반도체 소자 및 그제조방법 |
KR100724565B1 (ko) | 2005-07-25 | 2007-06-04 | 삼성전자주식회사 | 코너보호패턴을 갖는 공유콘택구조, 반도체소자, 및 그제조방법들 |
US20070077739A1 (en) * | 2005-09-30 | 2007-04-05 | Weber Cory E | Carbon controlled fixed charge process |
JP4592580B2 (ja) | 2005-12-19 | 2010-12-01 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7439594B2 (en) * | 2006-03-16 | 2008-10-21 | Micron Technology, Inc. | Stacked non-volatile memory with silicon carbide-based amorphous silicon thin film transistors |
US7843016B2 (en) | 2007-07-16 | 2010-11-30 | International Business Machines Corporation | Asymmetric field effect transistor structure and method |
US7915670B2 (en) | 2007-07-16 | 2011-03-29 | International Business Machines Corporation | Asymmetric field effect transistor structure and method |
US7741658B2 (en) * | 2007-08-21 | 2010-06-22 | International Business Machines Corporation | Self-aligned super stressed PFET |
JP4798119B2 (ja) * | 2007-11-06 | 2011-10-19 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP5652939B2 (ja) * | 2010-07-07 | 2015-01-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US8633096B2 (en) * | 2010-11-11 | 2014-01-21 | International Business Machines Corporation | Creating anisotropically diffused junctions in field effect transistor devices |
US8513081B2 (en) * | 2011-10-13 | 2013-08-20 | International Business Machines Corporation | Carbon implant for workfunction adjustment in replacement gate transistor |
-
2004
- 2004-07-28 US US10/902,297 patent/US7598134B2/en active Active
-
2005
- 2005-07-25 JP JP2007523700A patent/JP5207029B2/ja active Active
- 2005-07-25 CN CN200580025205.4A patent/CN101288166B/zh active Active
- 2005-07-25 WO PCT/US2005/026365 patent/WO2006012626A2/en active Search and Examination
- 2005-07-25 KR KR1020077001855A patent/KR100853900B1/ko active IP Right Grant
- 2005-07-25 EP EP05803899A patent/EP1779425B1/en active Active
- 2005-07-27 TW TW094125354A patent/TWI303489B/zh active
-
2006
- 2006-04-19 US US11/408,874 patent/US8080837B2/en active Active
-
2011
- 2011-11-22 US US13/301,916 patent/US8470666B2/en active Active
- 2011-11-22 US US13/301,921 patent/US8415722B2/en active Active
-
2013
- 2013-05-24 US US13/901,719 patent/US8703566B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160410A (ja) * | 1991-12-04 | 1993-06-25 | Rohm Co Ltd | 電界効果トランジスタおよびその製造方法、ならびにそのトランジスタを用いた不揮発性記憶素子および不揮発性記憶装置 |
JPH10284724A (ja) * | 1997-04-02 | 1998-10-23 | Nec Corp | 半導体装置 |
JPH11163329A (ja) * | 1997-11-27 | 1999-06-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH11261068A (ja) * | 1997-12-05 | 1999-09-24 | Texas Instr Inc <Ti> | ソ―ス/ドレイン領域とチャンネル領域との間に障壁を有する横型mosfet |
JPH11297712A (ja) * | 1998-04-10 | 1999-10-29 | Sanyo Electric Co Ltd | 化合物膜の形成方法及び半導体素子の製造方法 |
JP2000269496A (ja) * | 1999-03-18 | 2000-09-29 | Toshiba Corp | 半導体装置の製造方法 |
JP2000357749A (ja) * | 1999-06-04 | 2000-12-26 | Internatl Business Mach Corp <Ibm> | 2重仕事関数ドーピング及び保護絶縁キャップを提供する方法 |
WO2004015782A1 (en) * | 2002-08-12 | 2004-02-19 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
JP2005536047A (ja) * | 2002-08-12 | 2005-11-24 | エイコーン・テクノロジイズ・インコーポレーテッド | チャネルに対するパッシブト・ショットキー障壁を有する絶縁ゲート型電界効果トランジスタ |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9590068B2 (en) | 2009-04-01 | 2017-03-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-mobility multiple-gate transistor with improved on-to-off current ratio |
US8674341B2 (en) | 2009-04-01 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-mobility multiple-gate transistor with improved on-to-off current ratio |
US10109748B2 (en) | 2009-04-01 | 2018-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-mobility multiple-gate transistor with improved on-to-off current ratio |
US8816391B2 (en) | 2009-04-01 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain engineering of devices with high-mobility channels |
US8927371B2 (en) | 2009-04-01 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-mobility multiple-gate transistor with improved on-to-off current ratio |
US8674408B2 (en) | 2009-04-30 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing source/drain resistance of III-V based transistors |
US8455860B2 (en) | 2009-04-30 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing source/drain resistance of III-V based transistors |
US9768305B2 (en) | 2009-05-29 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gradient ternary or quaternary multiple-gate transistor |
JP2010278435A (ja) * | 2009-05-29 | 2010-12-09 | Taiwan Semiconductor Manufacturing Co Ltd | 傾斜三元または四元マルチゲートトランジスタ |
US10269970B2 (en) | 2009-05-29 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gradient ternary or quaternary multiple-gate transistor |
US8617976B2 (en) | 2009-06-01 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain re-growth for manufacturing III-V based transistors |
US9006788B2 (en) | 2009-06-01 | 2015-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain re-growth for manufacturing III-V based transistors |
KR20130073843A (ko) * | 2011-12-23 | 2013-07-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
KR102112872B1 (ko) * | 2011-12-23 | 2020-05-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
Also Published As
Publication number | Publication date |
---|---|
US8470666B2 (en) | 2013-06-25 |
US20130248885A1 (en) | 2013-09-26 |
US7598134B2 (en) | 2009-10-06 |
CN101288166B (zh) | 2013-06-26 |
WO2006012626A2 (en) | 2006-02-02 |
EP1779425B1 (en) | 2012-10-03 |
US8703566B2 (en) | 2014-04-22 |
US20060022239A1 (en) | 2006-02-02 |
US8080837B2 (en) | 2011-12-20 |
EP1779425A2 (en) | 2007-05-02 |
US20120061685A1 (en) | 2012-03-15 |
CN101288166A (zh) | 2008-10-15 |
US20060197137A1 (en) | 2006-09-07 |
KR100853900B1 (ko) | 2008-08-25 |
KR20070029820A (ko) | 2007-03-14 |
WO2006012626A3 (en) | 2008-04-17 |
US20120064685A1 (en) | 2012-03-15 |
US8415722B2 (en) | 2013-04-09 |
JP5207029B2 (ja) | 2013-06-12 |
TWI303489B (en) | 2008-11-21 |
TW200629579A (en) | 2006-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008508725A (ja) | メモリデバイス、トランジスタ、メモリセル並びにそれらの製造方法 | |
JP2008508725A5 (ja) | ||
US9859443B2 (en) | Field-effect transistor, and memory and semiconductor circuit including the same | |
US7410856B2 (en) | Methods of forming vertical transistors | |
US7145186B2 (en) | Memory cell with trenched gated thyristor | |
US8139418B2 (en) | Techniques for controlling a direct injection semiconductor memory device | |
US20100085813A1 (en) | Method of driving a semiconductor memory device and a semiconductor memory device | |
US20070052012A1 (en) | Vertical tunneling nano-wire transistor | |
JP2007081335A (ja) | 半導体装置 | |
US20070218616A1 (en) | Semiconductor constructions, and methods of forming semiconductor constructions | |
US8982633B2 (en) | Techniques for providing a direct injection semiconductor memory device | |
JP2009088475A (ja) | Dramセル | |
US20240196591A1 (en) | Memory device using semiconductor element | |
JP2000323588A (ja) | 半導体メモリセル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110509 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110509 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110713 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20110713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120601 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121128 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5207029 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |