JP2008306439A - 撮像素子および撮像装置 - Google Patents

Abstract

【課題】リニアログセンサにおいて、通常のリニア特性のみの撮像素子の画素回路と同様の回路構成を用いながら、対数変換回路を構成するトランジスタの閾値のバラツキによって発生する画素毎の変曲点のバラツキをキャンセルすることができる撮像素子および撮像装置を提供すること。
【解決手段】光電変換素子に蓄積された光電荷を移動させる際に、移動用トランジスタのポテンシャルが、光電変換素子のポテンシャルの最低値と同一もしくはそれよりも高いポテンシャルとなるように移動用トランジスタの動作を制御することにより、通常のリニア特性のみの撮像素子の画素回路と同様の回路構成を用いながら、対数変換回路を構成するトランジスタの閾値のバラツキによって発生する画素毎の変曲点のバラツキをキャンセルすることができる撮像素子および撮像装置を提供することができる。
【選択図】図１４

Description

本発明は、撮像素子および撮像装置に関し、特に、線形特性と対数特性の２つの光電変換特性で動作する画素からなる撮像素子および該撮像素子を備えた撮像装置に関する。

近年、自動車への電子カメラの搭載が進むとともに、電子カメラ用の撮像素子の高機能化が求められてきている。特に、撮像素子が扱うことのできる被写体の輝度範囲、すなわちダイナミックレンジ（以下、Ｄレンジと言う）を拡大させることが大きなテーマとなっている。

Ｄレンジの拡大に関し、フォトダイオード等の光電変換素子をマトリクス状に配置してなる撮像素子に、ＭＯＳＦＥＴ等を備えた対数変換回路を付加し、前記ＭＯＳＦＥＴのサブスレッショルド特性を利用することで、撮像素子の出力特性を入射光量に対して電気信号が対数的に変換されるようにした対数変換型撮像素子（以下、ログセンサと言う）が提案されている（例えば、特許文献１参照）。

しかし、ログセンサはＤレンジが広い分、見かけのコントラストが低くなるために、特に低輝度域での見えが芳しくない。そこで、ログセンサにおいて、ＭＯＳＦＥＴに特定のリセット電圧を与えることで、撮像素子本来の出力特性、すなわち入射光量に応じて電気信号が線形的に変換されて出力される線形動作状態（以下、リニア特性と言う）と、前述の対数動作状態（以下、ログ特性と言う）とを入射光量に応じて自動的に切り替えることが可能（以下、リニアログ特性と言う）にされた線形対数変換型撮像素子（以下、リニアログセンサと言う）が提案されている（例えば、特許文献２参照）。

さらに、リニアログセンサにおいて、対数変換回路を構成するトランジスタの閾値のバラツキによって発生する画素毎のリニア特性とログ特性との切り替わり点（以下、変曲点と言う）のバラツキをキャンセルするための画素回路構成が提案されている（例えば、特許文献３参照）。

また、リニアログセンサにおいて、撮像素子の出力特性（以下、光電変換特性と言う）がリニア特性からログ特性に変化する点（以下、変曲点と言う）を遮光画素を用いて検出する方法が提案されている（例えば、特許文献４参照）。特許文献４によれば、温度や積分時間が変化しても変曲点の位置が検出できる、とされている。
特開平１１−２９８７９８号公報 特開２００２−７７７３３号公報 特開２００１−３６８２２号公報 特開２００６−１４０６６６号公報

しかしながら、特許文献３の方法では、通常のリニア特性のみの撮像素子の画素回路に比べて画素を構成するトランジスタの数が多いために、画素サイズが大きくなったり、光電変換部の開口率が低下したりという問題がある。

また、特許文献４に記載の発明では、通常のリニア特性のみの撮像素子と同じ基本画素回路構成を用いているために、対数変換回路を構成するトランジスタの閾値のバラツキによって発生する画素毎の変曲点のバラツキをキャンセルすることができない。

さらに、特許文献４に記載の発明では、フローティングディフュージョンのリセット電位を可変に設定するために、リセットトランジスタに接続されるリセット電位を電源の電位とは別にする必要があり、リセットトランジスタを他のトランジスタと分離して形成したり、配線が多くなったりするために、通常のリニア特性のみの撮像素子に比べると画素サイズが大きくなったり、開口率が低くなる問題がある。

本発明は、上記事情に鑑みてなされたもので、リニアログセンサにおいて、通常のリニア特性のみの撮像素子の画素回路と同様の回路構成を用いることで画素サイズや開口率を通常のリニア特性のみの撮像素子と同等にしながら、対数変換回路を構成するトランジスタの閾値のバラツキによって発生する画素毎の変曲点のバラツキをキャンセルすることができる撮像素子および撮像装置を提供することを目的とする。

本発明の目的は、下記構成により達成することができる。

１．光電変換素子と、
前記光電変換素子に蓄積された電荷を移動させるための移動用トランジスタとを有し、
線形特性と対数特性の２つの光電変換特性で動作する、マトリクス状に配置された複数の画素と、
前記画素の撮像動作を制御する撮像制御部とを備えた撮像素子において、
前記撮像制御部は、前記光電変換素子に蓄積された電荷を移動させる際に、前記移動用トランジスタのポテンシャルが、前記光電変換素子のポテンシャルの最低値と同一もしくはそれよりも高いポテンシャルとなるように前記移動用トランジスタの動作を制御することを特徴とする撮像素子。

２．前記画素は前記光電変換素子に蓄積された電荷を保持する電荷保持部を備え、
前記光電変換素子は、埋め込み型フォトダイオードであり、
前記移動用トランジスタは、前記光電変換素子に蓄積された電荷を電荷保持部に転送する転送トランジスタであることを特徴とする１に記載の撮像素子。

３．前記画素は、前記電荷保持部の電位を画素信号として前記画素の外部に読み出すための読出部を有し、
前記撮像制御部は、前記読出部によって前記電荷保持部に残存するノイズ成分を読み出した後に、前記光電変換素子に蓄積された電荷を前記電荷保持部に転送することを特徴とする２に記載の撮像素子。

４．前記画素は、前記電荷保持部に保持された電荷をリセットするリセットトランジスタを備え、
前記読出部は、前記電荷保持部の電位を電流増幅する増幅トランジスタと、前記電荷保持部の電位を前記画素の外部に読み出すための読出トランジスタとを有し、
前記リセットトランジスタのドレインと前記増幅トランジスタのドレインとが同一の電位に接続されていることを特徴とする３に記載の撮像素子。

５．前記光電変換素子は、表面型ＰＮ接合フォトダイオードであり、
前記移動用トランジスタは、前記光電変換素子に蓄積された電荷をリセットするリセットトランジスタであることを特徴とする１に記載の撮像素子。

６．前記画素は、前記光電変換素子に蓄積された電荷の電位を画素信号として前記画素の外部に読み出すための読出部を有し、
前記撮像制御部は、前記光電変換素子に蓄積された電荷の電位を前記読出部によって読み出した後に、前記光電変換素子に蓄積された電荷をリセットすることを特徴とする５に記載の撮像素子。

７．前記画素は、前記読出部を構成する、前記光電変換素子に蓄積された電荷の電位を電流増幅する増幅トランジスタと、前記光電変換素子に蓄積された電荷の電位を前記画素の外部に読み出すための読出トランジスタとを有し、
前記増幅トランジスタのドレインと前記リセットトランジスタのドレインとが同一の電位に接続されていることを特徴とする６に記載の撮像素子。

８．撮像光学系と、
１乃至７の何れか１項に記載の撮像素子とを備えたことを特徴とする撮像装置。

本発明によれば、光電変換素子に蓄積された光電荷を移動させる際に、移動用トランジスタのポテンシャルが、光電変換素子のポテンシャルの最低値と同一もしくはそれよりも高いポテンシャルとなるように移動用トランジスタの動作を制御することにより、対数変換回路を構成するトランジスタの閾値のバラツキを吸収することができる。よって、通常のリニア特性のみの撮像素子の画素回路と同様の回路構成を用いることで画素サイズや開口率を通常のリニア特性のみの撮像素子と同等にしながら、対数変換回路を構成するトランジスタの閾値のバラツキによって発生する画素毎の変曲点のバラツキをキャンセルすることができる撮像素子および撮像装置を提供することができる。

以下、図面に基づき本発明の実施の形態を説明する。なお、図中、同一あるいは同等の部分には同一の番号を付与し、重複する説明は省略する。

まず、本発明における撮像装置の構成の一例を、図１を用いて説明する。図１は、撮像装置の内部構成を示すブロック図である。

図１において、撮像装置１００は、撮像光学系１２１、撮像回路１１１、撮像素子１１３、インターフェース１１５等で構成されている。撮像素子１１３は上述したリニアログセンサである。その構成については図２および図３で後述する。

被写体からの光は撮像光学系１２１で集光され、撮像素子１１３上に結像される。結像された被写体からの光は撮像素子１１３で光電変換され、撮像回路１１１でデジタルデータ化されて画素信号Ｖｐｘに変換される。画素信号Ｖｐｘは、インターフェース１１５を介して、画像データ１００ａとして撮像装置１００の外部へと出力される。上述した各動作は、インターフェース１１５を介して外部から撮像回路１１１に入力される制御信号１００ｂの制御下で、撮像回路１１１によって制御される。撮像回路１１１は、本発明における撮像制御部として機能する。

次に、本発明における撮像素子１１３の構成について、図２を用いて説明する。図２は、撮像素子１１３を構成する各部の配置を示す模式図である。

図２において、撮像素子１１３は、水平ｍ行垂直ｎ列に配置された画素１１３ｂ、垂直走査回路１１３ｃ、サンプルホールド回路１１３ｄ、出力回路１１３ｅ、水平走査回路１１３ｆ、出力アンプ１１３ｇ、タイミングジェネレータ１１３ｈ等で構成されている。

画素１１３ｂの水平行は、垂直走査回路１１３ｃにより順次選択され、選択された行の各列の画素１１３ｂの出力信号がサンプルホールド回路１１３ｄに保持される。サンプルホールド回路１１３ｄに保持された各画素１１３ｂの出力信号は、水平走査回路１１３ｆの走査に従って、出力回路１１３ｅから出力アンプ１１３ｇを介して出力信号１１３ｋとして順次出力される。これらの動作は、撮像回路１１１の制御下でタイミングジェネレータ１１３ｈによって制御される。

続いて、撮像素子１１３を構成する画素１１３ｂの回路構成の一例を図３を用いて説明する。図３は、撮像素子１１３を構成する画素１１３ｂの回路構成の一例を示す回路図である。

図３において、画素１１３ｂは、埋め込み型フォトダイオード構造の光電変換素子（以下、ＰＤと言う）と、ＮチャンネルＭＯＳＦＥＴ（金属酸化膜半導体電界効果型トランジスタ：以下、トランジスタと言う）Ｑ１〜Ｑ４とで構成されている。トランジスタＱ１のドレインとＱ２のソースの接続部は、フローティングディフュージョンＦＤ（以下、ＦＤと言う）で構成されている。リセット信号ＲＸ、転送信号ＴＸ、読出信号ＳＸは、各トランジスタに対する制御信号（電位）を示し、ＶＤＤは電源、ＧＮＤは接地を示している。

ＰＤは、アノードが接地され、カソードがトランジスタＱ１のソースに接続されている。ＰＤは被写体からの入射光量に応じた光電流Ｉｐを発生し、光電流Ｉｐは光電荷ＱｐとしてＰＤの寄生容量Ｃｐに蓄積される。

トランジスタＱ１は、本発明における移動用トランジスタとして機能する転送トランジスタ（以下、ＴＧと言う）であり、ソースがＰＤのカソードに、ドレインがトランジスタＱ２のソースとトランジスタＱ３のゲートの接続部、つまりＦＤに、ゲートが転送信号ＴＸにそれぞれ接続されている。ＴＧのゲート電位が中間電位ＶＭにされることでＰＤの光電流Ｉｐがリニアログ特性で光電変換され、ゲート電位が高電位ＶＨにされることでＰＤに蓄積された光電荷ＱｐがＦＤに完全転送される。ＴＧのゲート電位を中間電位に制御せずに、低電位で電荷蓄積を行い、高電位で読出を行えば、通常のリニア特性のみの光電変換特性となる。

ＦＤは、本発明における電荷保持部として機能し、ＴＧによって転送されるＰＤに蓄積された光電荷Ｑｐを読み出すために用いられる。

トランジスタＱ２はリセットトランジスタ（以下、ＲＧと言う）であり、ドレインが電源ＶＤＤに、ソースがＦＤに、ゲートがリセット信号ＲＸにそれぞれ接続されている。ＲＧのゲート電位が高電位ＶＨにされることでＦＤが電源ＶＤＤにリセットされる。

トランジスタＱ３はソースフォロワ増幅回路を構成する増幅トランジスタで、ドレインが電源ＶＤＤに、ソースがトランジスタＱ４のドレインに、ゲートがＦＤにそれぞれ接続され、ＦＤの電位に対して電流増幅を行うことで、出力インピーダンスを下げる働きをする。

トランジスタＱ３のドレインとトランジスタＱ２（ＲＧ）のドレインとは、同一の電位である電源ＶＤＤに接続されているので、トランジスタＱ３とトランジスタＱ２とはドレインを分離する必要がなく、その分トランジスタの面積を小さくすることができ、画素の小型化や開口率の向上に寄与できる。また配線も共通とすることができるので、配線の引き回しが簡単になり、画素の小型化や開口率の向上に寄与できる。

トランジスタＱ４は出力読出用の読出トランジスタで、ドレインがトランジスタＱ３のソースに、ソースが垂直信号線１１３ｊに、ゲートが読出信号ＳＸにそれぞれ接続されている。トランジスタＱ４のゲート電位が高電位ＶＨにされることで、ＦＤの電位がトランジスタＱ３を介して低インピーダンス化されて、出力信号Ｖｏｕｔとして垂直信号線１１３ｊに導出される。トランジスタＱ３とトランジスタＱ４とは、本発明における読出部を構成する。

次に、図３に示した画素１１３ｂの光電変換特性を、図４を用いて説明する。図４は、図３に示した画素１１３ｂのリニアログ特性を示す光電変換特性の模式的なグラフである。横軸には画素１１３ｂに入射する光による画素面照度Ｌを対数軸でとり、縦軸には上述した画素１１３ｂの出力信号Ｖｏｕｔを線形軸でとってある。

図４において、画素面照度Ｌの低照度域では、出力信号Ｖｏｕｔは画素面照度Ｌに比例する（線形特性領域）。画素面照度Ｌの高照度域では、出力信号Ｖｏｕｔは画素面照度Ｌの対数に比例する（対数特性領域）。ここで、変曲点をＴＰとすると、変曲点ＴＰは、図３に示した対数変換を行うトランジスタＱ１（ＴＧ）の閾値ＶｔｈのバラツキΔＶｔｈによって画素毎にばらつき、対数特性領域において、同一の画素面照度Ｌでの出力信号Ｖｏｕｔに誤差ΔＶｔｈが生じる。誤差ΔＶｔｈは、画像としては固定パターンノイズとなる。本発明では、変曲点ＴＰの画素毎のバラツキ即ち出力信号Ｖｏｕｔの誤差ΔＶｔｈを無くす方法を提案する。

ここで、図３に示した画素１１３ｂをリニアログセンサとして駆動する従来の方法について、図５乃至図１２を用いて説明する。図５は、画素１１３ｂをリニアログセンサとして駆動する従来の方法を示すタイミングチャートであり、図６乃至図１２は、図５のタイミングＴ１からタイミングＴ７までの各タイミングでの画素１１３ｂの各部のポテンシャルを示す模式図である。

図５のタイミングＴ１において、リセット信号ＲＸが高電位ＶＨにされることで、ＲＧがオンし、ＦＤが電源ＶＤＤにリセットされる。この時の各部のポテンシャルの状態を図６に示す。図６において、ＰＤは、直前に行われたＰＤに蓄積された光電荷ＱｐのＦＤへの完全転送（後述するタイミングＴ６）によって、空乏化されている。一方、ＦＤは電源ＶＤＤにリセットされている。

図５のタイミングＴ２は光電荷ＱｐのＰＤへの蓄積開始直後の状態で、転送信号ＴＸは対数変換のために中間電位ＶＭに設定されている。ＰＤからＦＤに漏れてくる電荷をリセットするために、ＦＤは、タイミングＴ１と同様に電源ＶＤＤにリセットされている。この時の各部のポテンシャルの状態を図７に示す。図７において、ＰＤにはリニア特性の光電荷Ｑｌｉｎが蓄積開始されている。ＴＧのポテンシャルは中間値に設定されている。ＦＤは電源ＶＤＤにリセットされている。

図５のタイミングＴ３は光電荷ＱｐのＰＤへの蓄積中の状態で、各制御信号の状態はタイミングＴ２と同じである。この時の各部のポテンシャルの状態を図８に示す。図８において、ＰＤには既にリニア特性の光電荷ＱｌｉｎがＴＧのポテンシャルまで蓄積されており、ＴＧのポテンシャルを超えた光電荷の一部がＦＤに漏れ出している。そして、ＰＤには対数変換されたログ特性の光電荷Ｑｌｏｇが残っている。

図５のタイミングＴ４は光電荷Ｑｐの蓄積が終了された状態で、転送信号ＴＸが低電位ＶＬに戻されて、ＴＧが閉じられている。リセット信号ＲＸは高電位ＶＨのままで、ＦＤは電源ＶＤＤにリセットされている。この時の各部のポテンシャルの状態を図９に示す。図９において、ＰＤにはリニア特性の光電荷Ｑｌｉｎとログ特性の光電荷Ｑｌｏｇとが蓄積されている。ＦＤは電源ＶＤＤにリセットされている。

図５のタイミングＴ５はＦＤのリセットノイズを読み出す状態で、リセット信号ＲＸが低電位ＶＬに設定されてＲＧが閉じられ、読出信号ＳＸが高電位ＶＨに設定されて、ＦＤに残存するリセット動作に起因するノイズ電荷Ｑｒｎが、ノイズ信号Ｖｒｎとして垂直信号線１１３ｊに読み出される。この時の各部のポテンシャルの状態を図１０に示す。図１０において、ＰＤの状態は図９と同じである。リセット信号ＲＸが低電位ＶＬに設定されてＲＧが閉じられ、ＦＤに残存するノイズ電荷Ｑｒｎが、ノイズ信号Ｖｒｎとして垂直信号線１１３ｊに読み出される。

図５のタイミングＴ６はＰＤに蓄積された光電荷ＱｐをＦＤに転送する状態で、転送信号ＴＸが高電位ＶＨにされることで、ＰＤに蓄積された光電荷ＱｐがＦＤに完全転送される。この時の各部のポテンシャルの状態を図１１に示す。図１１において、転送信号ＴＸが高電位ＶＨにされることで、ＴＧのポテンシャルがＰＤのポテンシャルの最低値よりも低くなるので、ＰＤに蓄積されたリニア特性の光電荷Ｑｌｉｎとログ特性の光電荷ＱｌｏｇがＦＤに完全転送される。ＦＤには、残存しているノイズ電荷Ｑｒｎにリニア特性の光電荷Ｑｌｉｎとログ特性の光電荷Ｑｌｏｇとが重畳された電荷が保持されることになる。

図５のタイミングＴ７は画素の出力信号を読み出す状態で、転送信号ＴＸが低電位ＶＬに戻されてＴＧが閉じられ、読出信号ＳＸが高電位ＶＨに設定されて、ＦＤに保持されているノイズ電荷Ｑｒｎにリニア特性の光電荷Ｑｌｉｎとログ特性の光電荷Ｑｌｏｇとが重畳された電荷が、出力信号Ｖｏｕｔとして垂直信号線１１３ｊに読み出される。ここに、出力信号Ｖｏｕｔは本来の出力であるシグナル信号Ｖｓｉｇと上述したノイズ信号Ｖｒｎとが加算された信号（Ｖｏｕｔ＝Ｖｓｉｇ＋Ｖｒｎ）である。この時の各部のポテンシャルの状態を図１２に示す。

図１２において、転送信号ＴＸが低電位ＶＬに戻されてＴＧが閉じられ、読出信号ＳＸが高電位ＶＨに設定されて、ＦＤに保持されている電荷がＶｏｕｔとして読み出される。タイミングＴ６でＰＤに蓄積された電荷がＦＤに完全転送されているために、ＰＤは空乏化されている。タイミングＴ７の状態から、再びタイミングＴ１の状態に戻り、次の光電荷Ｑｐの蓄積が行われる。

タイミングＴ５で読み出されたノイズ信号Ｖｒｎと、タイミングＴ７で読み出された出力信号Ｖｏｕｔとは、例えば図２に示したサンプルホールド回路１１３ｄで差分がとられ、本来の出力であるシグナル信号Ｖｓｉｇが得られる（Ｖｏｕｔ−Ｖｒｎ＝Ｖｓｉｇ）。

以上のような動作でリニアログセンサとしてのシグナル信号Ｖｓｉｇが得られるが、図４で述べたように、トランジスタＱ１（ＴＧ）の閾値Ｖｔｈのバラツキによって変曲点ＴＰがばらつく。これを図１３を用いて説明する。図１３は、図７のＰＤとＴＧ近傍のポテンシャルの拡大図である。

図１３において、転送信号ＴＸは、全ての画素１１３ｂのトランジスタＱ１（ＴＧ）に対して同一の電位ＶＭに設定されるが、ＴＧの閾値のバラツキΔＶｔｈによって、ＴＧのポテンシャルはΔＶｔｈだけばらつく。従って、変曲点も画素毎にΔＶｔｈのバラツキを持つことになる。

次に、本発明の第１の実施の形態について図１４乃至図１７を用いて説明する。図１４は、図３に示した画素１１３ｂをリニアログセンサとして駆動する本発明の第１の実施の形態を示すタイミングチャートである。

図１４において、各タイミングでの動作は、タイミングＴ６’を除いて図５と同じ動作である。図５のタイミングＴ６では、転送信号ＴＸは高電位ＶＨに設定されていたが、図１４では第２の中間電位ＶＭ２に設定される。

図１５は、図１４のタイミングＴ６’での各部のポテンシャルを示す模式図である。

図１５において、タイミングＴ６’で、転送信号ＴＸは第２の中間電位ＶＭ２に設定される。第２の中間電位ＶＭ２は、ＴＧの閾値のバラツキΔＶｔｈによってＴＧのポテンシャルが最も低くなる画素においても、ＴＧのポテンシャルがＰＤのポテンシャルの最低値と同一もしくはそれよりも高いポテンシャルとなるように設定される。従って、標準的な画素においてはＴＧのポテンシャルはＰＤのポテンシャルの最低値よりも高くなるので、ＰＤに蓄積された光電荷Ｑｐ（＝Ｑｌｏｇ＋Ｑｌｉｎ）はＦＤに完全転送されず、閾値のバラツキΔＶｔｈに応じて光電荷Ｑｐの一部が残存電荷ＱｒとしてＰＤに残される。

図１６は、図１４のタイミングＴ７での各部のポテンシャルを示す模式図である。ＰＤに残存電荷Ｑｒが残されている以外は、図１２と同じであり、出力信号Ｖｏｕｔ（＝Ｖｓｉｇ＋Ｖｒｎ）が垂直信号線１１３ｊに読み出される。

図１７は、図１４のタイミングＴ２でのＰＤおよびＴＧのポテンシャルを示す模式図である。図１３とは異なり、ＰＤには閾値のバラツキΔＶｔｈに応じた残存電荷Ｑｒが残されており、残存電荷Ｑｒの上にリニア特性の光電荷Ｑｌｉｎが重畳されて蓄積される。残存電荷ＱｒによるポテンシャルはＴＧの閾値のバラツキΔＶｔｈに等しいので、結局リニア特性の光電荷Ｑｌｉｎの蓄積量を決定するＴＧのポテンシャルの壁の高さは、全ての画素１１３ｂで同一となる。従って、ＴＧの閾値のバラツキに起因する変曲点のバラツキはキャンセルできる。

以上に述べたように、本発明の第１の実施の形態によれば、ＰＤに蓄積された光電荷ＱｐをＦＤに転送する際に、転送信号ＴＸを第２の中間電位ＶＭ２に設定することで、ＰＤに蓄積された光電荷Ｑｐの一部がＴＧの閾値のバラツキΔＶｔｈに応じた残存電荷ＱｒとしてＰＤに残される。それによって、ＴＧのポテンシャルの壁の高さを全ての画素１１３ｂで同一とすることができるので、ＴＧの閾値のバラツキΔＶｔｈに起因する変曲点のバラツキをキャンセルすることができる。

次に、撮像素子１１３を構成する画素１１３ｂの回路構成の他の例を図１８を用いて説明する。図１８は、撮像素子１１３を構成する画素１１３ｂの回路構成の他の例を示す回路図である。図３では１画素に４個のトランジスタＱ１からＱ４を用いていたが、図１８ではトランジスタＱ１が無く、１画素に３個のトランジスタＱ２からＱ４を用いる３トランジスタ構成である。

図１８において、画素１１３ｂは、表面型ＰＮ接合フォトダイオード構造の光電変換素子（以下、ＰＤと言う）と、ＮチャンネルＭＯＳＦＥＴ（金属酸化膜半導体電界効果型トランジスタ：以下、トランジスタと言う）Ｑ２〜Ｑ４とで構成されている。リセット信号ＲＸ、読出信号ＳＸは、各トランジスタに対する制御信号（電位）を示し、ＶＤＤは電源、ＧＮＤは接地を示している。

ＰＤは、アノードが接地され、カソードがトランジスタＱ２のソースとトランジスタＱ３のゲートの接続部に接続されている。ＰＤは被写体からの入射光量に応じた光電流Ｉｐを発生し、光電流Ｉｐは光電荷ＱｐとしてＰＤの寄生容量Ｃｐに蓄積される。

トランジスタＱ２は、本発明における移動用トランジスタとして機能するリセットトランジスタ（以下、ＲＧと言う）であり、ドレインが電源ＶＤＤに、ソースがＰＤのカソードに、ゲートがリセット信号ＲＸにそれぞれ接続されている。ＲＧのゲート電位が高電位ＶＨにされることでＦＤが電源ＶＤＤにリセットされ、中間電位ＶＭにされることで、ＰＤの光電流Ｉｐがリニアログ特性で光電変換される。

トランジスタＱ３はソースフォロワ増幅回路を構成する増幅トランジスタで、ドレインが電源ＶＤＤに、ソースがトランジスタＱ４のドレインに、ゲートがＰＤのカソードとＲＧのソースの接点にそれぞれ接続され、ＰＤのカソードの電位に対して電流増幅を行うことで、出力インピーダンスを下げる働きをする。

トランジスタＱ３のドレインとトランジスタＱ２（ＲＧ）のドレインとは、同一の電位である電源ＶＤＤに接続されているので、トランジスタＱ３とトランジスタＱ２とはドレインを分離する必要がなく、その分トランジスタの面積を小さくすることができ、画素の小型化や開口率の向上に寄与できる。また配線も共通とすることができるので、配線の引き回しが簡単になり、画素の小型化や開口率の向上に寄与できる。

トランジスタＱ４は出力読出用の読出トランジスタで、ドレインがトランジスタＱ３のソースに、ソースが垂直信号線１１３ｊに、ゲートが読出信号ＳＸにそれぞれ接続されている。トランジスタＱ４のゲート電位が高電位ＶＨにされることで、ＰＤのカソードの電位がトランジスタＱ３を介して低インピーダンス化されて、出力信号Ｖｏｕｔとして垂直信号線１１３ｊに導出される。トランジスタＱ３とトランジスタＱ４とは、本発明における読出部を構成する。

ここで、図１８に示した画素１１３ｂをリニアログセンサとして駆動する従来の方法について、図１９乃至図２６を用いて説明する。図１９は、図１８に示した画素１１３ｂをリニアログセンサとして駆動する従来の方法を示すタイミングチャートであり、図２０乃至図２５は、図１９のタイミングＴ１１からタイミングＴ１６までの各タイミングでの画素１１３ｂの各部のポテンシャルを示す模式図である。

図１９のタイミングＴ１１においては、リセット信号ＲＸおよび読出信号ＳＸは共に低電位ＶＬに設定されている。この時の各部のポテンシャルの状態を図２０に示す。図２０において、ＰＤには、直前に行われたＰＤのリセット動作（後述するタイミングＴ１５）によって、空乏化され、リセット動作に起因するノイズ電荷Ｑｒｎが残されている。

図１９のタイミングＴ１２は光電荷ＱｐのＰＤへの蓄積開始直後の状態で、リセット信号ＲＸは対数変換のために中間電位ＶＭに設定されている。読出信号ＳＸは低電位ＶＬのままである。この時の各部のポテンシャルの状態を図２１に示す。図２１において、ＰＤには、ノイズ電荷Ｑｒｎに重畳されてリニア特性の光電荷Ｑｌｉｎが蓄積開始されている。ＲＧのポテンシャルは中間値に設定されている。

図１９のタイミングＴ１３は光電荷ＱｐのＰＤへの蓄積中の状態で、リセット信号ＲＸおよび読出信号ＳＸの状態はタイミングＴ２と同じである。この時の各部のポテンシャルの状態を図２２に示す。図２２において、ＰＤには既にノイズ電荷Ｑｒｎに重畳されてリニア特性の光電荷ＱｌｉｎがＲＧのポテンシャルまで蓄積されており、ＲＧのポテンシャルを超えた光電荷Ｑｐの一部が電源ＶＤＤに漏れ出している。そして、ＰＤには対数変換されたログ特性の光電荷Ｑｌｏｇが残っている。

図１９のタイミングＴ１４は画素の出力信号を読み出す状態で、リセット信号ＲＸはタイミングＴ１３と同じく中間電位ＶＭに保たれたままで、読出信号ＳＸが高電位ＶＨに設定されて、ＰＤに蓄積されているノイズ電荷Ｑｒｎにリニア特性の光電荷Ｑｌｉｎとログ特性の光電荷Ｑｌｏｇとが重畳された電荷が、出力信号Ｖｏｕｔとして垂直信号線１１３ｊに読み出される。ここに、出力信号Ｖｏｕｔは本来の出力であるシグナル信号Ｖｓｉｇと図２５で後述するノイズ信号Ｖｒｎとが加算された信号（Ｖｏｕｔ＝Ｖｓｉｇ＋Ｖｒｎ）である。この時の各部のポテンシャルの状態を図２３に示す。図２３において、読出信号ＳＸが高電位ＶＨに設定されて、ＰＤに蓄積されている電荷がＶｏｕｔとして読み出される。

図１９のタイミングＴ１５はＰＤに蓄積された光電荷Ｑｐがリセットされている状態で、リセット信号ＲＸが高電位ＶＨにされて、ＰＤが電源ＶＤＤにリセットされている。読出信号ＳＸは低電位ＶＬに戻されている。この時の各部のポテンシャルの状態を図２４に示す。図２４において、リセット信号ＲＸが高電位ＶＨにされることでＲＧのポテンシャルが低くなり、ＰＤが電源ＶＤＤにリセットされている。

図１９のタイミングＴ１６はＰＤのリセットノイズを読み出す状態で、リセット信号ＲＸが低電位ＶＬに設定されてＲＧが閉じられ、読出信号ＳＸが高電位ＶＨに設定されて、ＰＤに残存するリセット動作に起因するノイズ電荷Ｑｒｎが、ノイズ信号Ｖｒｎとして垂直信号線１１３ｊに読み出される。この時の各部のポテンシャルの状態を図２５に示す。

図２５において、リセット信号ＲＸが低電位ＶＬに設定されてＲＧが閉じられ、ＰＤにはリセット動作に起因するノイズ電荷Ｑｒｎが残存している。読出信号ＳＸが高電位ＶＨに設定されて、ＰＤに残存するノイズ電荷Ｑｒｎが、ノイズ信号Ｖｒｎとして垂直信号線１１３ｊに読み出される。図１９のタイミングＴ１６の状態から、再びタイミングＴ１１の状態に戻り、次の光電荷Ｑｐの蓄積が行われる。

タイミングＴ１４で読み出された出力信号Ｖｏｕｔと、タイミングＴ１６で読み出されたノイズ信号Ｖｒｎとは、例えば図２に示したサンプルホールド回路１１３ｄで差分がとられ、本来の出力であるシグナル信号Ｖｓｉｇが得られる（Ｖｏｕｔ−Ｖｒｎ＝Ｖｓｉｇ）。

以上のような動作でリニアログセンサとしてのシグナル信号Ｖｓｉｇが得られるが、図１８に示した撮像素子１１３を構成する画素１１３ｂの回路構成の他の例においても、図４で述べたと同様に、トランジスタＱ２（ＲＧ）の閾値Ｖｔｈのバラツキによって変曲点ＴＰがばらつく。これを図２６を用いて説明する。図２６は、図２１のＰＤとＴＧ近傍のポテンシャルの拡大図である。

図２６において、リセット信号ＲＸは、全ての画素１１３ｂのトランジスタＱ２（ＲＧ）に対して同一の電位ＶＭに設定されるが、ＲＧの閾値のバラツキΔＶｔｈによって、ＴＧのポテンシャルはΔＶｔｈだけばらつく。従って、変曲点も画素毎にΔＶｔｈのバラツキを持つことになる。

次に、本発明の第２の実施の形態について図２７乃至図３０を用いて説明する。図２７は、図１８に示した画素１１３ｂをリニアログセンサとして駆動する本発明の第２の実施の形態を示すタイミングチャートである。

図２７において、各タイミングでの動作は、タイミングＴ１５’を除いて図１９と同じ動作である。図１９のタイミングＴ１５では、リセット信号ＲＸは高電位ＶＨに設定されていたが、図２７では第２の中間電位ＶＭ２に設定される。

図２８は、図２７のタイミングＴ１５’での各部のポテンシャルを示す模式図である。

図２８において、タイミングＴ１５’で、リセット信号ＲＸは第２の中間電位ＶＭ２に設定される。第２の中間電位ＶＭ２は、ＲＧの閾値のバラツキΔＶｔｈによってＲＧのポテンシャルが最も低くなる画素においても、ＲＧのポテンシャルがＰＤに残存するリセット動作に起因するノイズ電荷Ｑｒｎによるポテンシャルと少なくとも同等あるいはそれ以上であるように設定される。

従って、標準的な画素においてはＲＧのポテンシャルはノイズ電荷Ｑｒｎによるポテンシャルよりも高くなるので、ＰＤに蓄積された光電荷Ｑｐ（＝Ｑｌｏｇ＋Ｑｌｉｎ）は電源ＶＤＤに完全にリセットされず、閾値のバラツキΔＶｔｈに応じて光電荷Ｑｐの一部が残存電荷Ｑｒとしてノイズ電荷Ｑｒｎに重畳されてＰＤに残される。

図２９は、図２７のタイミングＴ１６での各部のポテンシャルを示す模式図である。ＰＤに残されたノイズ電荷Ｑｒｎと残存電荷Ｑｒとがノイズ信号Ｖｒｎとして垂直信号線１１３ｊに読み出される。

図３０は、図２７のタイミングＴ１２でのＰＤおよびＴＧのポテンシャルを示す模式図である。図２１とは異なり、ＰＤには、ノイズ電荷Ｑｒｎと閾値のバラツキΔＶｔｈに応じた残存電荷Ｑｒとが残されており、ノイズ電荷Ｑｒｎと残存電荷Ｑｒとの上にリニア特性の光電荷Ｑｌｉｎが重畳されて蓄積される。ノイズ電荷Ｑｒｎと残存電荷ＱｒとによるポテンシャルはＲＧの閾値のバラツキΔＶｔｈに等しいので、結局リニア特性の光電荷Ｑｌｉｎの蓄積量を決定するＲＧのポテンシャルの壁の高さは、全ての画素１１３ｂで同一となる。従って、ＲＧの閾値のバラツキに起因する変曲点のバラツキはキャンセルすることができる。

以上に述べたように、本発明の第２の実施の形態によれば、ＰＤに蓄積された光電荷Ｑｐを電源ＶＤＤにリセットする際に、リセット信号ＲＸを第２の中間電位ＶＭ２に設定することで、ＰＤに蓄積された光電荷Ｑｐの一部がＲＧの閾値のバラツキΔＶｔｈに応じた残存電荷ＱｒとしてＰＤに残される。それによって、ＲＧのポテンシャルの壁の高さを全ての画素１１３ｂで同一とすることができるので、ＲＧの閾値のバラツキΔＶｔｈに起因する変曲点のバラツキをキャンセルすることができる。

以上に述べたように、本発明によれば、光電変換素子に蓄積された光電荷を移動させる際に、移動用トランジスタのポテンシャルが、光電変換素子のポテンシャルの最低値と同一もしくはそれよりも高いポテンシャルとなるように移動用トランジスタの動作を制御することにより、対数変換回路を構成するトランジスタの閾値のバラツキを吸収することができる。よって、通常のリニア特性のみの撮像素子の画素回路と同様の回路構成を用いることで画素サイズや開口率を通常のリニア特性のみの撮像素子と同等にしながら、対数変換回路を構成するトランジスタの閾値のバラツキによって発生する画素毎の変曲点のバラツキをキャンセルすることができる撮像素子および撮像装置を提供することができる。

尚、本発明に係る撮像素子および撮像装置を構成する各構成の細部構成および細部動作に関しては、本発明の趣旨を逸脱することのない範囲で適宜変更可能である。

撮像装置の内部構成を示すブロック図である。 撮像素子を構成する各部の配置を示す模式図である。 撮像素子を構成する画素の回路構成の一例を示す回路図である。 図３に示した画素のリニアログ特性を示す光電変換特性の模式的なグラフである。 画素をリニアログセンサとして駆動する従来の方法を示すタイミングチャートである。 図５のタイミングＴ１での画素の各部のポテンシャルを示す模式図である。 図５のタイミングＴ２での画素の各部のポテンシャルを示す模式図である。 図５のタイミングＴ３での画素の各部のポテンシャルを示す模式図である。 図５のタイミングＴ４での画素の各部のポテンシャルを示す模式図である。 図５のタイミングＴ５での画素の各部のポテンシャルを示す模式図である。 図５のタイミングＴ６での画素の各部のポテンシャルを示す模式図である。 図５のタイミングＴ７での画素の各部のポテンシャルを示す模式図である。 図７のＰＤとＴＧ近傍のポテンシャルの拡大図である。 図３に示した画素をリニアログセンサとして駆動する本発明の第１の実施の形態を示すタイミングチャートである。 図１４のタイミングＴ６’での各部のポテンシャルを示す模式図である。 図１４のタイミングＴ７での各部のポテンシャルを示す模式図である。 図１４のタイミングＴ２でのＰＤおよびＴＧのポテンシャルを示す模式図である。 撮像素子を構成する画素の回路構成の他の例を示す回路図である。 図１８に示した画素をリニアログセンサとして駆動する従来の方法を示すタイミングチャートである。 図１９のタイミングＴ１１での画素の各部のポテンシャルを示す模式図である。 図１９のタイミングＴ１２での画素の各部のポテンシャルを示す模式図である。 図１９のタイミングＴ１３での画素の各部のポテンシャルを示す模式図である。 図１９のタイミングＴ１４での画素の各部のポテンシャルを示す模式図である。 図１９のタイミングＴ１５での画素の各部のポテンシャルを示す模式図である。 図１９のタイミングＴ１６での画素の各部のポテンシャルを示す模式図である。 図２１のＰＤとＴＧ近傍のポテンシャルの拡大図である。 図１８に示した画素をリニアログセンサとして駆動する本発明の第２の実施の形態を示すタイミングチャートである。 図２７のタイミングＴ１５’での各部のポテンシャルを示す模式図である。 図２７のタイミングＴ１６での各部のポテンシャルを示す模式図である。 図２７のタイミングＴ１２でのＰＤおよびＴＧのポテンシャルを示す模式図である。

符号の説明

１００ 撮像装置
１１１ 撮像回路
１１３ 撮像素子
１１３ｂ 画素
１１５ インターフェース
１２１ 撮像光学系
Ｑ１ 転送トランジスタ（ＴＧ）
Ｑ２ リセットトランジスタ（ＲＧ）
Ｑ３ 増幅トランジスタ
Ｑ４ 読出トランジスタ
ＰＤ 光電変換素子
ＦＤ フローティングディフュージョン
ＴＸ 転送信号
ＲＸ リセット信号
ＳＸ 読出信号

Claims (8)

1. 光電変換素子と、
   前記光電変換素子に蓄積された電荷を移動させるための移動用トランジスタとを有し、
   線形特性と対数特性の２つの光電変換特性で動作する、マトリクス状に配置された複数の画素と、
   前記画素の撮像動作を制御する撮像制御部とを備えた撮像素子において、
   前記撮像制御部は、前記光電変換素子に蓄積された電荷を移動させる際に、前記移動用トランジスタのポテンシャルが、前記光電変換素子のポテンシャルの最低値と同一もしくはそれよりも高いポテンシャルとなるように前記移動用トランジスタの動作を制御することを特徴とする撮像素子。
2. 前記画素は前記光電変換素子に蓄積された電荷を保持する電荷保持部を備え、
   前記光電変換素子は、埋め込み型フォトダイオードであり、
   前記移動用トランジスタは、前記光電変換素子に蓄積された電荷を電荷保持部に転送する転送トランジスタであることを特徴とする請求項１に記載の撮像素子。
3. 前記画素は、前記電荷保持部の電位を画素信号として前記画素の外部に読み出すための読出部を有し、
   前記撮像制御部は、前記読出部によって前記電荷保持部に残存するノイズ成分を読み出した後に、前記光電変換素子に蓄積された電荷を前記電荷保持部に転送することを特徴とする請求項２に記載の撮像素子。
4. 前記画素は、前記電荷保持部に保持された電荷をリセットするリセットトランジスタを備え、
   前記読出部は、前記電荷保持部の電位を電流増幅する増幅トランジスタと、前記電荷保持部の電位を前記画素の外部に読み出すための読出トランジスタとを有し、
   前記リセットトランジスタのドレインと前記増幅トランジスタのドレインとが同一の電位に接続されていることを特徴とする請求項３に記載の撮像素子。
5. 前記光電変換素子は、表面型ＰＮ接合フォトダイオードであり、
   前記移動用トランジスタは、前記光電変換素子に蓄積された電荷をリセットするリセットトランジスタであることを特徴とする請求項１に記載の撮像素子。
6. 前記画素は、前記光電変換素子に蓄積された電荷の電位を画素信号として前記画素の外部に読み出すための読出部を有し、
   前記撮像制御部は、前記光電変換素子に蓄積された電荷の電位を前記読出部によって読み出した後に、前記光電変換素子に蓄積された電荷をリセットすることを特徴とする請求項５に記載の撮像素子。
7. 前記画素は、前記読出部を構成する、前記光電変換素子に蓄積された電荷の電位を電流増幅する増幅トランジスタと、前記光電変換素子に蓄積された電荷の電位を前記画素の外部に読み出すための読出トランジスタとを有し、
   前記増幅トランジスタのドレインと前記リセットトランジスタのドレインとが同一の電位に接続されていることを特徴とする請求項６に記載の撮像素子。
8. 撮像光学系と、
   請求項１乃至７の何れか１項に記載の撮像素子とを備えたことを特徴とする撮像装置。

Images