KR20140126144A

KR20140126144A - 이미지 센서 및 이를 포함하는 컴퓨팅 시스템

Info

Publication number: KR20140126144A
Application number: KR20130044315A
Authority: KR
Inventors: 배형진; 양경훈; 이지원; 심은섭; 임무섭
Original assignee: 삼성전자주식회사; 한국과학기술원
Priority date: 2013-04-22
Filing date: 2013-04-22
Publication date: 2014-10-30
Also published as: US9264633B2; US20140313416A1

Abstract

이미지 센서는 광전 변환부, 신호 생성부 및 선택부를 포함한다. 광전 변환부는 입사광에 응답하여 광전하를 생성한다. 신호 생성부는 탐지 구간 동안 상기 광전 변환부에서 생성된 상기 광전하를 스토리지 노드에 축적하고, 출력 구간 동안 순차적으로 활성화되는 제1 전달 제어 신호 및 제2 전달 제어 신호에 각각 응답하여 상기 스토리지 노드에 축적된 상기 광전하의 양에 기초하여 제1 아날로그 신호 및 제2 아날로그 신호를 생성한다. 선택부는 상기 제1 아날로그 신호 및 상기 제2 아날로그 신호 중의 하나에 기초하여 이미지 신호를 생성한다. 이미지 센서는 고정 패턴 노이즈(Fixed Pattern Noise; FPN)를 효과적으로 감소시킬 수 있다.

Description

이미지 센서 및 이를 포함하는 컴퓨팅 시스템{IMAGE SENSOR AND COMPUTING SYSTEM HAVING THE SAME}

본 발명은 이미지 센서에 관한 것으로, 보다 상세하게는 고정 패턴 노이즈(Fixed Pattern Noise; FPN)를 감소시킬 수 있는 이미지 센서 및 이를 포함하는 컴퓨팅 시스템에 관한 것이다.

일반적으로 이미지 센서에 포함되는 복수의 단위 픽셀들 각각은 고유의 특성 차이를 가지므로, 동일한 입사광에 대해 복수의 단위 픽셀들에서 생성되는 아날로그 신호의 크기에 편차가 발생하고 이는 고정 패턴 노이즈(Fixed Pattern Noise; FPN)로 나타난다.

따라서 이미지 센서의 성능을 향상시키기 위해서는 고정 패턴 노이즈(Fixed Pattern Noise; FPN)를 감소시키는 것이 필요하다.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 고정 패턴 노이즈(Fixed Pattern Noise; FPN)를 효과적으로 감소시킬 수 있는 이미지 센서를 제공하는 것이다.

본 발명의 다른 목적은 상기 이미지 센서를 포함하는 컴퓨팅 시스템을 제공하는 것이다.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 이미지 센서는 광전 변환부, 신호 생성부 및 선택부를 포함한다. 상기 광전 변환부는 입사광에 응답하여 광전하를 생성한다. 상기 신호 생성부는 탐지 구간 동안 상기 광전 변환부에서 생성된 상기 광전하를 스토리지 노드에 축적하고, 출력 구간 동안 순차적으로 활성화되는 제1 전달 제어 신호 및 제2 전달 제어 신호에 각각 응답하여 상기 스토리지 노드에 축적된 상기 광전하의 양에 기초하여 제1 아날로그 신호 및 제2 아날로그 신호를 생성한다. 상기 선택부는 상기 제1 아날로그 신호 및 상기 제2 아날로그 신호 중의 하나에 기초하여 이미지 신호를 생성한다.

일 실시예에 있어서, 상기 제1 전달 제어 신호는 제1 전압으로 활성화되고, 상기 제2 전달 제어 신호는 상기 제1 전압 보다 높은 제2 전압으로 활성화될 수 있다.

상기 신호 생성부는 상기 활성화된 제1 전달 제어 신호에 응답하여 상기 스토리지 노드에 축적된 상기 광전하 중의 일부의 양에 기초하여 상기 제1 아날로그 신호를 생성하고, 상기 활성화된 제2 전달 제어 신호에 응답하여 상기 스토리지 노드에 축적된 상기 광전하의 전체 양에 기초하여 상기 제2 아날로그 신호를 생성할 수 있다.

상기 신호 생성부는, 상기 광전 변환부로부터 제공되는 상기 광전하를 축적하는 상기 스토리지 노드에 상응하는 소스, 플로팅 확산 노드에 상응하는 드레인 및 상기 제1 전달 제어 신호 및 상기 제2 전달 제어 신호가 인가되는 게이트를 갖는 전달 트랜지스터, 상기 플로팅 확산 노드에 연결되는 소스, 전원 전압에 연결되는 드레인 및 리셋 제어 신호가 인가되는 게이트를 갖는 리셋 트랜지스터, 소스, 상기 전원 전압에 연결되는 드레인 및 상기 플로팅 확산 노드에 연결되는 게이트를 갖는 센싱 트랜지스터, 및 상기 센싱 트랜지스터의 소스에 연결되는 드레인, 로우 선택 신호가 인가되는 게이트 및 상기 제1 아날로그 신호 및 상기 제2 아날로그 신호를 출력하는 소스를 갖는 로우 선택 트랜지스터를 포함할 수 있다.

상기 탐지 구간 동안 상기 리셋 제어 신호는 활성화되고 상기 리셋 트랜지스터는 턴온되어 상기 플로팅 확산 노드에 저장된 상기 광전하를 상기 전원 전압으로 배출하여 상기 플로팅 확산 노드를 리셋하고, 상기 출력 구간 동안 상기 리셋 제어 신호는 비활성화되어 상기 리셋 트랜지스터는 턴오프될 수 있다.

상기 출력 구간 동안 상기 전달 트랜지스터는 상기 제1 전압으로 활성화된 제1 전달 제어 신호에 응답하여 약하게 턴온되어 상기 스토리지 노드에 축적된 상기 광전하 중의 일부 광전하를 상기 플로팅 확산 노드로 전달하고, 상기 제2 전압으로 활성화된 제2 전달 제어 신호에 응답하여 강하게 턴온되어 상기 스토리지 노드에 축적된 상기 광전하 중의 나머지 광전하를 상기 플로팅 확산 노드로 전달할 수 있다.

상기 출력 구간 동안 상기 센싱 트랜지스터는 상기 플로팅 확산 노드의 전위에 기초하여 출력 신호를 생성하고 상기 로우 선택 트랜지스터는 활성화된 상기 로우 선택 신호에 응답하여 턴온되어 상기 센싱 트랜지스터의 출력 신호를 통과시킬 수 있다.

상기 로우 선택 트랜지스터는 상기 출력 구간 동안 턴온되어 상기 제1 전달 제어 신호가 활성화된 이후에 상기 플로팅 확산 노드에 저장된 상기 광전하의 양에 상응하는 크기를 갖는 상기 제1 아날로그 신호를 출력하고 상기 제2 전달 제어 신호가 활성화된 이후에 상기 플로팅 확산 노드에 저장된 상기 광전하의 양에 상응하는 크기를 갖는 상기 제2 아날로그 신호를 출력할 수 있다.

상기 선택부는 상기 제2 아날로그 신호가 기준 신호보다 작거나 같은 경우 상기 제2 아날로그 신호를 상기 이미지 신호로서 출력하고, 상기 제2 아날로그 신호가 상기 기준 신호보다 큰 경우 상기 제1 아날로그 신호에 오프셋 신호를 합산하여 상기 이미지 신호로서 출력할 수 있다.

상기 오프셋 신호의 크기는 상기 입사광의 세기가 증가함에 따라 상기 제1 아날로그 신호가 증가하기 시작하는 시점에서의 상기 제2 아날로그 신호의 크기에 상응할 수 있다.

상기 선택부는, 제1 래치 제어 신호에 응답하여 상기 제1 아날로그 신호를 래치하는 제1 래치부, 제2 래치 제어 신호에 응답하여 상기 제2 아날로그 신호를 래치하는 제2 래치부, 상기 제1 래치부의 출력 신호에 오프셋 신호를 합산하여 출력하는 합산부, 상기 제2 래치부의 출력 신호가 기준 신호보다 작거나 같은 경우 제1 논리 레벨을 갖는 비교 신호를 생성하고, 상기 제2 래치부의 출력 신호가 상기 기준 신호보다 큰 경우 제2 논리 레벨을 갖는 상기 비교 신호를 생성하는 비교부, 및 상기 비교 신호가 상기 제1 논리 레벨을 갖는 경우 상기 제2 래치부의 출력 신호를 상기 이미지 신호로서 출력하고, 상기 비교 신호가 상기 제2 논리 레벨을 갖는 경우 상기 합산부의 출력 신호를 상기 이미지 신호로서 출력하는 멀티플렉서를 포함할 수 있다.

상기 선택부는 상기 제2 아날로그 신호가 상기 제1 아날로그 신호에 오프셋 신호를 합산한 신호보다 작거나 같은 경우 상기 제2 아날로그 신호를 상기 이미지 신호로서 출력하고, 상기 제2 아날로그 신호가 상기 제1 아날로그 신호에 상기 오프셋 신호를 합산한 신호보다 큰 경우 상기 제1 아날로그 신호에 상기 오프셋 신호를 합산하여 상기 이미지 신호로서 출력할 수 있다.

상기 선택부는, 제1 래치 제어 신호에 응답하여 상기 제1 아날로그 신호를 래치하는 제1 래치부, 제2 래치 제어 신호에 응답하여 상기 제2 아날로그 신호를 래치하는 제2 래치부, 상기 제1 래치부의 출력 신호에 오프셋 신호를 합산하여 출력하는 합산부, 및 상기 제2 래치부의 출력 신호와 상기 합산부의 출력 신호 중에서 작거나 같은 신호를 선택하여 상기 이미지 신호로서 출력하는 멀티플렉서를 포함할 수 있다.

일 실시예에 있어서, 상기 이미지 센서는 상기 이미지 신호를 디지털 신호로 변환하는 아날로그-디지털 변환부, 및 상기 신호 생성부, 상기 선택부 및 상기 아날로그-디지털 변환부의 동작을 제어하는 제어부를 더 포함할 수 있다.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 컴퓨팅 시스템은 이미지 센서, 저장 장치 및 프로세서를 포함한다. 상기 이미지 센서는 입사광에 상응하는 디지털 신호를 생성한다. 상기 저장 장치는 상기 디지털 신호를 저장한다. 상기 프로세서는 상기 이미지 센서 및 상기 저장 장치의 동작을 제어한다. 상기 이미지 센서는 광전 변환부, 신호 생성부, 선택부 및 아날로그-디지털 변환부를 포함한다. 상기 광전 변환부는 상기 입사광에 응답하여 광전하를 생성한다. 상기 신호 생성부는 탐지 구간 동안 상기 광전 변환부에서 생성된 상기 광전하를 스토리지 노드에 축적하고, 출력 구간 동안 순차적으로 활성화되는 제1 전달 제어 신호 및 제2 전달 제어 신호에 각각 응답하여 상기 스토리지 노드에 축적된 상기 광전하의 양에 기초하여 제1 아날로그 신호 및 제2 아날로그 신호를 생성한다. 상기 선택부는 상기 제1 아날로그 신호 및 상기 제2 아날로그 신호 중의 하나에 기초하여 이미지 신호를 생성한다. 상기 아날로그-디지털 변환부는 상기 이미지 신호를 상기 디지털 신호로 변환한다.

본 발명의 실시예들에 따른 이미지 센서는 전달 트랜지스터의 문턱 전압 산포에 의해 발생하는 고정 패턴 노이즈(Fixed Pattern Noise; FPN)를 효과적으로 감소시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 이미지 센서를 나타내는 블록도이다.
도 2는 도 1의 이미지 센서에 포함되는 단위 픽셀의 일 예를 나타내는 도면이다.
도 3은 도 1의 이미지 센서에 포함되는 제어부(400)가 도 2의 단위 픽셀에 제공하는 제어 신호들을 나타내는 파형도이다.
도 4a, 4b, 4c, 5a, 5b 및 5c는 도 2의 단위 픽셀에 포함되는 전달 트랜지스터의 문턱 전압의 차이에 따라 스토리지 노드에 축적되는 광전하의 편차를 설명하기 위한 도면들이다.
도 6은 단위 픽셀에 포함되는 전달 트랜지스터의 문턱 전압의 차이에 따른 고정 패턴 노이즈(Fixed Pattern Noise; FPN)를 설명하기 위한 그래프이다.
도 7a, 7b 및 7c는 입사광의 조도가 낮은 경우에 도 2의 단위 픽셀의 출력 구간 동안의 동작을 설명하기 위한 도면들이다.
도 8a, 8b 및 8c는 입사광의 조도가 높은 경우에 도 2의 단위 픽셀의 출력 구간 동안의 동작을 설명하기 위한 도면들이다.
도 9는 입사광의 조도에 대한 제1 아날로그 신호 및 제2 아날로그 신호의 크기를 나타내는 그래프이다.
도 10은 도 1의 이미지 센서에 포함되는 선택부의 일 예를 나타내는 블록도이다.
도 11a 및 11b는 도 10의 선택부의 동작을 설명하기 위한 그래프들이다.
도 12는 도 1의 이미지 센서에 포함되는 선택부의 다른 예를 나타내는 블록도이다.
도 13a 및 13b는 도 12의 선택부의 동작을 설명하기 위한 그래프들이다.
도 14는 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 15는 도 14의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 일 실시예에 따른 이미지 센서를 나타내는 블록도이다.

도 1을 참조하면, 이미지 센서(10)는 픽셀 어레이(100), 선택 회로(200), 아날로그-디지털 변환부(ADC)(300) 및 제어부(400)를 포함한다.

픽셀 어레이(100)는 로우들 및 컬럼들로 배열된 복수의 단위 픽셀들(101)을 포함한다. 복수의 단위 픽셀들(101) 각각은 입사광(IL)을 감지하여 아날로그 신호를 생성한다.

제어부(400)는 로우 선택 신호(SEL), 리셋 제어 신호(RX), 제1 전달 제어 신호(TX1) 및 제2 전달 제어 신호(TX2)를 픽셀 어레이(100)에 제공함으로써 픽셀 어레이(100)의 동작을 로우 단위로 제어한다. 복수의 단위 픽셀들(101) 각각은 순차적으로 활성화되는 제1 전달 제어 신호(TX1) 및 제2 전달 제어 신호(TX2)에 각각 응답하여 입사광(IL)에 따른 이미지를 나타내는 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)를 순차적으로 생성한다.

제어부(400)는 제1 전달 제어 신호(TX1)를 제1 전압으로 활성화시키고, 제2 전달 제어 신호(TX2)를 상기 제1 전압 보다 높은 제2 전압으로 활성화시킬 수 있다. 복수의 단위 픽셀들(101) 각각은 제1 전달 제어 신호(TX1)에 응답하여 제1 아날로그 신호(AS1)를 생성하고 제2 전달 제어 신호(TX2)에 응답하여 제1 아날로그 신호(AS1)보다 큰 제2 아날로그 신호(AS2)를 생성할 수 있다.

선택 회로(200)는 픽셀 어레이(100)의 컬럼들 각각에 연결되는 복수의 선택부(SU)(210)들을 포함한다. 선택부(210)들 각각은 픽셀 어레이(100)의 상응하는 컬럼으로부터 제공되는 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2) 중의 하나에 기초하여 이미지 신호(IM)를 생성한다.

복수의 단위 픽셀들(101) 및 선택부(210)의 구성 및 동작에 대한 상세한 설명은 후술한다.

아날로그-디지털 변환부(300)는 선택 회로(200)로부터 제공되는 이미지 신호(IM)를 디지털 신호(DS)로 변환한다. 일 실시예에 있어서, 아날로그-디지털 변환부(300)는 이미지 신호(IM)에 대해 단일 기울기(single slope) 아날로그-디지털 변환을 수행하여 디지털 신호(DS)를 생성할 수 있다. 다른 실시예에 있어서, 아날로그-디지털 변환부(300)는 이미지 신호(IM)에 대해 시그마-델타(sigma-delta) 아날로그-디지털 변환을 수행하여 디지털 신호(DS)를 생성할 수 있다. 실시예에 따라서, 아날로그-디지털 변환부(300)는 이미지 신호(IM)에 대해 다양한 종류의 아날로그-디지털 변환을 수행하여 디지털 신호(DS)를 생성할 수도 있다.

제어부(400)는 로우 선택 신호(SEL), 리셋 제어 신호(RX), 제1 전달 제어 신호(TX1) 및 제2 전달 제어 신호(TX2)를 통해 픽셀 어레이(100)의 동작을 제어하고, 제1 제어 신호(CON1)를 통해 선택부(210)들의 동작을 제어하고, 제2 제어 신호(CON2)를 통해 아날로그-디지털 변환부(300)의 동작을 제어한다.

도 2는 도 1의 이미지 센서에 포함되는 단위 픽셀의 일 예를 나타내는 도면이다.

도 2를 참조하면, 단위 픽셀(101)은 광전 변환부(110) 및 신호 생성부(120)를 포함한다.

광전 변환부(110)는 입사광(IL)에 응답하여 광전하를 생성한다. 일 실시예에 있어서, 광전 변환부(110)는 포토다이오드(photodiode)를 포함할 수 있다.

신호 생성부(120)는 탐지 구간 동안 광전 변환부(110)에서 생성된 상기 광전하를 스토리지 노드(SN)에 축적한다. 신호 생성부(120)는 출력 구간 동안 순차적으로 활성화되는 제1 전달 제어 신호(TX1) 및 제2 전달 제어 신호(TX2)에 각각 응답하여 스토리지 노드(SN)에 축적된 상기 광전하의 양에 기초하여 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)를 생성한다.

일 실시예에 있어서, 제1 전달 제어 신호(TX1)는 제1 전압으로 활성화되고, 제2 전달 제어 신호(TX2)는 상기 제1 전압 보다 높은 제2 전압으로 활성화될 수 있다. 이 경우, 신호 생성부(120)는 활성화된 제1 전달 제어 신호(TX1)에 응답하여 스토리지 노드(SN)에 축적된 상기 광전하 중의 일부의 양에 기초하여 제1 아날로그 신호(AS1)를 생성하고, 활성화된 제2 전달 제어 신호(TX2)에 응답하여 스토리지 노드(SN)에 축적된 상기 광전하의 전체 양에 기초하여 제2 아날로그 신호(AS2)를 생성할 수 있다. 따라서 제2 아날로그 신호(AS2)의 크기는 제1 아날로그 신호(AS1)의 크기보다 클 수 있다.

도 2에 도시된 바와 같이, 신호 생성부(120)는 전달 트랜지스터(121), 리셋 트랜지스터(122), 센싱 트랜지스터(123) 및 로우 선택 트랜지스터(124)를 포함할 수 있다.

전달 트랜지스터(121)는 광전 변환부(110)로부터 제공되는 상기 광전하를 저장하는 스토리지 노드(SN)에 상응하는 소스, 플로팅 확산(floating diffusion) 노드(FD)에 상응하는 드레인 및 제1 전달 제어 신호(TX1) 및 제2 전달 제어 신호(TX2)가 인가되는 게이트를 포함할 수 있다. 제조 공정에 따라, 복수의 단위 픽셀들(101) 각각에 포함되는 전달 트랜지스터(121)의 문턱 전압은 서로 편차를 가질 수 있다.

리셋 트랜지스터(122)는 플로팅 확산 노드(FD)에 연결되는 소스, 전원 전압(VDD)에 연결되는 드레인 및 리셋 제어 신호(RX)가 인가되는 게이트를 포함할 수 있다.

센싱 트랜지스터(123)는 로우 선택 트랜지스터(124)의 드레인에 연결되는 소스, 전원 전압(VDD)에 연결되는 드레인 및 플로팅 확산 노드(FD)에 연결되는 게이트를 포함할 수 있다.

로우 선택 트랜지스터(124)는 센싱 트랜지스터(123)의 소스에 연결되는 드레인, 로우 선택 신호(SEL)가 인가되는 게이트 및 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)를 출력하는 소스를 포함할 수 있다.

도 3은 도 1의 이미지 센서에 포함되는 제어부(400)가 도 2의 단위 픽셀에 제공하는 제어 신호들을 나타내는 파형도이다.

이하, 도 1, 2 및 3을 참조하여 단위 픽셀(101)의 동작에 대해 설명한다.

도 3에 도시된 바와 같이, 단위 픽셀(101)의 동작 주기는 탐지 구간(DP) 및 출력 구간(OP)으로 구분될 수 있다. 제어부(400)로부터 제공되는 로우 선택 신호(SEL)의 논리 레벨에 따라 탐지 구간(DP) 및 출력 구간(OP)이 결정될 수 있다. 즉, 로우 선택 신호(SEL)가 논리 로우 레벨인 경우 탐지 구간(DP)에 해당하고 로우 선택 신호(SEL)가 논리 하이 레벨인 경우 출력 구간(OP)에 해당할 수 있다.

탐지 구간(DP) 동안, 제어부(400)는 비활성화된 선택 제어 신호(SEL)를 로우 선택 트랜지스터(124)의 게이트에 제공하고, 활성화된 리셋 제어 신호(RX)를 리셋 트랜지스터(122)의 게이트에 제공하고, 비활성화된 전달 제어 신호(TX1, TX2)를 전달 트랜지스터(121)의 게이트에 제공할 수 있다. 여기서 활성화 상태는 논리 하이 레벨이고 비활성화 상태는 논리 로우 레벨일 수 있다. 따라서 탐지 구간(DP) 동안 리셋 트랜지스터(122)는 활성화된 리셋 제어 신호(RX)에 응답하여 턴온되어 플로팅 확산 노드(FD)에 저장된 상기 광전하를 전원 전압(VDD)으로 배출하여 플로팅 확산 노드(FD)를 리셋할 수 있다. 또한, 탐지 구간(DP) 동안 전달 트랜지스터(121)는 비활성화된 전달 제어 신호(TX1, TX2)에 응답하여 턴오프되므로 광전 변환부(110)로부터 생성되는 상기 광전하는 스토리지 노드(SN)에 축적될 수 있다.

상술한 바와 같이, 복수의 단위 픽셀들(101) 각각에 포함되는 전달 트랜지스터(121)의 문턱 전압은 서로 편차를 가질 수 있으므로, 동일한 입사광(IL)에 대해 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적되는 상기 광전하의 양은 복수의 단위 픽셀들(101) 별로 상이할 수 있다. 이는 이미지 센서(10)에서 고정 패턴 노이즈(Fixed Pattern Noise; FPN)를 발생하는 원인이 될 수 있다.

도 4a, 4b, 4c, 5a, 5b 및 5c는 도 2의 단위 픽셀에 포함되는 전달 트랜지스터의 문턱 전압에 따라 스토리지 노드에 축적되는 광전하의 편차를 설명하기 위한 도면들이다.

도 4a, 4b 및 4c는 상대적으로 낮은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 제1 단위 픽셀의 전기 포텐셜 및 스토리지 노드(SN)에 축적되는 상기 광전하를 나타내고, 도 5a, 5b 및 5c는 상대적으로 높은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 제2 단위 픽셀의 전기 포텐셜 및 스토리지 노드(SN)에 축적되는 상기 광전하를 나타낸다.

도 4a, 4b, 4c, 5a, 5b 및 5c에는 스토리지 노드(SN), 전달 트랜지스터(121)의 게이트(TG) 및 플로팅 확산 노드(FD)의 전기 포텐셜이 도시된다. 도 4a, 4b, 4c, 5a, 5b 및 5c에 빗금친 영역은 상기 광전하를 나타낸다.

도 4a, 4b 및 4c를 참조하면, 상기 제1 단위 픽셀에 포함되는 전달 트랜지스터(121)의 문턱 전압은 제1 문턱 전압(Vth1)이다. 도 4a에 도시된 바와 같이, 동작 초기에 스토리지 노드(SN)에는 상기 광전하가 저장되어 있지 않을 수 있다. 도 4b 및 4c에 도시된 바와 같이, 입사광(IL)의 조도가 증가함에 따라 광전 변환부(110)로부터 생성되어 스토리지 노드(SN)에 축적되는 상기 광전하의 양은 선형적으로 증가하고, 전달 트랜지스터(121)의 문턱 전압인 제1 문턱 전압(Vth1)에 상응하는 양의 상기 광전하가 스토리지 노드(SN)에 축적된 이후에는 입사광(IL)의 조도가 증가함에 따라 광전 변환부(110)로부터 생성되어 스토리지 노드(SN)에 축적되는 상기 광전하의 양은 로그적으로 증가할 수 있다.

한편, 도 5a, 5b 및 5c를 참조하면, 상기 제2 단위 픽셀에 포함되는 전달 트랜지스터(121)의 문턱 전압은 제2 문턱 전압(Vth2)이다. 도 5a에 도시된 바와 같이, 동작 초기에 스토리지 노드(SN)에는 상기 광전하가 저장되어 있지 않을 수 있다. 도 5b 및 5c에 도시된 바와 같이, 입사광(IL)의 조도가 증가함에 따라 광전 변환부(110)로부터 생성되어 스토리지 노드(SN)에 축적되는 상기 광전하의 양은 선형적으로 증가하고, 전달 트랜지스터(121)의 문턱 전압인 제2 문턱 전압(Vth2)에 상응하는 양의 상기 광전하가 스토리지 노드(SN)에 축적된 이후에는 입사광(IL)의 조도가 증가함에 따라 광전 변환부(110)로부터 생성되어 스토리지 노드(SN)에 축적되는 상기 광전하의 양은 로그적으로 증가할 수 있다.

즉, 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적되는 상기 광전하의 양이 입사광(IL)의 조도에 선형적으로 비례하여 증가하다가 로그적으로 비례하여 증가하기 시작하는 입사광(IL)의 조도는 전달 트랜지스터(121)의 문턱 전압에 따라 상이할 수 있다. 따라서 입사광(IL)의 조도가 상대적으로 낮은 경우에는, 동일한 조도의 입사광(IL)에 대해, 상대적으로 낮은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 상기 제1 단위 픽셀 및 상대적으로 높은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 상기 제2 단위 픽셀에서 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적되는 상기 광전하의 양은 서로 동일하나, 입사광(IL)의 조도가 상대적으로 높은 경우에는, 동일한 조도의 입사광(IL)에 대해, 상기 제1 단위 픽셀 및 상기 제2 단위 픽셀에서 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적되는 상기 광전하의 양은 서로 상이할 수 있다. 따라서 복수의 단위 픽셀들(101) 각각에 포함되는 신호 생성부(120)가 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적되는 상기 광전하의 총 양에 기초하여 아날로그 신호를 생성하는 경우 고정 패턴 노이즈(Fixed Pattern Noise; FPN)가 발생할 수 있다.

도 6은 단위 픽셀에 포함되는 전달 트랜지스터의 문턱 전압의 차이에 따른 고정 패턴 노이즈(Fixed Pattern Noise; FPN)를 설명하기 위한 그래프이다.

도 6에서, 제1 그래프(PA)는 상대적으로 낮은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 상기 제1 단위 픽셀에서 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적되는 상기 광전하의 총 양에 기초하여 아날로그 신호를 생성하는 경우의 입사광(IL)의 조도에 대한 상기 아날로그 신호의 크기를 나타내고, 제2 그래프(PB)는 상대적으로 높은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 상기 제2 단위 픽셀에서 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적되는 상기 광전하의 총 양에 기초하여 아날로그 신호를 생성하는 경우의 입사광(IL)의 조도에 대한 상기 아날로그 신호의 크기를 나타낸다.

도 6을 참조하면, 상기 제1 단위 픽셀의 경우, 입사광(IL)이 제1 조도(L1) 이하인 경우에는 입사광(IL)의 조도가 증가함에 상기 아날로그 신호는 선형적으로 증가하고, 입사광(IL)이 제1 조도(L1) 이상인 경우에는 입사광(IL)의 조도가 증가함에 상기 아날로그 신호는 로그적으로 증가할 수 있다. 이에 반해, 상기 제2 단위 픽셀의 경우, 입사광(IL)이 제2 조도(L2) 이하인 경우에는 입사광(IL)의 조도가 증가함에 상기 아날로그 신호는 선형적으로 증가하고, 입사광(IL)이 제1 조도(L2) 이상인 경우에는 입사광(IL)의 조도가 증가함에 상기 아날로그 신호는 로그적으로 증가할 수 있다. 즉, 전달 트랜지스터(121)의 문턱 전압의 편차에 따라 입사광(IL)의 조도에 대한 상기 아날로그 신호의 변곡점(knee-point)은 서로 상이할 수 있다. 따라서 복수의 단위 픽셀들(101) 각각에 포함되는 신호 생성부(120)가 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적되는 상기 광전하의 총 양에 기초하여 아날로그 신호를 생성하는 경우 입사광(IL)이 제1 조도(L1) 이상일 때 고정 패턴 노이즈(Fixed Pattern Noise; FPN)가 발생할 수 있다.

고정 패턴 노이즈(Fixed Pattern Noise; FPN)를 감소시키기 위해, 본 발명의 실시예들에 따른 이미지 센서(10)에 포함되는 제어부(400)는 출력 구간(OP) 동안 순차적으로 활성화되는 제1 전달 제어 신호(TX1) 및 제2 전달 제어 신호(TX2)를 전달 트랜지스터(121)의 게이트에 제공할 수 있다.

다시 도 3을 참조하면, 출력 구간(OP)은 제1 구간 내지 제5 구간(P1, P2, P3, P4, P5)으로 구분될 수 있다.

출력 구간(OP) 동안, 제어부(400)는 활성화된 선택 제어 신호(SEL)를 로우 선택 트랜지스터(124)의 게이트에 제공하고, 비활성화된 리셋 제어 신호(RX)를 리셋 트랜지스터(122)의 게이트에 제공할 수 있다. 따라서 출력 구간(OP) 동안 리셋 트랜지스터(122)는 비활성화된 리셋 제어 신호(RX)에 응답하여 턴오프되어 플로팅 확산 노드(FD)를 전원 전압(VDD)으로부터 차단할 수 있다. 또한, 출력 구간(OP) 동안 로우 선택 트랜지스터(124)는 활성화된 선택 제어 신호(SEL)에 응답하여 턴온되므로, 센싱 트랜지스터(123)는 플로팅 확산 노드(FD)의 전위에 기초하여 출력 신호를 생성하고 로우 선택 트랜지스터(124)는 센싱 트랜지스터(123)의 출력 신호를 통과시킬 수 있다.

한편, 제어부(400)는 출력 구간(OP) 중의 제2 구간(P2) 동안 제1 전압(V1)으로 활성화되는 제1 전달 제어 신호(TX1)를 전달 트랜지스터(121)의 게이트에 제공할 수 있다. 전달 트랜지스터(121)는 제1 전압(V1)으로 활성화되는 제1 전달 제어 신호(TX1)에 응답하여 제2 구간(P2) 동안 약하게 턴온되어 스토리지 노드(SN)에 축적된 상기 광전하 중의 일부 광전하를 플로팅 확산 노드(FD)로 전달할 수 있다. 따라서 로우 선택 트랜지스터(124)는 제2 구간(P2) 동안 스토리지 노드(SN)로부터 플로팅 확산 노드(FD)로 전달된 상기 광전하의 양에 상응하는 크기를 갖는 제1 아날로그 신호(AS1)를 제3 구간(P3) 동안 출력할 수 있다.

또한, 제어부(400)는 출력 구간(OP) 중의 제4 구간(P4) 동안 제1 전압(V1)보다 높은 제2 전압(V2)으로 활성화되는 제2 전달 제어 신호(TX2)를 전달 트랜지스터(121)의 게이트에 제공할 수 있다. 일 실시예에 있어서, 제2 전압(V2)은 전원 전압(VDD)일 수 있다. 전달 트랜지스터(121)는 제2 전압(V2)으로 활성화되는 제2 전달 제어 신호(TX2)에 응답하여 제4 구간(P4) 동안 강하게 턴온되어 스토리지 노드(SN)에 축적된 상기 광전하 중에서 제2 구간(P2) 동안 플로팅 확산 노드(FD)로 전달되지 않고 남은 나머지 광전하를 플로팅 확산 노드(FD)로 전달할 수 있다. 따라서 로우 선택 트랜지스터(124)는 제2 구간(P2) 및 제4 구간(P4) 동안 스토리지 노드(SN)로부터 플로팅 확산 노드(FD)로 전달된 상기 광전하의 총 양에 상응하는 크기를 갖는 제2 아날로그 신호(AS2)를 제5 구간(P5) 동안 출력할 수 있다.

실시예에 따라서, 상관 이중 샘플링(Correlated Double Sampling; CDS) 동작 수행을 위해, 로우 선택 트랜지스터(124)는 제1 구간(P1) 동안 리셋 레벨을 나타내는 아날로그 신호를 출력할 수도 있다.

도 7a, 7b 및 7c는 입사광의 조도가 낮은 경우에 도 2의 단위 픽셀의 출력 구간 동안의 동작을 설명하기 위한 도면들이고, 도 8a, 8b 및 8c는 입사광의 조도가 높은 경우에 도 2의 단위 픽셀의 출력 구간 동안의 동작을 설명하기 위한 도면들이다.

도 7a 및 8a는 제1 구간(P1) 동안 단위 픽셀(101)의 전기 포텐셜 및 상기 광전하의 이동을 나타내고, 도 7b 및 8b는 제2 구간(P2) 동안 단위 픽셀(101)의 전기 포텐셜 및 상기 광전하의 이동을 나타내고, 도 7c 및 8c는 제4 구간(P4) 동안 단위 픽셀(101)의 전기 포텐셜 및 상기 광전하의 이동을 나타낸다.

도 7a를 참조하면, 입사광(IL)의 조도가 상대적으로 낮은 경우 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적된 상기 광전하의 양은 상대적으로 적을 수 있다.

따라서, 도 7b에 도시된 바와 같이, 제2 구간(P2) 동안 제1 전압(V1)으로 활성화되는 제1 전달 제어 신호(TX1)가 전달 트랜지스터(121)의 게이트(TG)에 제공되더라도 스토리지 노드(SN)로부터 플로팅 확산 노드(FD)로 전달되는 상기 광전하는 실질적으로 없을 수 있다. 따라서 제3 구간(P3) 동안 로우 선택 트랜지스터(124)가 출력하는 제1 이미지 신호(AS1)의 크기는 실질적으로 리셋 레벨일 수 있다.

한편, 도 7c에 도시된 바와 같이, 제4 구간(P4) 동안 제2 전압(V2)으로 활성화되는 제2 전달 제어 신호(TX2)가 전달 트랜지스터(121)의 게이트(TG)에 제공되는 경우 스토리지 노드(SN)에 축적된 모든 상기 광전하는 플로팅 확산 노드(FD)로 전달될 수 있다. 따라서 제5 구간(P5) 동안 로우 선택 트랜지스터(124)가 출력하는 제2 이미지 신호(AS2)의 크기는 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적된 상기 광전하의 총 양에 상응할 수 있다.

도 8a를 참조하면, 입사광(IL)의 조도가 상대적으로 높은 경우 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적된 상기 광전하의 양은 상대적으로 많을 수 있다.

따라서, 도 8b에 도시된 바와 같이, 제2 구간(P2) 동안 제1 전압(V1)으로 활성화되는 제1 전달 제어 신호(TX1)가 전달 트랜지스터(121)의 게이트(TG)에 제공되는 경우 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적된 상기 광전하 중에서 일부의 광전하가 스토리지 노드(SN)로부터 플로팅 확산 노드(FD)로 전달될 수 있다. 따라서 제3 구간(P3) 동안 로우 선택 트랜지스터(124)가 출력하는 제1 이미지 신호(AS1)의 크기는 제2 구간(P2) 동안 스토리지 노드(SN)로부터 플로팅 확산 노드(FD)로 전달된 상기 일부의 광전하의 양에 상응할 수 있다.

한편, 도 8c에 도시된 바와 같이, 제4 구간(P4) 동안 제2 전압(V2)으로 활성화되는 제2 전달 제어 신호(TX2)가 전달 트랜지스터(121)의 게이트(TG)에 제공되는 경우 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적된 상기 광전하 중에서 제2 구간(P2) 동안 플로팅 확산 노드(FD)로 전달되지 않고 남은 나머지 광전하는 플로팅 확산 노드(FD)로 전달될 수 있다. 따라서 제5 구간(P5) 동안 로우 선택 트랜지스터(124)가 출력하는 제2 이미지 신호(AS2)의 크기는 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적된 상기 광전하의 총 양에 상응할 수 있다.

도 9는 입사광의 조도에 대한 제1 아날로그 신호 및 제2 아날로그 신호의 크기를 나타내는 그래프이다.

도 9에서, 제1 그래프(PA1)는 입사광(IL)의 조도와 상대적으로 낮은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 상기 제1 단위 픽셀에서 생성되는 제1 아날로그 신호(AS1)의 크기의 관계를 나타내고, 제2 그래프(PA2)는 입사광(IL)의 조도와 상기 제1 단위 픽셀에서 생성되는 제2 아날로그 신호(AS2)의 크기의 관계를 나타내고, 제3 그래프(PB1)는 입사광(IL)의 조도와 상대적으로 높은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 상기 제2 단위 픽셀에서 생성되는 제1 아날로그 신호(AS1)의 크기의 관계를 나타내고, 제4 그래프(PB2)는 입사광(IL)의 조도와 상기 제2 단위 픽셀에서 생성되는 제2 아날로그 신호(AS2)의 크기의 관계를 나타낸다.

도 4a, 4b, 4c, 5a, 5b 및 5c를 참조하여 상술한 바와 같이, 복수의 단위 픽셀들(101) 각각에 포함되는 전달 트랜지스터(121)의 문턱 전압은 서로 편차를 가질 수 있다.

따라서 입사광(IL)의 조도가 상대적으로 낮은 구간, 즉, 입사광(IL)의 조도가 증가함에 따라 스토리지 노드(SN)에 축적되는 상기 광전하의 양이 선형적으로 증가하는 선형 구간에서는 동일한 조도의 입사광(IL)에 대해 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적되는 상기 광전하의 총 양은 복수의 단위 픽셀들(101) 별로 동일하나, 입사광(IL)의 조도가 상대적으로 높은 구간, 즉, 입사광(IL)의 조도가 증가함에 따라 스토리지 노드(SN)에 축적되는 상기 광전하의 양이 로그적으로 증가하는 로그 구간에서는 동일한 조도의 입사광(IL)에 대해 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적되는 상기 광전하의 총 양은 복수의 단위 픽셀들(101) 별로 상이할 수 있다.

제2 이미지 신호(AS2)는 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적된 상기 광전하의 총 양에 상응하는 크기를 가지므로, 도 9의 제2 그래프(PA2) 및 제4 그래프(PB2)에 도시된 바와 같이, 입사광(IL)의 조도가 상대적으로 낮은 상기 선형 구간에서는 동일한 조도의 입사광(IL)에 대해 복수의 단위 픽셀들(101)로부터 생성되는 제2 이미지 신호(AS2)의 크기는 서로 동일하나, 입사광(IL)의 조도가 상대적으로 높은 상기 로그 구간에서는 동일한 조도의 입사광(IL)에 대해 복수의 단위 픽셀들(101)로부터 생성되는 제2 이미지 신호(AS2)의 크기는 서로 상이할 수 있다. 즉, 입사광(IL)의 조도가 상대적으로 낮은 경우에는 제2 이미지 신호(AS2)에 고정 패턴 노이즈(Fixed Pattern Noise; FPN)가 포함되어 있지 않으나, 입사광(IL)의 조도가 상대적으로 높은 경우에는 제2 이미지 신호(AS2)에 고정 패턴 노이즈(Fixed Pattern Noise; FPN)가 포함될 수 있다.

이에 반해, 도 3 및 8b를 참조하여 상술한 바와 같이, 제2 구간(P2) 동안 전달 트랜지스터(121)는 상대적으로 낮은 전위를 갖는 제1 전압(V1)으로 활성화되는 제1 전달 제어 신호(TX1)에 응답하여 스토리지 노드(SN)에 축적된 상기 광전하 중에서 일부의 광전하만을 플로팅 확산 노드(FD)로 전달하므로, 상기 로그 구간에서 스토리지 노드(SN)로부터 플로팅 확산 노드(FD)로 전달되는 상기 일부 광전하의 양은 복수의 단위 픽셀들(101) 별로 동일할 수 있다.

제1 이미지 신호(AS1)는 복수의 단위 픽셀들(101)의 전달 트랜지스터(121)의 게이트에 상대적으로 낮은 전위를 갖는 제1 전압(V1)으로 활성화되는 제1 전달 제어 신호(TX1)를 제공한 후 스토리지 노드(SN)로부터 플로팅 확산 노드(FD)로 전달되는 상기 일부의 광전하의 양에 기초하여 생성되므로, 도 9의 제1 그래프(PA1) 및 제3 그래프(PB1)에 도시된 바와 같이, 입사광(IL)의 조도가 상대적으로 높은 상기 로그 구간에서 동일한 조도의 입사광(IL)에 대해 복수의 단위 픽셀들(101)로부터 생성되는 제1 이미지 신호(AS1)의 크기는 서로 동일할 수 있다. 즉, 입사광(IL)의 조도가 상대적으로 높은 경우에 제1 이미지 신호(AS1)에 고정 패턴 노이즈(Fixed Pattern Noise; FPN)가 포함되어 있지 않을 수 있다.

따라서 선택부(210)들 각각은 입사광(IL)의 조도가 상대적으로 낮은 경우에는 제2 아날로그 신호(AS2)에 기초하여 이미지 신호(IM)를 생성하고, 입사광(IL)의 조도가 상대적으로 높은 경우에는 제1 아날로그 신호(AS1)에 기초하여 이미지 신호(IM)를 생성함으로써 이미지 센서(10)의 고정 패턴 노이즈(Fixed Pattern Noise; FPN)를 감소시킬 수 있다.

도 10은 도 1의 이미지 센서에 포함되는 선택부의 일 예를 나타내는 블록도이다.

도 10을 참조하면, 선택부(210a)는 제1 래치부(211), 제2 래치부(212), 합산부(213), 비교부(COMP)(214) 및 멀티플렉서(215)를 포함할 수 있다.

제1 래치부(211)는 제1 래치 제어 신호(LC1)에 응답하여 제1 아날로그 신호(AS1)를 래치할 수 있다.

제2 래치부(212)는 제2 래치 제어 신호(LC2)에 응답하여 제2 아날로그 신호(AS2)를 래치할 수 있다.

제1 래치 제어 신호(LC1) 및 제2 래치 제어 신호(LC2)는 제어부(400)로부터 제공될 수 있다. 제어부(400)는 출력 구간(OP) 중의 제3 구간(P3) 동안 제1 래치 제어 신호(LC1)를 제1 래치부(211)에 제공하고, 출력 구간(OP) 중의 제5 구간(P5) 동안 제2 래치 제어 신호(LC2)를 제2 래치부(212)에 제공할 수 있다.

합산부(213)는 제1 래치부(211)의 출력 신호(LT1)에 오프셋 신호(OS)를 합산하여 출력할 수 있다.

비교부(214)는 제2 래치부(212)의 출력 신호(LT2)가 기준 신호(REF)보다 작거나 같은 경우 제1 논리 레벨을 갖는 비교 신호(CMP)를 생성하고, 제2 래치부(212)의 출력 신호(LT2)가 기준 신호(REF)보다 큰 경우 제2 논리 레벨을 갖는 비교 신호(CMP)를 생성할 수 있다.

멀티플렉서(215)는 비교 신호(CMP)가 상기 제1 논리 레벨을 갖는 경우 제2 래치부(212)의 출력 신호(LT2)를 이미지 신호(IM)로서 출력하고, 비교 신호(CMP)가 상기 제2 논리 레벨을 갖는 경우 합산부(213)의 출력 신호(LTOS)를 이미지 신호(IM)로서 출력할 수 있다.

따라서 도 10에 도시된 선택부(210a)는 제2 아날로그 신호(AS2)가 기준 신호(REF)보다 작거나 같은 경우 제2 아날로그 신호(AS2)를 이미지 신호(IM)로서 출력하고, 제2 아날로그 신호(AS2)가 기준 신호(REF)보다 큰 경우 제1 아날로그 신호(AS1)에 오프셋 신호(OS)를 합산하여 이미지 신호(IM)로서 출력할 수 있다.

일 실시예에 있어서, 기준 신호(REF) 및 오프셋 신호(OS)는 제어부(400)로부터 제공될 수 있다. 다른 실시예에 있어서, 기준 신호(REF) 및 오프셋 신호(OS)는 선택부(210a) 내부적으로 생성될 수 있다.

도 11a 및 11b는 도 10의 선택부의 동작을 설명하기 위한 그래프들이다.

도 11a는 선택부(210a)가 수신하는 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)의 크기와 입사광(IL)의 조도의 관계를 나타내고, 도 11b는 선택부(210a)가 출력하는 이미지 신호(IM)의 크기와 입사광(IL)의 조도의 관계를 나타낸다.

구체적으로, 도 11a에서, 제1 그래프(PA1)는 입사광(IL)의 조도와 상대적으로 낮은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 상기 제1 단위 픽셀에서 생성되는 제1 아날로그 신호(AS1)의 크기의 관계를 나타내고, 제2 그래프(PA2)는 입사광(IL)의 조도와 상기 제1 단위 픽셀에서 생성되는 제2 아날로그 신호(AS2)의 크기의 관계를 나타내고, 제3 그래프(PB1)는 입사광(IL)의 조도와 상대적으로 높은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 상기 제2 단위 픽셀에서 생성되는 제1 아날로그 신호(AS1)의 크기의 관계를 나타내고, 제4 그래프(PB2)는 입사광(IL)의 조도와 상기 제2 단위 픽셀에서 생성되는 제2 아날로그 신호(AS2)의 크기의 관계를 나타낸다.

도 11a를 참조하면, 기준 전압(REF)의 크기는 복수의 단위 픽셀들(101) 중에서 가장 낮은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 단위 픽셀(101)로부터 생성되는 제2 아날로그 신호(AS2)의 변곡점(knee-point)에서의 제2 아날로그 신호(AS2)의 크기에 상응할 수 있다. 또한, 오프셋 신호(OS)의 크기는 입사광(IL)의 세기가 증가함에 따라 복수의 단위 픽셀들(101) 중에서 가장 낮은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 단위 픽셀(101)로부터 생성되는 제1 아날로그 신호(AS1)가 증가하기 시작하는 시점에서의 제2 아날로그 신호(AS2)의 크기에 상응할 수 있다.

상술한 바와 같이, 선택부(210a)는 제2 아날로그 신호(AS2)가 기준 신호(REF)보다 작거나 같은 경우 제2 아날로그 신호(AS2)를 이미지 신호(IM)로서 출력하고, 제2 아날로그 신호(AS2)가 기준 신호(REF)보다 큰 경우 제1 아날로그 신호(AS1)에 오프셋 신호(OS)를 합산하여 이미지 신호(IM)로서 출력하므로, 상대적으로 낮은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 상기 제1 단위 픽셀에 연결되는 선택부(210a)로부터 출력되는 이미지 신호(IM)와 입사광(IL)의 조도와의 관계는 도 11b의 제1 그래프(IMA)와 같이 표현되고, 상대적으로 높은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 상기 제2 단위 픽셀에 연결되는 선택부(210a)로부터 출력되는 이미지 신호(IM)와 입사광(IL)의 조도와의 관계는 도 11b의 제2 그래프(IMB)와 같이 표현될 수 있다.

따라서, 도 11b에 도시된 바와 같이, 선택부(210a)로부터 출력되는 이미지 신호(IM)에 포함되는 고정 패턴 노이즈(Fixed Pattern Noise; FPN)는 변곡점(knee-point)(KP) 부근을 제외한 나머지 구간에서 효과적으로 감소될 수 있다.

도 12는 도 1의 이미지 센서에 포함되는 선택부의 다른 예를 나타내는 블록도이다.

도 12를 참조하면, 선택부(210b)는 제1 래치부(211), 제2 래치부(212), 합산부(213) 및 멀티플렉서(216)를 포함할 수 있다.

멀티플렉서(216)는 제2 래치부(212)의 출력 신호(LT2)와 합산부(213)의 출력 신호(LTOS) 중에서 작거나 같은 신호를 선택하여 이미지 신호(IM)로서 출력할 수 있다.

따라서 도 12에 도시된 선택부(210b)는 제2 아날로그 신호(AS2)가 제1 아날로그 신호(AS1)에 오프셋 신호(OS)를 합산한 신호(LTOS)보다 작거나 같은 경우 제2 아날로그 신호(AS2)를 이미지 신호(IM)로서 출력하고, 제2 아날로그 신호(AS2)가 제1 아날로그 신호(AS1)에 오프셋 신호(OS)를 합산한 신호(LTOS)보다 큰 경우 제1 아날로그 신호(AS1)에 오프셋 신호(OS)를 합산한 신호(LTOS)를 이미지 신호(IM)로서 출력할 수 있다.

일 실시예에 있어서, 오프셋 신호(OS)는 제어부(400)로부터 제공될 수 있다. 다른 실시예에 있어서, 오프셋 신호(OS)는 선택부(210b) 내부적으로 생성될 수 있다.

상술한 바와 같이, 도 10에 도시된 선택부(210a)는 기준 신호(REF) 및 오프셋 신호(OS)를 사용하여 동작함에 반해, 도 12에 도시된 선택부(210b)는 오프셋 신호(OS)만을 사용하여 동작할 수 있다.

도 13a 및 13b는 도 12의 선택부의 동작을 설명하기 위한 그래프들이다.

도 13a는 선택부(210b)가 수신하는 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)의 크기와 입사광(IL)의 조도의 관계를 나타내고, 도 13b는 선택부(210b)가 출력하는 이미지 신호(IM)의 크기와 입사광(IL)의 조도의 관계를 나타낸다.

구체적으로, 도 13a에서, 제1 그래프(PA1)는 입사광(IL)의 조도와 상대적으로 낮은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 상기 제1 단위 픽셀에서 생성되는 제1 아날로그 신호(AS1)의 크기의 관계를 나타내고, 제2 그래프(PA2)는 입사광(IL)의 조도와 상기 제1 단위 픽셀에서 생성되는 제2 아날로그 신호(AS2)의 크기의 관계를 나타내고, 제3 그래프(PB1)는 입사광(IL)의 조도와 상대적으로 높은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 상기 제2 단위 픽셀에서 생성되는 제1 아날로그 신호(AS1)의 크기의 관계를 나타내고, 제4 그래프(PB2)는 입사광(IL)의 조도와 상기 제2 단위 픽셀에서 생성되는 제2 아날로그 신호(AS2)의 크기의 관계를 나타낸다.

도 13a를 참조하면, 오프셋 신호(OS)의 크기는 입사광(IL)의 세기가 증가함에 따라 복수의 단위 픽셀들(101) 중에서 가장 낮은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 단위 픽셀(101)로부터 생성되는 제1 아날로그 신호(AS1)가 증가하기 시작하는 시점에서의 제2 아날로그 신호(AS2)의 크기에 상응할 수 있다.

상술한 바와 같이, 선택부(210b)는 제2 아날로그 신호(AS2)가 제1 아날로그 신호(AS1)에 오프셋 신호(OS)를 합산한 신호(LTOS)보다 작거나 같은 경우 제2 아날로그 신호(AS2)를 이미지 신호(IM)로서 출력하고, 제2 아날로그 신호(AS2)가 제1 아날로그 신호(AS1)에 오프셋 신호(OS)를 합산한 신호(LTOS)보다 큰 경우 제1 아날로그 신호(AS1)에 오프셋 신호(OS)를 합산한 신호(LTOS)를 이미지 신호(IM)로서 출력하므로, 상대적으로 낮은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 상기 제1 단위 픽셀에 연결되는 선택부(210b)로부터 출력되는 이미지 신호(IM)와 입사광(IL)의 조도와의 관계는 도 13b의 제1 그래프(IMA)와 같이 표현되고, 상대적으로 높은 문턱 전압을 갖는 전달 트랜지스터(121)를 포함하는 상기 제2 단위 픽셀에 연결되는 선택부(210b)로부터 출력되는 이미지 신호(IM)와 입사광(IL)의 조도와의 관계는 도 13b의 제2 그래프(IMB)와 같이 표현될 수 있다.

따라서, 도 13b에 도시된 바와 같이, 선택부(210b)로부터 출력되는 이미지 신호(IM)에 포함되는 고정 패턴 노이즈(Fixed Pattern Noise; FPN)는 변곡점(knee-point)(KP) 부근을 제외한 나머지 구간에서 효과적으로 감소될 수 있다.

한편, 도 1에는, 선택 회로(200)가 픽셀 어레이(100)로부터 제공되는 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2) 중의 하나에 기초하여 이미지 신호(IM)를 생성하고, 아날로그-디지털 변환부(300)는 선택 회로(200)로부터 제공되는 이미지 신호(IM)를 디지털 신호(DS)로 변환하는 것으로 도시되어 있으나, 실시예에 따라서, 아날로그-디지털 변환부(300)는 픽셀 어레이(100)로부터 제공되는 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)를 각각 제1 디지털 신호 및 제2 디지털 신호로 변환하고, 선택 회로(200)는 아날로그-디지털 변환부(300)로부터 제공되는 상기 제1 디지털 신호 및 상기 제2 디지털 신호 중의 하나에 기초하여 디지털 이미지 신호를 생성할 수도 있다.

도 14는 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.

도 14를 참조하면, 컴퓨팅 시스템(900)은 이미지 센서(910), 프로세서(920) 및 저장 장치(STORAGE DEVICE)(930)를 포함한다.

이미지 센서(910)는 입사광에 상응하는 디지털 신호를 생성한다. 저장 장치(930)는 상기 디지털 신호를 저장한다. 프로세서(920)는 이미지 센서(910) 및 저장 장치(930)의 동작을 제어한다.

컴퓨팅 시스템(900)은 메모리 장치(MEMORY DEVICE)(940), 입출력 장치(950) 및 전원 장치(960)를 더 포함할 수 있다. 또한, 도 14에는 도시되지 않았지만, 컴퓨팅 시스템(900)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.

프로세서(920)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라서, 프로세서(920)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU, Central Processing Unit)일 수 있다. 프로세서(920)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 저장 장치(930), 메모리 장치(940) 및 입출력 장치(950)에 연결되어 통신을 수행할 수 있다. 실시예에 따라서, 프로세서(920)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.

저장 장치(930)는 플래시 메모리 장치(flash memory device), 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 및 모든 형태의 비휘발성 메모리 장치 등을 포함할 수 있다.

메모리 장치(940)는 컴퓨팅 시스템(900)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(940)는 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM), 정적 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 등과 같은 휘발성 메모리 장치 및 이피롬(Erasable Programmable Read-Only Memory; EPROM), 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 및 플래시 메모리 장치(flash memory device) 등과 같은 비휘발성 메모리 장치를 포함할 수 있다.

입출력 장치(950)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 전원 장치(960)는 컴퓨팅 시스템(900)의 동작에 필요한 동작 전압을 공급할 수 있다.

이미지 센서(910)는 상기 버스들 또는 다른 통신 링크를 통해서 프로세서(920)와 연결되어 통신을 수행할 수 있다.

이미지 센서(910)는 광전 변환부, 신호 생성부, 선택부 및 아날로그-디지털 변환부를 포함한다. 상기 광전 변환부는 상기 입사광에 응답하여 광전하를 생성한다. 상기 신호 생성부는 탐지 구간 동안 상기 광전 변환부에서 생성된 상기 광전하를 스토리지 노드에 축적하고, 출력 구간 동안 순차적으로 활성화되는 제1 전달 제어 신호 및 제2 전달 제어 신호에 각각 응답하여 상기 스토리지 노드에 축적된 상기 광전하의 양에 기초하여 제1 아날로그 신호 및 제2 아날로그 신호를 생성한다. 상기 선택부는 상기 제1 아날로그 신호 및 상기 제2 아날로그 신호 중의 하나에 기초하여 이미지 신호를 생성한다. 상기 아날로그-디지털 변환부는 상기 이미지 신호를 디지털 신호로 변환한다.

이미지 센서(910)는 도 1에 도시된 이미지 센서(10)로 구현될 수 있다. 도 1에 도시된 이미지 센서(10)의 구성 및 동작에 대해서는 도 1 내지 13b를 참조하여 상세히 설명하였으므로 여기서는 이미지 센서(910)에 대한 상세한 설명은 생략한다.

이미지 센서(910)는 다양한 형태들의 패키지로 구현될 수 있다. 예를 들어, 이미지 센서(910)의 적어도 일부의 구성들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.

실시예에 따라서, 이미지 센서(910)는 프로세서(920)와 함께 하나의 칩에 집적될 수도 있고, 서로 다른 칩에 각각 집적될 수도 있다.

한편, 컴퓨팅 시스템(900)은 이미지 센서(910)를 이용하는 모든 컴퓨팅 시스템으로 해석되어야 할 것이다. 예를 들어, 컴퓨팅 시스템(900)은 디지털 카메라, 이동 전화기, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 스마트폰 등을 포함할 수 있다.

도 15는 도 14의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.

도 15를 참조하면, 컴퓨팅 시스템(1000)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치(예를 들어, 이동 전화기, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 스마트폰 등)로 구현될 수 있고, 어플리케이션 프로세서(1110), 이미지 센서(1140) 및 디스플레이(1150) 등을 포함할 수 있다.

어플리케이션 프로세서(1110)의 CSI 호스트(1112)는 카메라 시리얼 인터페이스(Camera Serial Interface; CSI)를 통하여 이미지 센서(1140)의CSI 장치(1141)와 시리얼 통신을 수행할 수 있다. 일 실시예에서, CSI 호스트(1112)는 광 디시리얼라이저(DES)를 포함할 수 있고, CSI 장치(1141)는 광 시리얼라이저(SER)를 포함할 수 있다. 어플리케이션 프로세서(1110)의DSI 호스트(1111)는 디스플레이 시리얼 인터페이스(Display Serial Interface DSI)를 통하여 디스플레이(1150)의 DSI 장치(1151)와 시리얼 통신을 수행할 수 있다. 일 실시예에서, DSI 호스트(1111)는 광 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1151)는 광 디시리얼라이저(DES)를 포함할 수 있다.

또한, 컴퓨팅 시스템(1000)은 어플리케이션 프로세서(1110)와 통신을 수행할 수 있는 알에프(Radio Frequency; RF) 칩(1160)을 더 포함할 수 있다. 컴퓨팅 시스템(1000)의 PHY(1113)와 RF 칩(1160)의 PHY(1161)는 MIPI(Mobile Industry Processor Interface) DigRF에 따라 데이터 송수신을 수행할 수 있다. 또한, 어플리케이션 프로세서(1110)는 PHY(1161)의 MIPI DigRF에 따른 데이터 송수신을 제어하는 DigRF MASTER(1114)를 더 포함할 수 있고, RF 칩(1160)은 DigRF MASTER(1114)를 통하여 제어되는 DigRF SLAVE(1162)를 더 포함할 수 있다.

한편, 컴퓨팅 시스템(1000)은 지피에스(Global Positioning System; GPS)(1120), 스토리지(1170), 마이크(1180), 디램(Dynamic Random Access Memory; DRAM)(1185) 및 스피커(1190)를 포함할 수 있다. 또한, 컴퓨팅 시스템(1000)은 초광대역(Ultra WideBand; UWB)(1210), 무선랜(Wireless Local Area Network; WLAN)(1220) 및 와이맥스(Worldwide Interoperability for Microwave Access; WIMAX)(1230) 등을 이용하여 통신을 수행할 수 있다. 다만, 컴퓨팅 시스템(1000)의 구조 및 인터페이스는 하나의 예시로서 이에 한정되는 것이 아니다.

본 발명은 이미지 센서를 구비하는 임의의 전자 장치에 유용하게 이용될 수 있다. 예를 들어, 본 발명은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 디지털 TV(Digital Television) 등에 적용될 수 있다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

입사광에 응답하여 광전하를 생성하는 광전 변환부;
탐지 구간 동안 상기 광전 변환부에서 생성된 상기 광전하를 스토리지 노드에 축적하고, 출력 구간 동안 순차적으로 활성화되는 제1 전달 제어 신호 및 제2 전달 제어 신호에 각각 응답하여 상기 스토리지 노드에 축적된 상기 광전하의 양에 기초하여 제1 아날로그 신호 및 제2 아날로그 신호를 생성하는 신호 생성부; 및
상기 제1 아날로그 신호 및 상기 제2 아날로그 신호 중의 하나에 기초하여 이미지 신호를 생성하는 선택부를 포함하는 이미지 센서.
제1 항에 있어서, 상기 제1 전달 제어 신호는 제1 전압으로 활성화되고, 상기 제2 전달 제어 신호는 상기 제1 전압 보다 높은 제2 전압으로 활성화되는 것을 특징으로 하는 이미지 센서.
제2 항에 있어서, 상기 신호 생성부는 상기 활성화된 제1 전달 제어 신호에 응답하여 상기 스토리지 노드에 축적된 상기 광전하 중의 일부의 양에 기초하여 상기 제1 아날로그 신호를 생성하고, 상기 활성화된 제2 전달 제어 신호에 응답하여 상기 스토리지 노드에 축적된 상기 광전하의 전체 양에 기초하여 상기 제2 아날로그 신호를 생성하는 것을 특징으로 하는 이미지 센서.
제2 항에 있어서, 상기 신호 생성부는,
상기 광전 변환부로부터 제공되는 상기 광전하를 축적하는 상기 스토리지 노드에 상응하는 소스, 플로팅 확산 노드에 상응하는 드레인 및 상기 제1 전달 제어 신호 및 상기 제2 전달 제어 신호가 인가되는 게이트를 갖는 전달 트랜지스터;
상기 플로팅 확산 노드에 연결되는 소스, 전원 전압에 연결되는 드레인 및 리셋 제어 신호가 인가되는 게이트를 갖는 리셋 트랜지스터;
소스, 상기 전원 전압에 연결되는 드레인 및 상기 플로팅 확산 노드에 연결되는 게이트를 갖는 센싱 트랜지스터; 및
상기 센싱 트랜지스터의 소스에 연결되는 드레인, 로우 선택 신호가 인가되는 게이트 및 상기 제1 아날로그 신호 및 상기 제2 아날로그 신호를 출력하는 소스를 갖는 로우 선택 트랜지스터를 포함하는 것을 특징으로 하는 이미지 센서.
제4 항에 있어서, 상기 출력 구간 동안 상기 전달 트랜지스터는 상기 제1 전압으로 활성화된 제1 전달 제어 신호에 응답하여 약하게 턴온되어 상기 스토리지 노드에 축적된 상기 광전하 중의 일부 광전하를 상기 플로팅 확산 노드로 전달하고, 상기 제2 전압으로 활성화된 제2 전달 제어 신호에 응답하여 강하게 턴온되어 상기 스토리지 노드에 축적된 상기 광전하 중의 나머지 광전하를 상기 플로팅 확산 노드로 전달하는 것을 특징으로 하는 이미지 센서.
제5 항에 있어서, 상기 로우 선택 트랜지스터는 상기 출력 구간 동안 턴온되어 상기 제1 전달 제어 신호가 활성화된 이후에 상기 플로팅 확산 노드에 저장된 상기 광전하의 양에 상응하는 크기를 갖는 상기 제1 아날로그 신호를 출력하고 상기 제2 전달 제어 신호가 활성화된 이후에 상기 플로팅 확산 노드에 저장된 상기 광전하의 양에 상응하는 크기를 갖는 상기 제2 아날로그 신호를 출력하는 것을 특징으로 하는 이미지 센서.
제3 항에 있어서, 상기 선택부는 상기 제2 아날로그 신호가 기준 신호보다 작거나 같은 경우 상기 제2 아날로그 신호를 상기 이미지 신호로서 출력하고, 상기 제2 아날로그 신호가 상기 기준 신호보다 큰 경우 상기 제1 아날로그 신호에 오프셋 신호를 합산하여 상기 이미지 신호로서 출력하는 것을 특징으로 하는 이미지 센서.
제3 항에 있어서, 상기 선택부는,
제1 래치 제어 신호에 응답하여 상기 제1 아날로그 신호를 래치하는 제1 래치부;
제2 래치 제어 신호에 응답하여 상기 제2 아날로그 신호를 래치하는 제2 래치부;
상기 제1 래치부의 출력 신호에 오프셋 신호를 합산하여 출력하는 합산부;
상기 제2 래치부의 출력 신호가 기준 신호보다 작거나 같은 경우 제1 논리 레벨을 갖는 비교 신호를 생성하고, 상기 제2 래치부의 출력 신호가 상기 기준 신호보다 큰 경우 제2 논리 레벨을 갖는 상기 비교 신호를 생성하는 비교부; 및
상기 비교 신호가 상기 제1 논리 레벨을 갖는 경우 상기 제2 래치부의 출력 신호를 상기 이미지 신호로서 출력하고, 상기 비교 신호가 상기 제2 논리 레벨을 갖는 경우 상기 합산부의 출력 신호를 상기 이미지 신호로서 출력하는 멀티플렉서를 포함하는 것을 특징으로 하는 이미지 센서.
제3 항에 있어서, 상기 선택부는 상기 제2 아날로그 신호가 상기 제1 아날로그 신호에 오프셋 신호를 합산한 신호보다 작거나 같은 경우 상기 제2 아날로그 신호를 상기 이미지 신호로서 출력하고, 상기 제2 아날로그 신호가 상기 제1 아날로그 신호에 상기 오프셋 신호를 합산한 신호보다 큰 경우 상기 제1 아날로그 신호에 상기 오프셋 신호를 합산하여 상기 이미지 신호로서 출력하는 것을 특징으로 하는 이미지 센서.
입사광에 상응하는 디지털 신호를 생성하는 이미지 센서;
상기 디지털 신호를 저장하는 저장 장치; 및
상기 이미지 센서 및 상기 저장 장치의 동작을 제어하는 프로세서를 포함하고,
상기 이미지 센서는,
상기 입사광에 응답하여 광전하를 생성하는 광전 변환부;
탐지 구간 동안 상기 광전 변환부에서 생성된 상기 광전하를 스토리지 노드에 축적하고, 출력 구간 동안 순차적으로 활성화되는 제1 전달 제어 신호 및 제2 전달 제어 신호에 각각 응답하여 상기 스토리지 노드에 축적된 상기 광전하의 양에 기초하여 제1 아날로그 신호 및 제2 아날로그 신호를 생성하는 신호 생성부;
상기 제1 아날로그 신호 및 상기 제2 아날로그 신호 중의 하나에 기초하여 이미지 신호를 생성하는 선택부; 및
상기 이미지 신호를 상기 디지털 신호로 변환하는 아날로그-디지털 변환부를 포함하는 컴퓨팅 시스템.