JP2008305977A - 窒化物半導体構造及びその製造方法 - Google Patents

窒化物半導体構造及びその製造方法 Download PDF

Info

Publication number
JP2008305977A
JP2008305977A JP2007151792A JP2007151792A JP2008305977A JP 2008305977 A JP2008305977 A JP 2008305977A JP 2007151792 A JP2007151792 A JP 2007151792A JP 2007151792 A JP2007151792 A JP 2007151792A JP 2008305977 A JP2008305977 A JP 2008305977A
Authority
JP
Japan
Prior art keywords
plane
nitride semiconductor
groove
crystal
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007151792A
Other languages
English (en)
Other versions
JP4913674B2 (ja
Inventor
Nobuhiko Sawaki
宣彦 澤木
Yoshio Honda
善央 本田
Toshiteru Hikosaka
年輝 彦坂
Tomoyuki Tanigawa
智之 谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya University NUC
Original Assignee
Nagoya University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya University NUC filed Critical Nagoya University NUC
Priority to JP2007151792A priority Critical patent/JP4913674B2/ja
Publication of JP2008305977A publication Critical patent/JP2008305977A/ja
Application granted granted Critical
Publication of JP4913674B2 publication Critical patent/JP4913674B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】ピエゾ電界の発生を低減させるのに有利な半極性窒化物半導体を加工基材に選択成長させる際に、マスキング技術を利用することなくの特性ファセット面に選択成長させ、しかもその選択成長により形成された半極性窒化物半導体の結晶品質を高める。
【解決手段】(311)Si基材10の(311)面10aに、互いに平行に延びて対向する斜め上向き及び斜め下向きの側面たる(1−11)面31及び(−11−1)面32を有し、かつ(311)Si基材10の<1−1−2>方向に沿って延びる複数の溝30を形成する。次いで、窒化物半導体を結晶成長させて、(11−22)面20aを主面とする窒化物半導体膜(GaN膜20)を形成する。溝30の幅dを20μm以下、深さhを0.2μm以上にするとともに、1≦h/dに調整することにより、溝30のうち(1−11)面31に窒化物半導体を優先的に結晶成長させる。
【選択図】図1

Description

本発明は窒化物半導体構造及びその製造方法に関し、詳しくはSi基材上に窒化物半導体膜を結晶成長させてなる窒化物半導体構造及びその製造方法に関する。
近年、青色発光ダイオード(青色LED)や青色レーザダイオード(青色LD)等、青色域の発光デバイスの形成材料として窒化物半導体が用いられている。
窒化物半導体、例えばGaNの任意の面を得るために、GaNのバルク単結晶から切り出すことが理想的ではあるが、バルク成長技術自体が確立されておらず、現状では困難である。このため、有機金属気相成長法(MOVPE)、ハイドライド気相成長法(HVPE)や分子線エピタキシャル成長法(MBE)を用いて、サファイア基板やSiC基板等の異種基板上に窒化物半導体を結晶成長させることが行われている。なお、半導体結晶の成長は、成長させる半導体と同種の基板に対して行うのが一般的であるが、窒化物半導体と同種の基板を作成することは現状では困難である。このため、窒化物半導体の結晶成長には、サファイア基板やSiC基板等の異種基板が一般に用いられている。
ところが、異種基板上に例えばGaNをヘテロ成長させて得られたGaNヘテロ構造においては、基板とGaNとで格子定数が大きく異なることに起因してピエゾ電界が発生する。このため、GaNヘテロ構造をもつ発光デバイスにおいては、この格子不整合に基づくピエゾ電界により、高組成In領域において電子と正孔とが大きく空間的に分離して、発光効率が低下するという問題がある。
ここに、GaNのような六方晶結晶におけるピエゾ電界は、C軸[0001]方向で最大となる。このため、GaNと基板とのヘテロ界面をC軸からずらして、極性方向とは異なる結晶面をもつGaNを作製すれば、ピエゾ電界を低減させることができる。これまでに、C軸と平行な(1−100)面や(11−20)面などの無極性面をもつGaNの結晶成長や、あるいは(1−101)面や(11−22)面などの半極性面をもつGaNの結晶成長が試みられている。(1−100)面や(11−20)面などの無極性面をもつGaNであれば、ピエゾ電界の発生を無くすことができ、また、(1−101)面や(11−22)面などの半極性面をもつGaNであってもピエゾ電界を大きく低減させることができる。なお、(11−22)面は、(1−101)面と比べて、ピエゾ電界を低減させる効果が大きいものである。
しかし、GaNは、温度や圧力等の成長条件によって形成されるファセット面が変化し、安定面でない(1−100)面や(11−20)面などの無極性面をフラット面として形成することが困難である。一方、(1−101)面や(11−22)面などの半極性面は、安定面である(0001)面に次ぐ準安定面として、比較的フラット面として形成され易い。
ここに、GaN結晶はSi(n11)面にC軸配向して成長する。このため、特定のファセット面にGaNを結晶成長させれば、GaNの成長軸を傾けることができる。例えば、Si基板において(311)面は(111)面に対して約58.5°傾斜している。一方、GaNにおける(0001)面と(11−22)面との角度差は58.4°である。このため、(311)Si基板の(111)面にGaNを結晶成長させれば、(11−22)面を主面として有するGaN結晶を直接得ることが可能となる。
そこで、特定のファセット面が形成されるように基板を加工し、その加工基板のファセット面に特定の半極性面をもつGaN結晶を選択成長させることが試みられている。
例えば、半極性面としての(1−101)面を主面として有するGaNを結晶成長させる方法として、7°オフの(001)Si基板を加工して(111)面を形成し、この(111面)にGaN結晶を選択成長させる技術が知られている(例えば、非特許文献1参照)。
この技術では、図5に示されるように、7°オフの(001)Si基板80上にSiO膜81をスパッタリングにより堆積した後に、フォトリソグラフィーによりSi基板80の<−110>方向に沿うストライプパターンを形成する。そして、水酸化カリウム(KOH)溶液により基板表面を異方性エッチングすることで、<−110>方向に沿って延び、(111)面82a及び(−1−11)面82bの両側面を有する溝82を基板表面に形成する。次いで、(−1−11)面82bのみにSiO膜83をスパッタリングにより形成する。こうして得られた加工基板に対してMOVPEを施し、(111)面82aにGaNを結晶成長させて、(1−101)面84aを主面として有するGaN膜84を得る。
ここに、(−1−11)面82bをSiO膜83でマスキングするのは、溝82の両側面の(111)面82a及び(−1−11)面82bがいずれも、六方晶GaNが結晶成長し易い(n11)面だからである。すなわち、(−1−11)面82bに成長するGaN結晶と、(111)面82aに成長するGaN結晶とが干渉することによって、(111)面82aに結晶成長して得られるGaN膜84の結晶品質が低下することを防止すべく、(−1−11)面82bにGaN結晶を成長させないようにするためである。なお、溝82の底面82cは(001)面であり、六方晶GaNが結晶成長し易い(n11)面ではないため、SiO膜83でマスキングしていない。
また、半極性面としての(11−22)面を主面として有するGaNを結晶成長させる方法として、(311)Si基板を加工して(1−11)面を形成し、この(1−11)面にGaNを選択成長させる技術が知られている(例えば、非特許文献2参照)。
この技術では、図6に示されるように、(311)Si基板90上にSiO膜91をスパッタリングにより堆積した後に、フォトリソグラフィーによりSi基板90の<1−1−1>方向に沿うストライプパターンを形成する。なお、非特許文献2には(113)Si基板と記載されているが、(113)Si基板と(311)Si基板とは表現の仕方が異なるだけで同じものである。そして、水酸化カリウム(KOH)溶液により基板表面を異方性エッチングすることで、<1−1−1>方向に沿って延び、(1−11)面92a及び(−11−1)面92bの両側面と底面92cとを有する溝92を基板表面に形成する。次いで、底面92cにSiO膜93をスパッタリングにより形成する。こうして得られた加工基板に対してMOVPEを施し、(1−11)面92aにGaNを結晶成長させて、(11−22)面94aを主面として有するGaN膜94を得る。
ここに、底面92cをSiO膜93でマスキングするのは、この底面92cが、六方晶GaNが結晶成長し易い(n11)面たる(311)面だからである。すなわち、底面92cに成長するGaN結晶と、(1−11)面92aに成長するGaN結晶とが干渉することによって、(1−11)面92aに結晶成長して得られるGaN膜94の結晶品質が低下することを防止すべく、底面92cにGaN結晶を成長させないようにするためである。
一方、(−11−1)面92bも六方晶GaNが結晶成長し易い(n11)面である。このため、GaN膜94の結晶品質の低下を防止する観点からは、この(−11−1)面92bにもSiO膜93をマスキングするのが望ましい。しかし、この(−11−1)面92bは斜め下向きの側面であるため、スパッタリングにより(−11−1)面92bにSiO膜93を形成することは極めて困難である。このため、下向き側面たる(−11−1)面92bはSiO膜93でマスキングしていない。
JOURNAL OF CRYSTAL GROWTH 242 (2002) 82-86, "Growth of (1-101) GaN on a 7-degree off-oriented (001)Si substrate by selective MOVPE, Yoshio Honda, Norifumi Kameshiro, Masahito Yamaguchi, Nobuhiko Sawaki 第53回応用物理学関係連合講演会 講演予稿集、347頁、"加工(113)Si基板上への(11−22)面GaNのMOVPE成長"、彦坂年輝、黒木俊行、本田善央、山口雅史、澤木宣彦
しかしながら、加工基板を用いてGaNを選択成長させる前記非特許文献1及び2に記載の従来技術では、特定のファセット面のみにGaN結晶を選択成長させることでファセット面に形成されるGaN膜の結晶品質の低下を防止すべく、特定のファセット面以外の面をスパッタリングによりマスキングしなければならない。このため、マスキングのためのスパッタリング工程が増えるという問題があった。
また、(311)Si基板90を加工して形成した(1−11)面92aに、(11−22)面を有するGaN結晶を選択成長させる前記非特許文献2に記載の従来技術では、溝92の(1−11)面92a及び(−11−1)面92bの両側面と底面((311)面)92cの全溝内面が、六方晶GaNが結晶成長し易い(n11)面となる。しかし、これらの溝内面のうち(−11−1)面92bは、斜め下向きの側面である。このため、この斜め下向きの(−11−1)面92bには、スパッタリングによりマスキングすることが極めて困難である。したがって、この(−11−1)面92bにもGaN結晶95が成長してしまい、このGaN結晶95が、(1−11)面92aに形成されたGaN膜94と干渉することで、GaN膜94の結晶品質が低下するという問題があった。
本発明は上記実情に鑑みてなされたものであり、ピエゾ電界の発生を低減させるのに有利な半極性窒化物半導体を加工基材に選択成長させる際に、マスキング技術を利用することなく特定のファセット面に結晶を選択成長させ、しかもその選択成長により形成された半極性窒化物半導体の結晶品質を高めることを解決すべき技術課題とするものである。
本発明者は、半極性窒化物半導体を加工基材に選択成長させる技術において、ピエゾ電界を低減させる効果が大きい、(11−22)面をもつ半極性GaNについて鋭意研究した。そして、(11−22)面をもつGaN結晶の選択成長に適する(311)Si基材をKOHにより異方性エッチングすれば、互いに平行に延びて対向する斜め上向き及び下向きの側面たる(1−11)面及び(−11−1)面を有する溝が形成されることに着目した。そして、この溝の幅d及び深さhを調整することで、斜め上向きの(1−11)面に窒化物半導体を優先的に結晶成長させうることを突き止め、本発明を完成した。
なお、7°オフ(001)Si基板に対して(1−101)面をもつGaN結晶を選択成長させる技術では、溝の両側面が共に斜め上を向き、溝の幅が開口部に向かって徐々に広くなっている。このため、結晶成長時に原料が両側面に均等に供給されてしまい、一方の側面に窒化物半導体を優先的に結晶成長させることはできなかった。
すなわち、上記課題を解決する本発明の窒化物半導体構造の製造方法は、(311)Si基材の(311)面に、互いに平行に延びて対向する斜め上向き及び斜め下向きの側面たる(1−11)面及び(−11−1)面を有し、かつ該(311)Si基材の<1−1−2>方向に沿って延びる複数の溝を形成する基材加工工程と、前記溝が形成された前記(311)基材の前記(311)面に窒化物半導体を結晶成長させて、(11−22)面を主面とする窒化物半導体膜を形成する結晶成長工程と、を備え、前記溝の幅dを20μm以下にし、かつ該溝の深さhを0.2μm以上にするとともに、該溝の幅d及び深さhの関係を1≦h/dに調整することにより、溝内面のうち前記(1−11)面に前記窒化物半導体を優先的に結晶成長させることを特徴とするものである。
本発明の窒化物半導体構造の製造方法では、基材加工工程で、互いに平行に延びて対向する斜め上向き及び斜め下向きの側面たる(1−11)面及び(−11−1)面を有し、かつ、特定の幅d及び特定の深さhを有する溝を形成する。そして、結晶成長工程で、このような溝に対して窒化物半導体を結晶成長させることで、溝内面のうち斜め上向きの(1−11)面に窒化物半導体を優先的に結晶成長させることができる。このため、斜め下向きの(−11−1)面及び底面に窒化物半導体が結晶成長することによる悪影響を受けない程度に、斜め上向きの(1−11)面への結晶成長を優先させることにより、結晶品質の高い窒化物半導体膜を得ることが可能となる。
また、本発明の窒化物半導体構造の製造方法では、特定のファセット面への窒化物半導体の選択成長のために、マスキング技術を利用していないので、工程数を削減することができる。
したがって、本発明の窒化物半導体構造の製造方法によれば、結晶品質の高い(11−22)面を主面とする窒化物半導体膜を簡単な工程で得ることができる。
前記基材加工工程では、前記溝の幅d及び深さhの関係を3/2≦h/dに調整することが好ましい。このように溝の幅d及び深さhの関係を3/2≦h/dに調整すれことにより、斜め上向きの(1−11)面への結晶成長をより確実に優先させることができ、結晶品質のより高い窒化物半導体膜を得ることが可能となる。このとき、溝の幅dを5μm以下にすることが好ましい。溝の幅dを5μm以下にし、かつ溝の幅d及び深さhの関係を3/2≦h/dに調整することにより、底面に結晶成長することを確実に阻止して、斜め上向きの(1−11)面にのみ結晶成長させることができ、完全な選択性を得ることが可能となる。
前記結晶成長工程では、前記溝内面のうち前記(1−11)面のみに前記窒化物半導体を結晶成長させることが好ましい。(1−11)面のみに窒化物半導体を結晶成長させることにより、(−11−1)面や底面に結晶成長することによる悪影響を全く受けない、極めて結晶品質が高い窒化物半導体膜を得ることが可能となる。
本発明の窒化物半導体構造は、(311)面に<1−1−2>方向に沿って延びる複数の溝を有する(311)Si基材と、前記(311)Si基材の前記(311)面に形成された(11−22)面を主面とする窒化物半導体膜と、を備え、前記溝は、互いに平行に延びて対向する斜め上向き及び斜め下向きの側面たる(1−11)面及び(−11−1)面を有し、前記窒化物半導体膜は、溝内面のうち前記(1−11)面のみに窒化物半導体が結晶成長することで形成されていることを特徴とするものである。
本発明の窒化物半導体構造では、斜め上向きの(1−11)面のみに窒化物半導体が結晶成長することで、(11−22)面を主面とする窒化物半導体膜が形成されている。このため、この窒化物半導体膜は、斜め下向きの(−11−1)面及び底面に窒化物半導体が結晶成長することによる悪影響を全く受けない、極めて高品質なものとなる。
したがって、本発明の窒化物半導体構造を発光デバイスに適用すれば、ピエゾ電界の発生や結晶欠陥に基づく発光効率の低下を抑えることができる。
以下、本発明の実施形態について説明する。
本実施形態に係る窒化物半導体構造の製造方法は、基材加工工程と、結晶成長工程とを備えている。
基材加工工程では、(311)Si基材の(311)面に、(311)Si基材の<1−1−2>方向に沿って延びる複数の溝を形成する。
(311)Si基材の形状や大きさは特に限定されず、適宜設定可能である。
(311)Si基材への溝の形成方法は特に限定されず、溶液中での化学反応を利用するウェットエッチング、反応性イオンエッチング(RIE)等のイオンビームを利用するドライエッチングの他、加工面において所定の平坦性を確保できるなら機械的加工を利用してもよい。ウェットエッチングとして、KOH、NaOH、CsOH、NHOH、ヒドラジン、KOH、TMAHやEDP等を利用可能だが、コスト面や毒性の観点から、KOHを利用することが好ましい。
例えば、ウェットエッチングにより溝を形成する場合は、まず、(311)Si基材の(311)面にSiO膜等よりなるマスクをスパッタリング等により形成する。なお、マスクの種類及び形成方法は特に限定されない。そして、フォトリソグラフィーにより、開口部が<1−1−2>方向に沿って延びる周期的ストライプパターンを形成する。次いで、この周期的ストライプパターンが形成された(311)Si基材をKOH溶液等に浸漬して、所定条件で異方性エッチングを行う。これにより、所定の幅d及び所定の深さhを有する複数の溝を形成する。
こうして形成された溝は、互いに平行に延びて対向する斜め上向き及び斜め下向きの側面たる(1−11)面及び(−11−1)面と、底面とを有するものとなる。
このような溝形成においては、周期的ストライプパターンの開口幅を変えることで溝の幅dを調整することができ、また、エッチング条件(KOH溶液の濃度及び温度並びにKOH溶液への浸漬時間)を変えることで、溝の深さhを調整することができる。
本実施形態に係る窒化物半導体構造の製造方法では、溝の幅dを20μm以下にし、かつ溝の深さhを0.2μm以上にする。
溝の幅dが20μmを超えると、溝の幅d及び深さhの関係を如何に調整しても、溝内面のうち(1−11)面に窒化物半導体を優先的に結晶成長させることができなくなる。これは、結晶成長工程において気相中で原料は20μm程度以下しか動くことができないところ、溝の幅dが20μmを超えると、斜め下向きの(−11−1)面にも斜め上向きの(1−11)面と同様に原料が供給されてしまうからである。また、溝の幅dが20μmを超えると、斜め上向きの(1−11)面に成長する結晶を溝の幅方向全体に成長させること自体も困難になる。
ここに、溝の幅dの下限は、形成可能な範囲で適宜設定可能である。基板加工工程において、フォトリソグラフィーにより所定のストライプパターンを形成する場合は、その技術的観点より、数百nm程度とすることができる。
溝の深さhが0.2μm未満になると、溝の幅d及び深さhの関係を如何に調整しても、溝内面のうち(1−11)面に窒化物半導体を優先的に結晶成長させることができなくなる。これは、結晶成長工程において底面に多くの原料が供給されるところ、底面に供給された原料が面内で拡散して両側面に均等に供給されるためと考えられる。また、基板加工工程において、ウェットエッチングを利用した異方性エッチングにより溝を形成する場合、溝の深さhが0.2μm未満になると、斜め上向きの側面たる(1−11)面と底面との境界部が角丸となって、所定の角度で傾斜した斜め上向きの側面(1−11)面を確実に形成することが困難となる。したがって、ウェットエッチングを利用した異方性エッチングにより溝を形成する場合、所定の角度で傾斜した斜め上向きの側面(1−11)面を確実に形成する観点からは、溝の深さhを0.3μm以上とすることが好ましく、0.5μm以上とすることがより好ましい。
ここに、溝の幅dに対して溝の深さhが所定以上となる関係(溝の幅dに対する溝の深さhが、溝の底面に結晶成長することを確実に阻止することができるような関係)であれば、それ以上溝を深くしても意味がない。また、基板加工工程において、ウェットエッチングを利用した異方性エッチングにより溝を形成する場合、溝の深さを深くしすぎると、隣り合う溝の隔壁Si部が削られて極端に薄くなってしまう。したがって、溝の深さhの上限は、溝の底面に結晶成長することを確実に阻止することができ、かつ、隔壁Si部の厚さを所定以上に確保することができる程度に、適宜設定することができる。
また、本実施形態に係る窒化物半導体構造の製造方法では、結晶成長工程で溝内面のうち(1−11)面に窒化物半導体を優先的に結晶成長させうるように、溝の幅d及び深さhの関係を1≦h/dに調整する。h/dが1より小さくなると(深さhの値が幅dの値よりも小さくなると)、底面にも原料が供給されてしまい、溝内面のうち(1−11)面に窒化物半導体を優先的に結晶成長させることができなくなる。
溝内面のうち(1−11)面に窒化物半導体をより優先的に結晶成長させる観点より、溝の幅d及び深さhの関係を3/2≦h/dに調整することが好ましい。すなわち、溝の幅dに対して深さhを相対的により深くすることにより、(1−11)面に窒化物半導体をより優先的に結晶成長させることができ、好ましい。
また、溝内面のうち(1−11)面に窒化物半導体をより優先的に結晶成長させる観点より、溝の幅dを5μm以下にすることが好ましく、3μm以下にすることがより好ましく、1μm以下にすることが特に好ましい。同様の観点より、溝の深さhを1μm以上にすることが好ましく、2μm以上にすることがより好ましい。
さらに、本実施形態に係る窒化物半導体構造の製造方法では、溝の幅d及び深さhの関係を3/2≦h/dに調整し、かつ、溝の幅dを5μm以下にすることが好ましい。こうすることで、結晶成長工程で、溝内面のうち(1−11)面のみに窒化物半導体を結晶成長させることができる。
本実施形態に係る窒化物半導体構造の製造方法では、(1−11)面に対する結晶成長の選択性をより向上させる観点より、基材加工工程を実施した後に、必要に応じて、熱酸化工程と、RIE処理工程とを実施してから、結晶成長工程を実施してもよい。
熱酸化工程では、(311)Si基材を酸素含有雰囲気で加熱することにより、溝内面に熱酸化SiO膜を形成する。このときの熱酸化の条件としては、溝内面、すなわち斜め上向き及び斜め下向きの側面たる(1−11)面及び(−11−1)面並びに底面の全体に所定の膜厚を有する熱酸化SiO膜を形成することができるものであれば特に限定されない。例えば、使用ガス:O又はHO、温度:1000℃程度、酸化時間:10分〜3時間の条件で熱酸化することにより、膜厚:10〜200nmの熱酸化SiO膜を形成することができる。
RIE処理工程では、反応性イオンエッチングにより、(1−11)面に形成された熱酸化SiO膜を除去する。このように(1−11)面に形成された熱酸化SiO膜を除去してから結晶成長工程を実施することにより、(1−11)面に対する結晶成長の選択性を向上させることができる。また、(1−11)面に形成された熱酸化SiO膜のみを除去し、底面の全体及び(−11−1)面に形成された熱酸化SiO膜を残存させておけば、(1−11)面のみに確実に結晶成長させることができるので、(1−11)面に対する結晶成長の完全な選択性を得ることが可能となる。ただし、斜め上向き側面たる(1−11)面に形成された熱酸化SiO膜以外に、底面に形成された熱酸化SiO膜のうち(1−11)面に近い側の端部を部分的に除去してもよい。
RIE処理の条件としては、例えば、使用ガス:CF、C+O+Ar、C+O+Ar、C+O+Ar、C+CO、CHF+O又はCF+H、圧力:0.1〜10Pa、入射電力:10〜1000Wとすることができる。
結晶成長工程では、溝が形成された(311)Si基材に窒化物半導体を結晶成長させて、(11−22)面を主面とする窒化物半導体膜を形成する。
窒化物半導体の結晶成長の方法は特に限定されない。例えば、以下のようにして結晶成長させることができる。
まず、必要に応じて中間層を形成する。中間層は、必ずしも必要なものではないが、例えばAlNのようにSiと結合力の強いAlを含む窒化物半導体よりなる中間層を窒化物半導体膜の下地層として形成することで、窒化物半導体膜とSi基材との結合力を高めることができる。なお、中間層は、有機金属気相成長法(MOVPE)、ハイドライド気相成長法(HVPE)や分子線エピタキシャル成長法(MBE)等により形成することができる。
次いで、窒化物半導体を結晶成長させる。この方法も特に限定されず、MOVPE、HVPEやMBE等を採用することができる。
なお、前記中間層を形成する場合は、中間層の結晶成長と、その上に形成する窒化物半導体膜の結晶成長とを連続して行うことが好ましい。
本実施形態で製造する窒化物半導体膜としては、InAlGaN(X+Y+Z=1、0≦X<1、0≦Y<1、0<Z≦1)の組成とすることができ、InAlGaN(X+Y+Z=1、0≦X≦0.3、0≦Y≦0.3、0.4<Z≦1)の組成を有することが好ましい。窒化物半導体膜におけるGaの含有量が多いほど、(1−11)面に対する結晶成長の選択性の点で有利となる。このため、窒化物半導体膜を形成する初期段階ではGaNを結晶成長させ、その後適宜In及び/又はAlを原料に加えて、Gaの他にIn及び/又はAlを含む窒化物半導体を結晶成長させることが好ましい。
本実施形態に係る結晶成長工程では、基材加工工程で特定形状の溝が形成されているので、この溝の(1−11)面に窒化物半導体を優先的に結晶成長させることができる。このため、(1−11)面に優先的に結晶成長させることで形成された窒化物半導体膜は、(−11−1)面及び底面に窒化物半導体が結晶成長することによる悪影響を受けない、結晶品質の高いものとなる。
特に、溝内面のうち(1−11)面のみに窒化物半導体を結晶成長させることで窒化物半導体膜を形成した、本実施形態に係る窒化物半導体膜構造によれば、極めて高い結晶品質とすることができる。
以下、本発明の実施例について図面を参照しつつ具体的に説明する。
(実施例1)
図1(e)の模式断面図に示される本実施例に係る窒化物半導体構造は、(311)Si基板10と、この(311)Si基板10上に形成された(11−22)面20aを主面とするGaN膜20と、を備えている。
(311)Si基板10は、(311)面に<1−1−2>方向に沿って延びる複数の溝30を有している。
この溝30は、互いに平行に延びて対向する斜め上向き及び斜め下向きの側面たる(1−11)面31及び(−11−1)面32と、底面33とを有している。なお、この底面33は、溝30が深いことから、(110)面となっている。また、(1−11)面31、(−11−1)面32及び底面((110)面)33は、いずれも六方晶GaNが結晶成長し易い(n11)面である。
溝30の幅(窓幅)dは1μmとされ、溝30の深さhは3μmとされている。したがって、溝の幅d及び深さhの関係は、h/d=3とされている。また、溝30のピッチ(隣り合う溝30の中心同士の間隔)pは2μmとされている。
そして、本実施例に係る窒化物半導体構造において、GaN膜20は、溝30の内面のうち斜め上向きの側面たる(1−11)面31のみに窒化物半導体が結晶成長することで形成されている。すなわち、溝30のうち斜め下向きの側面たる(−11−1)面32及び底面33には、窒化物半導体が結晶成長していない。
以下、本実施例に係る窒化物半導体構造の製造方法について説明する。
<基材加工工程>
まず、成長用基板として(311)Si基板10を準備した(図1(a)参照)。そして、(311)Si基板10の(311)面10aに、約70μm厚さのSiO膜よりなるマスク11をスパッタリングにより形成した。
次に、フォトリソグラフィーにより、開口部12が<1−1−2>方向に沿って延びる周期的ストライプパターンを形成した(図1(b)参照)。なお、この周期的ストライプパターンにおいては、開口部12の窓幅:1μm、マスク幅:1μm、開口部12のピッチ(隣り合う開口部12の中心同士の間隔)p:2μmとした。
次いで、この周期的ストライプパターンが形成された(311)Si基板10を、40℃のKOH溶液(濃度:25質量%)に10分間浸漬した。この異方性エッチングにより、幅dが1μm、深さhが3μmで、h/d=3の複数の溝30を(311)Si基板10の(311)面10aに形成した(図1(c)参照)。
<結晶成長工程>
このような溝が形成された(311)Si基材10に対して、以下のようにMOVPEを施し、窒化物半導体の結晶成長を行った。
<<AlN成長>>
まず、AlNの成長を行った。成長条件は、温度:1120℃、原料ガス:トリメチルアルミニウム(TMA)及びアンモニア(NH)、TMAの供給量:3.84μmol/min、NHの供給量:1リットル/min(0℃、1気圧)、キャリアガス:水素(H)、Hの供給量:3リットル/min(0℃、1気圧)、成長時間:8分とした。これにより、(311)Si基材10の斜め上向き側面たる(1−11)面31に数十nm厚のAlN中間層を形成した。
<<GaN一次成長>>
続けて、GaNの一次成長を行った。成長条件は、温度:1100℃、原料ガス:トリメチルガリウム(TMG)及びアンモニア(NH)、TMGの供給量:14.4μmol/min、NHの供給量:2.5リットル/min(0℃、1気圧)、キャリアガス:水素(H)、Hの供給量:3リットル/min(0℃、1気圧)、成長時間:10分とした。
このGaNの一次成長では、成長温度:1100℃、NHの供給量:2.5リットル/min(0℃、1気圧)とすることで、GaNのストライプ方向<1−100>への成長速度を上げて、ストライプ結合を促進した。これにより、(311)Si基材10の斜め上向き側面たる(1−11)面31にGaNを結晶成長させて、GaN結晶部21を形成した(図1(d)参照)。
<<GaN二次成長>>
続けて、GaNの二次成長を行った。成長条件は、温度:1060℃、原料ガス:トリメチルガリウム(TMG)及びアンモニア(NH)、TMGの供給量:14.4μmol/min、NHの供給量:0.25リットル/min(0℃、1気圧)、キャリアガス:水素(H)、Hの供給量:3リットル/min(0℃、1気圧)、成長時間:20分とした。
このGaNの二次次成長では、成長温度:1060℃、NHの供給量:0.25リットル/min(0℃、1気圧)と低下させることで、GaNの<0001>方向への成長速度を上げて、ストライプ同士の結合を促進した。これにより、膜厚2μmで平坦な(11−22)面20bを有するGaN膜20を形成した(図1(e)参照)。
こうして得られたGaN膜20の結晶断面を観察した。その電子顕微鏡写真が図2に示されるように、斜め下向き側面たる(−11−1)面32及び底面((110)面)33からは、いずれも六方晶GaNが結晶成長し易い(n11)面であるにもかかわらず、GaNの結晶成長が見られなかった。また、得られたGaN膜20には積層欠陥等の結晶欠陥が認められなかった。
さらに、GaN膜20をCL(カソードルミネッセンス)にて評価した結果、低転位領域が形成されていることがわかった。これは、(311)Si基板10とGaNとの接触面積が小さく、かつ転位が(311)Si基板10とGaNとの界面付近で曲げられたために、GaN膜20の表面には転位が伝搬しなかったためと考えられる。
したがって、本実施例により、極めて高品質なGaN膜20が得られることが確認できた。
(実施例2)
前記基材加工工程で、前記周期的ストライプパターンにおいて、開口部12の窓幅:2μm、開口部12のピッチ(隣り合う開口部12の中心同士の間隔)p:3μmと変更すること以外は、前記実施例1と同様の方法により、窒化物半導体構造を製造した。
したがって、本実施例の窒化物半導体構造においては、溝30の幅dが2μmとされており、溝の幅d及び深さhの関係は、h/d=3/2とされている。また、溝30のピッチ(隣り合う溝30の中心同士の間隔)pは3μmとされている。
この窒化物半導体構造におけるGaN膜20の結晶断面を観察した。その電子顕微鏡写真が図3に示されるように、底面((110)面)33にはGaNの結晶成長が見られなかった。一方、下向き側面たる(−11−1)面32には、GaN結晶の成長が少し認められた。しかし、この下向き側面たる(−11−1)面32へのGaN結晶の成長は、上向き側面たる(1−11)面31に結晶成長したGaN結晶とほとんど干渉しない程度のものであった。このため、GaN膜20には積層欠陥等の結晶欠陥が認められなかった。
(比較例1)
前記基材加工工程で、異方性エッチングにおける浸漬時間を2.5分に変更すること以外は、前記実施例1と同様の方法により、窒化物半導体構造を製造した。
したがって、比較例1の窒化物半導体構造においては、溝30の深さhが300nmとされており、溝の幅d及び深さhの関係は、h/d=3/10とされている。
この窒化物半導体構造におけるGaN膜20の結晶断面を観察した。その電子顕微鏡写真が図4に示されるように、(1−11)面31、(−11−1)面32及び底面33の全ての面からGaNが結晶成長しており、また、GaN膜20には平坦な(11−22)面20aが形成されなかった。
このような結果となったのは、GaNの一次成長において、(1−11)面31、(−11−1)面32及び底面33の全ての面からGaNが同時に結晶成長したためである。
本発明の実施例1に係る窒化物半導体構造の製造工程を模式的に示す断面図である。 本発明の実施例1で得られたGaN膜の結晶構造を示す電子顕微鏡写真(1万5千倍)である。 本発明の実施例2で得られたGaN膜の結晶構造を示す電子顕微鏡写真(1万5千倍)である。 比較例で得られたGaN膜の結晶構造を示す電子顕微鏡写真(1万5千倍)である。 従来の窒化物半導体構造を模式的に示す断面図である。 他の従来の窒化物半導体構造を模式的に示す断面図である。
符号の説明
10…(311)Si基板 10a…(311)面
11…マスク(SiO膜) 12…開口部
20…GaN膜(窒化物半導体膜) 20a…(11−22)面
21…GaN結晶部 30…溝
31…(1−11)面 32…(−11−1)面
33…底面

Claims (5)

  1. (311)Si基材の(311)面に、互いに平行に延びて対向する斜め上向き及び斜め下向きの側面たる(1−11)面及び(−11−1)面を有し、かつ該(311)Si基材の<1−1−2>方向に沿って延びる複数の溝を形成する基材加工工程と、
    前記溝が形成された前記(311)基材の前記(311)面に窒化物半導体を結晶成長させて、(11−22)面を主面とする窒化物半導体膜を形成する結晶成長工程と、を備え、
    前記溝の幅dを20μm以下にし、かつ該溝の深さhを0.2μm以上にするとともに、該溝の幅d及び深さhの関係を1≦h/dに調整することにより、溝内面のうち前記(1−11)面に前記窒化物半導体を優先的に結晶成長させることを特徴とする窒化物半導体構造の製造方法。
  2. 前記基材加工工程では、前記溝の幅d及び深さhの関係を3/2≦h/dに調整することを特徴とする請求項1に記載の窒化物半導体構造の製造方法。
  3. 前記基材加工工程では、前記溝の幅dを5μm以下にすることを特徴とする請求項2に記載の窒化物半導体構造の製造方法。
  4. 前記結晶成長工程では、前記溝のうち前記(1−11)面のみに前記窒化物半導体を結晶成長させることを特徴とする請求項1乃至4のいずれか一つに記載の窒化物半導体構造の製造方法。
  5. (311)面に<1−1−2>方向に沿って延びる複数の溝を有する(311)Si基材と、
    前記(311)Si基材の前記(311)面に形成された(11−22)面を主面とする窒化物半導体膜と、を備え、
    前記溝は、互いに平行に延びて対向する斜め上向き及び斜め下向きの側面たる(1−11)面及び(−11−1)面を有し、
    前記窒化物半導体膜は、溝内面のうち前記(1−11)面のみに窒化物半導体が結晶成長することで形成されていることを特徴とする窒化物半導体構造。
JP2007151792A 2007-06-07 2007-06-07 窒化物半導体構造及びその製造方法 Expired - Fee Related JP4913674B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007151792A JP4913674B2 (ja) 2007-06-07 2007-06-07 窒化物半導体構造及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007151792A JP4913674B2 (ja) 2007-06-07 2007-06-07 窒化物半導体構造及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008305977A true JP2008305977A (ja) 2008-12-18
JP4913674B2 JP4913674B2 (ja) 2012-04-11

Family

ID=40234424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007151792A Expired - Fee Related JP4913674B2 (ja) 2007-06-07 2007-06-07 窒化物半導体構造及びその製造方法

Country Status (1)

Country Link
JP (1) JP4913674B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009082780A1 (en) * 2008-01-02 2009-07-09 Blue Himmel Solar Pty Ltd A method of selectively doping a semiconductor material for fabricating a solar cell
JP2011023536A (ja) * 2009-07-15 2011-02-03 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体光素子、及び窒化ガリウム系半導体光素子を作製する方法
JP2011101007A (ja) * 2009-10-30 2011-05-19 Imec 集積半導体基板構造の製造方法
CN102214557A (zh) * 2011-04-28 2011-10-12 中山大学 一种半极性、非极性GaN自支撑衬底的制备方法
US8524583B2 (en) 2011-04-27 2013-09-03 National Central University Method for growing semipolar nitride
JP2013175652A (ja) * 2012-02-27 2013-09-05 Tokuyama Corp 半導体装置の製造方法
CN104220651A (zh) * 2012-03-28 2014-12-17 株式会社丰田中央研究所 具有偏角的硅单晶和iii族氮化物单晶的层叠基板
JP2015111692A (ja) * 2015-01-05 2015-06-18 三菱化学株式会社 六方晶系半導体板状結晶の製造方法
GB2527045A (en) * 2014-06-09 2015-12-16 Seren Photonics Ltd Fabrication of semi-polar crystal structures
JP2016009795A (ja) * 2014-06-25 2016-01-18 株式会社東芝 窒化物半導体層、窒化物半導体装置及び窒化物半導体層の製造方法
WO2016132746A1 (ja) * 2015-02-20 2016-08-25 国立大学法人名古屋大学 薄膜基板と半導体装置とこれらの製造方法および成膜装置および成膜方法およびGaNテンプレート
JP2018022898A (ja) * 2017-08-30 2018-02-08 株式会社東芝 窒化物半導体層、窒化物半導体装置及び窒化物半導体層の製造方法
US11772301B2 (en) 2010-12-28 2023-10-03 Mitsubishi Chemical Corporation Method for manufacturing hexagonal semiconductor plate crystal

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208497B (zh) * 2011-04-22 2013-09-25 中山大学 一种硅衬底上半极性、非极性GaN复合衬底的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124510A (ja) * 2001-10-09 2003-04-25 Sony Corp 半導体発光素子及び半導体発光素子の製造方法
JP2003249451A (ja) * 2002-02-22 2003-09-05 Mitsubishi Electric Corp エピタキシャル薄膜の形成方法
JP2006270125A (ja) * 2000-10-04 2006-10-05 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2008288461A (ja) * 2007-05-18 2008-11-27 Sony Corp 半導体層の成長方法、半導体発光素子の製造方法、半導体発光素子および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270125A (ja) * 2000-10-04 2006-10-05 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2003124510A (ja) * 2001-10-09 2003-04-25 Sony Corp 半導体発光素子及び半導体発光素子の製造方法
JP2003249451A (ja) * 2002-02-22 2003-09-05 Mitsubishi Electric Corp エピタキシャル薄膜の形成方法
JP2008288461A (ja) * 2007-05-18 2008-11-27 Sony Corp 半導体層の成長方法、半導体発光素子の製造方法、半導体発光素子および電子機器

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009082780A1 (en) * 2008-01-02 2009-07-09 Blue Himmel Solar Pty Ltd A method of selectively doping a semiconductor material for fabricating a solar cell
JP2011023536A (ja) * 2009-07-15 2011-02-03 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体光素子、及び窒化ガリウム系半導体光素子を作製する方法
JP2011101007A (ja) * 2009-10-30 2011-05-19 Imec 集積半導体基板構造の製造方法
US11772301B2 (en) 2010-12-28 2023-10-03 Mitsubishi Chemical Corporation Method for manufacturing hexagonal semiconductor plate crystal
US8524583B2 (en) 2011-04-27 2013-09-03 National Central University Method for growing semipolar nitride
CN102214557A (zh) * 2011-04-28 2011-10-12 中山大学 一种半极性、非极性GaN自支撑衬底的制备方法
JP2013175652A (ja) * 2012-02-27 2013-09-05 Tokuyama Corp 半導体装置の製造方法
WO2013128893A1 (ja) * 2012-02-27 2013-09-06 国立大学法人山口大学 半導体装置の製造方法
US9728609B2 (en) 2012-03-28 2017-08-08 Kabushiki Kaisha Toyota Chuo Kenkyusho Layered substrate with a miscut angle comprising a silicon single crystal substrate and a group-III nitride single crystal layer
CN104220651A (zh) * 2012-03-28 2014-12-17 株式会社丰田中央研究所 具有偏角的硅单晶和iii族氮化物单晶的层叠基板
JPWO2013145404A1 (ja) * 2012-03-28 2015-12-10 株式会社豊田中央研究所 オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板
GB2527045B (en) * 2014-06-09 2018-12-19 Seren Photonics Ltd Fabrication of semi-polar crystal structures
GB2527045A (en) * 2014-06-09 2015-12-16 Seren Photonics Ltd Fabrication of semi-polar crystal structures
JP2017523599A (ja) * 2014-06-09 2017-08-17 セレン フォトニクス リミテッド 半極性結晶構造の製造
US10290497B2 (en) 2014-06-09 2019-05-14 Seren Photonics Limited Fabrication of semi-polar crystal structures
JP2016009795A (ja) * 2014-06-25 2016-01-18 株式会社東芝 窒化物半導体層、窒化物半導体装置及び窒化物半導体層の製造方法
CN105280775A (zh) * 2014-06-25 2016-01-27 株式会社东芝 氮化物半导体层、氮化物半导体装置和用于制造氮化物半导体层的方法
US9515146B2 (en) 2014-06-25 2016-12-06 Kabushiki Kaisha Toshiba Nitride semiconductor layer, nitride semiconductor device, and method for manufacturing nitride semiconductor layer
JP2015111692A (ja) * 2015-01-05 2015-06-18 三菱化学株式会社 六方晶系半導体板状結晶の製造方法
JPWO2016132746A1 (ja) * 2015-02-20 2017-11-30 国立大学法人名古屋大学 薄膜基板と半導体装置とこれらの製造方法および成膜装置および成膜方法およびGaNテンプレート
WO2016132746A1 (ja) * 2015-02-20 2016-08-25 国立大学法人名古屋大学 薄膜基板と半導体装置とこれらの製造方法および成膜装置および成膜方法およびGaNテンプレート
JP2018022898A (ja) * 2017-08-30 2018-02-08 株式会社東芝 窒化物半導体層、窒化物半導体装置及び窒化物半導体層の製造方法

Also Published As

Publication number Publication date
JP4913674B2 (ja) 2012-04-11

Similar Documents

Publication Publication Date Title
JP4913674B2 (ja) 窒化物半導体構造及びその製造方法
JP5406871B2 (ja) 窒化物半導体構造の製造方法および発光ダイオード
US9412586B2 (en) Method for producing a template for epitaxial growth having a sapphire (0001) substrate, an initial-stage A1N layer and laterally overgrown A1XGAYN (0001) layer
JP4696285B2 (ja) R面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法
EP2124266B1 (en) Method for forming quantum well structure and method for manufacturing semiconductor light emitting element
CN102714145B (zh) 第iii族氮化物半导体生长基板、外延基板、元件、自立基板及其制造方法
JP5638198B2 (ja) ミスカット基板上のレーザダイオード配向
EP1777788B1 (en) Method of fabricating a nitride-based semiconductor laser diode
KR20090107403A (ko) 반도체 장치 및 그 제조 방법
WO2022145454A1 (ja) 半導体基板、半導体デバイス、電子機器
US20160380153A1 (en) Substrate, method of preparing the same, and light-emitting diode using the substrate
JP4016062B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP4944738B2 (ja) GaN半導体基板の製造方法
JP2008214132A (ja) Iii族窒化物半導体薄膜、iii族窒化物半導体発光素子およびiii族窒化物半導体薄膜の製造方法
JP4924498B2 (ja) 窒化物系半導体発光素子、エピタキシャルウエハ、及び窒化物系半導体発光素子を作製する方法
KR101609871B1 (ko) 질화갈륨 성장방법 및 이를 이용한 질화갈륨 기판 제조 방법
JP3987879B2 (ja) 窒化物半導体発光素子とその製造方法
JP5080820B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP4363415B2 (ja) 結晶膜、結晶基板および半導体装置
WO2013141099A1 (ja) 窒化ガリウム結晶自立基板及びその製造方法
JP5075692B2 (ja) Iii族窒化物半導体基板形成用基板
JP3950471B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP5869064B2 (ja) エピタキシャル成長用テンプレート及びその作製方法
WO2013128893A1 (ja) 半導体装置の製造方法
JP2008112820A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees