JP2003249451A - エピタキシャル薄膜の形成方法 - Google Patents

エピタキシャル薄膜の形成方法

Info

Publication number
JP2003249451A
JP2003249451A JP2002045822A JP2002045822A JP2003249451A JP 2003249451 A JP2003249451 A JP 2003249451A JP 2002045822 A JP2002045822 A JP 2002045822A JP 2002045822 A JP2002045822 A JP 2002045822A JP 2003249451 A JP2003249451 A JP 2003249451A
Authority
JP
Japan
Prior art keywords
thin film
epitaxial thin
flow rate
raw material
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002045822A
Other languages
English (en)
Inventor
Takumi Nakahata
匠 中畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002045822A priority Critical patent/JP2003249451A/ja
Priority to US10/225,308 priority patent/US6828182B2/en
Publication of JP2003249451A publication Critical patent/JP2003249451A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 成長温度およびガス原料の流量を制御し、平
坦なエピタキシャル薄膜を選択的に形成する方法を提供
する。 【解決手段】 成膜雰囲気に供給するガス原料の流量を
制御して、半導体基板上に選択的にエピタキシャル薄膜
を形成する方法は、所定の温度条件下で、成膜雰囲気に
供給するガス原料の流量を変化させることによって、エ
ピタキシャル薄膜の成長速度とガス原料の流量との関係
を求める工程を備える。エピタキシャル薄膜の成長速度
とガス原料の流量との関係を求める工程は、供給律速領
域４ａ、４ｂと反応律速領域６ｂ、６ｃと中間領域５ｂ
とを求める工程を含む。さらにエピタキシャル薄膜を形
成する方法は、中間領域５ｂの流量でガス原料を供給し
て半導体基板上にエピタキシャル薄膜を形成する工程を
備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的には、半導
体装置の製造方法に関するものであり、より特定的に
は、半導体基板上に選択的にエピタキシャル薄膜を形成
する方法に関するものである。
【０００２】
【従来の技術】酸化膜や窒化膜などの絶縁膜と、シリコ
ンなどの半導体基板が露出した部分とが混在する場合
に、半導体基板が露出した部分にのみ選択的にエピタキ
シャル薄膜を形成できることが広く知られている。エレ
ベーティッドソースドレイン（elevated source drai
n）と呼ばれる構造は、この技術を利用して能動領域
を、選択的に成膜されたエピタキシャル薄膜に形成する
ものである。近年、半導体素子の微細化が進むにつれ
て、従来の製造方法では、電気的動作に重要なしきい値
の制御が困難になっている。エレベーティッドソースド
レイン（elevated sourcedrain）構造によれば、このよ
うな問題を解決したトランジスタを実現することができ
る。
【０００３】しかし、半導体基板上に選択的にエピタキ
シャル薄膜を形成した場合、絶縁膜に接するエピタキシ
ャル薄膜の端面にファセットが発生するという問題が生
じる。ファセットが生じると所定深さの能動領域が得ら
れなくなり、トランジスタの微細な動作に影響する。ま
た、ファセットが半導体基板に達している場合には、エ
ピタキシャル薄膜上に形成する導電層と半導体基板が接
触し、局所的なリーク電流が発生する。
【０００４】ファセットが発生する原因を説明するた
め、面方位（１００）面を表面とするシリコン基板上
に、開口部を有する酸化膜を形成する。この開口部を埋
めるようにエピタキシャル薄膜をシリコンにより形成す
る。エピタキシャル成長法によれば、シリコン基板の面
方位（１００）面と同じ面方位のエピタキシャル薄膜を
形成することができる。しかし、エピタキシャル薄膜が
酸化膜側壁に接する部分で、エピタキシャル薄膜中のシ
リコン原子は酸化膜側壁側に表面自由エネルギの不利が
生じる。この表面自由エネルギの不利を解消するため、
エピタキシャル薄膜は酸化膜側壁との境界部にファセッ
トを生じさせ、酸化膜と接する状態を避けようとする。
【０００５】このようなファセットの発生には、表面自
由エネルギを最小にしようとする熱力学的効力が働く。
その結果、形成されるエピタキシャル薄膜が有する面方
位（１００）面よりも表面自由エネルギの小さい（３１
１）面が、酸化膜に接するエピタキシャル薄膜の端面に
ファセットとして形成される。
【０００６】このような問題を解決することを目的とし
て、たとえば特許第２６３８２６１号公報に、ガスソー
スを用いてシリコンからなるエピタキシャル薄膜を形成
する方法が開示されている。本公報によれば、成長温度
が４００℃以上８００℃以下、ソースガス分圧の真空度
が１．３×１０-3Ｐａ以上１．３×１０-1Ｐａ以下の範
囲内で、少なくとも成長温度またはソースガス分圧のい
ずれか一方を変化させる。より具体的には、上述の範囲
内で成長温度を下げるか、またはガス原料の流量を増す
ことで、ファセットが生じないエピタキシャル薄膜を選
択的に形成することができる。
【０００７】
【発明が解決しようとする課題】上述のとおり成長温度
を下げ、ガス原料の流量を増す条件でエピタキシャル薄
膜を形成すれば、ファセットは徐々に小さくなり、所定
の条件下でファセットは消滅する。しかし、ある範囲を
超えて、成長温度を下げガス原料の流量を増した場合に
は、ファセットにかわりバンプが発生する。バンプは、
酸化膜側壁付近のエピタキシャル薄膜の表面に、丸みを
おびた形状に形成される。バンプが大きくなると、所定
深さの能動領域が得られなくなり、トランジスタの微細
な動作に影響する。
【０００８】したがって、平坦なエピタキシャル薄膜の
表面を得るためには、所定の範囲に成長温度およびガス
流量を制御することが必要である。従来技術において
は、具体的にどのような範囲に成長温度およびガス原料
の流量を制御すれば平坦なエピタキシャル薄膜を形成で
きるかが不明であった。
【０００９】そこで本発明の目的は、上記の課題を解決
することであり、成長温度およびガス原料の流量を制御
し、平坦なエピタキシャル薄膜を選択的に形成する方法
を提供することである。
【００１０】
【課題を解決するための手段】この発明に従ったエピタ
キシャル薄膜の形成方法は、成膜雰囲気に供給するガス
原料の流量を制御して、半導体基板上に選択的にエピタ
キシャル薄膜を形成する方法であって、所定の温度条件
下で、成膜雰囲気に供給するガス原料の流量を変化させ
ることによって、エピタキシャル薄膜の成長速度とガス
原料の流量との関係を求める工程を備える。エピタキシ
ャル薄膜の成長速度とガス原料の流量との関係を求める
工程は、エピタキシャル薄膜の成長速度がガス原料の流
量に、ほぼ比例する供給律速領域と、エピタキシャル薄
膜の成長速度が、ほぼ一定である反応律速領域と、供給
律速領域と反応律速領域の間に位置する中間領域とを求
める工程を含む。エピタキシャル薄膜を形成する方法
は、さらに、中間領域の流量でガス原料を供給して半導
体基板上にエピタキシャル薄膜を形成する工程を備え
る。
【００１１】このように構成されたエピタキシャル薄膜
を形成する方法においては、エピタキシャル薄膜の成長
速度とガス原料の流量との関係を求める工程において、
成長速度とガス原料の流量との関係が、変化させたガス
原料の流量の間で供給律速領域、中間領域および反応律
速領域となる場合の成長温度を把握することができる。
また、把握した成長温度において、エピタキシャル薄膜
の成長速度とガス原料の流量との関係が中間領域となる
流量を把握することができる。
【００１２】また、半導体基板上にエピタキシャル薄膜
を形成する工程において、成膜雰囲気を上述のガス原料
の流量および成長温度に制御する。これにより、平坦な
エピタキシャル薄膜を形成することができ、半導体素子
の微細化に対応した高性能なトランジスタを実現するこ
とができる。
【００１３】また、ガス原料は、シラン（ＳｉＨ4）、
ジシラン（Ｓｉ2Ｈ6）およびゲルマン（ＧｅＨ4）から
なる群より選ばれた少なくとも一種を含んでもよい。エ
ピタキシャル薄膜は、シリコン、ゲルマニウムおよびシ
リコン−ゲルマニウム混晶からなる群より選ばれた少な
くとも一種を含んでもよい。半導体基板は、シリコン、
ゲルマニウムおよびシリコン−ゲルマニウム混晶からな
る群より選ばれた少なくとも一種を含んでもよい。
【００１４】さらに、半導体基板上にはゲート電極と、
ゲート電極の側壁に接触するように側壁絶縁膜とが形成
されており、中間領域の流量でガス原料を供給して半導
体基板上にエピタキシャル薄膜を形成する工程は、側壁
絶縁膜に接触するエピタキシャル薄膜を形成する工程を
含んでもよい。側壁絶縁膜は、酸化膜または窒化膜を含
んでもよい。
【００１５】このように構成されたエピタキシャル薄膜
を形成する方法においては、側壁絶縁膜の側壁と形成す
るエピタキシャル薄膜とが接する部分に、ファセットま
たはバンプが発生せず、平坦なエピタキシャル薄膜を半
導体基板上に形成する。これにより、半導体素子間の電
気的な分離を完全とし、半導体素子の微細化に対応した
高性能なトランジスタを実現することができる。
【００１６】さらに、エピタキシャル薄膜の成長速度と
ガス原料の流量との関係を求める工程は、エピタキシャ
ル薄膜の（１００）面方向の成長速度β（１００）と、
エピタキシャル薄膜の（３１１）面方向の成長速度β
（３１１）との比β（３１１）／β（１００）が０．８
５以上０．９５以下となる中間領域を求める工程を含ん
でもよい。
【００１７】このように構成されたエピタキシャル薄膜
を形成する方法においては、上述のエピタキシャル薄膜
の成長速度とガス原料の流量の関係を求める工程におい
て、β（３１１）／β（１００）が０．８５以上０．９
５以下となる中間領域のガス原料の流量および成長温度
を把握することができる。また半導体基板上にエピタキ
シャル薄膜を形成する工程において、成膜雰囲気を上述
のガス原料の流量および成長温度に制御する。これによ
り、平坦なエピタキシャル薄膜を形成することができ、
半導体素子の微細化に対応した高性能なトランジスタを
実現することができる。
【００１８】
【発明の実施の形態】この発明の実施の形態について、
図面を参照して説明する。
【００１９】（実施の形態１）図１は、この発明の実施
の形態１におけるエピタキシャル薄膜の形成方法を示す
グラフである。
【００２０】図１を参照して、縦軸にエピタキシャル薄
膜の成長速度β（１００）、横軸にガス原料の流量をと
り、ガス原料の流量をｍからｎまで変化させた場合の成
長速度β（１００）と流量の関係を示している。高温
度、中温度および低温度の温度条件下でエピタキシャル
薄膜を形成し、成長速度β（１００）と流量の関係を表
したのが、それぞれ実線１、２および３である。
【００２１】実線１は単調増加の直線であり、成長速度
β（１００）がガス原料の流量に比例している。これ
は、成長温度が比較的高温であるため、供給したガス原
料の流量に応じてエピタキシャル薄膜が形成されるから
である。実線１が示す領域を供給律速領域４ａと呼ぶ。
【００２２】実線３は水平線であり、ガス原料の流量に
かかわらず成長速度β（１００）が一定である。これ
は、成長温度が比較的低温であるため、供給したガス原
料が反応せず消費されないからである。実線３が示す領
域を反応律速領域６ｃと呼ぶ。
【００２３】実線２はガス原料の流量の増加に従い、単
調増加の直線ＭＡ、曲線ＡＢおよび水平線ＢＮから構成
されている。したがって、ガス原料の流量がｍからａの
間では、成長速度はガス原料の流量に比例し、ガス原料
の流量がｂからｎの間では、ガス原料の流量にかかわら
ず成長速度が一定である。ａおよびｂはそれぞれ、点Ａ
および点Ｂに対応するガス原料の流量である。実線２を
構成する単調増加の直線ＭＡが示す領域を供給律速領域
４ｂ、曲線ＡＢが示す領域を中間領域５ｂ、水平線ＢＮ
が示す領域を反応律速領域６ｂと呼ぶ。
【００２４】したがって、ガス原料の流量をｍからｎま
で変化させて、エピタキシャル薄膜を形成した場合、成
長速度β（１００）とガス原料の流量との関係が中間領
域５ｂとなる場合が生じるのは、成長温度が中温度のと
きである。このとき、中間領域５ｂとなるガス原料の流
量はａからｂの間の流量であり、たとえばガス原料の流
量はｐである。流量ｐは図１中の点Ｐに対応する流量で
あり、点Ｐは、単調増加の直線ＭＡおよび水平線ＢＮを
それぞれ延長した直線７および８の交点である。
【００２５】図２は、この発明の実施の形態１において
エピタキシャル薄膜を示す断面図である。
【００２６】図２を参照して、半導体基板１１上に絶縁
膜１３が形成されている。絶縁膜１３に半導体基板１１
の表面１６に達する凹部１５が形成されている。凹部１
５を埋めるようにエピタキシャル薄膜１２が形成されて
いる。エピタキシャル薄膜１２はその表面が平坦に形成
されている。
【００２７】（１００）面を表面とする半導体基板１１
上に、凹部１５を埋めるようにしてエピタキシャル薄膜
１２を形成する。この際、成長温度を中温度、供給する
ガス原料の流量をｐと制御して、エピタキシャル薄膜１
２を形成する。
【００２８】このようなエピタキシャル薄膜の形成方法
においては、図２を参照して絶縁膜１３の側壁と形成す
るエピタキシャル薄膜１２とが接する部分にファセット
またはバンプが発生せず、平坦なエピタキシャル薄膜１
２を半導体基板１１上に形成することができる。これに
より、半導体素子間の電気的な分離を完全とし、半導体
素子の微細化に対応した高性能なトランジスタを実現す
ることができる。
【００２９】以下、この発明の実施の形態１において、
エピタキシャル薄膜の表面にファセットまたはバンプが
発生する場合を説明する。
【００３０】図３は、この発明の実施の形態１におい
て、高温度の成長温度で形成されたエピタキシャル薄膜
を示す断面図である。
【００３１】図３を参照して、絶縁膜１３の側壁と形成
されたエピタキシャル薄膜１２とが接する部分にファセ
ット１４が形成されている。ファセット１４は（３１
１）面の面方位を有する。成長温度が比較的高温である
場合、ガス原料の吸着分子はエピタキシャル薄膜１２の
結晶表面上を自由に移動することができる。このため、
表面自由エネルギを最小にしようとする熱力学的効力に
従い、（１００）面よりも表面自由エネルギの小さい
（３１１）面がファセット１４として形成される。
【００３２】図４は、この発明の実施の形態１におい
て、低温度の成長温度で形成されたエピタキシャル薄膜
を示す断面図である。
【００３３】図４を参照して、絶縁膜１３の側壁と形成
されたエピタキシャル薄膜１２とが接する部分にバンプ
２１が形成されている。成長温度が比較的低温である場
合、ガス原料の吸着分子はエピタキシャル薄膜１２の結
晶表面上を自由に移動することができない。このため、
吸着分子は表面自由エネルギを最小とする熱力学的に最
適な位置まで移動することができず、ファセットが生じ
ない。加えて、絶縁膜１３の表面よりガス原料の吸着分
子が供給される。この吸着分子もエピタキシャル薄膜１
２の結晶表面上を自由に移動することができない。この
ため、絶縁膜１３の側壁と形成されたエピタキシャル薄
膜１２とが接する部分に存在する吸着分子の密度が高く
なり、バンプ２１が発生する。
【００３４】図５は、この発明の実施の形態１におい
て、中温度の成長温度で、かつ供給律速領域の流量のガ
ス原料を供給し、形成されたエピタキシャル薄膜を示す
断面図である。
【００３５】図５を参照して、絶縁膜１３の側壁と形成
されたエピタキシャル薄膜１２とが接する部分にファセ
ット１４が形成されている。絶縁膜１３の表面にはガス
原料の吸着分子３２が、エピタキシャル薄膜１２の表面
にはガス原料の吸着分子３１が存在する。供給されるガ
ス原料の流量ＦDSは比較的小さいため、エピタキシャル
薄膜１２の結晶表面上に存在する吸着分子３１の密度は
低い。このため、ガス原料の吸着分子３１はエピタキシ
ャル薄膜１２の結晶表面上を自由に移動することがで
き、吸着分子３１の移動距離λSは長くなる。そして、
表面自由エネルギを最小にしようとする熱力学的効力に
従い、（１００）面よりも表面自由エネルギの小さい
（３１１）面がファセット１４として形成される。な
お、吸着分子３２が絶縁膜１３からファセット１４面に
供給されるが、その流量Ｆadは比較的小さい。また、吸
着分子３２はエピタキシャル薄膜１２の結晶表面上を自
由に移動することができるため、ファセット１４の形成
を妨げることはない。
【００３６】図６は、この発明の実施の形態１におい
て、中温度の成長温度で、かつ反応律速領域の流量のガ
ス原料を供給し、形成されたエピタキシャル薄膜を示す
断面図である。
【００３７】図６を参照して、絶縁膜１３の側壁と形成
されたエピタキシャル薄膜１２とが接する部分にバンプ
２１が形成されている。絶縁膜１３の表面にはガス原料
の吸着分子３２が、エピタキシャル薄膜１２の表面には
ガス原料の吸着分子３１が存在する。供給されるガス原
料の流量ＦDSは比較的大きいため、エピタキシャル薄膜
１２の結晶表面上に存在する吸着分子３１の密度は高
い。これにより吸着サイト（吸着分子が反応しやすい位
置）が吸着分子３１の近くに発生し、吸着分子３１の移
動距離λSは短くなる。したがって、吸着分子３１は表
面自由エネルギを最小とする熱力学的に最適な位置まで
移動することができず、ファセットが生じない。加え
て、吸着分子３２が絶縁膜１３からエピタキシャル薄膜
１２の表面に供給され、その流量Ｆadは比較的大きい。
また、吸着分子３２はエピタキシャル薄膜１２の結晶表
面上を自由に移動することができない。このため、絶縁
膜１３の側壁と形成されたエピタキシャル薄膜１２とが
接する部分に存在する吸着分子の密度が高くなり、バン
プ２１が発生する。
【００３８】以下、この発明の実施の形態１を具体的に
実施した場合について説明する。図７は、この発明の実
施の形態１において使用するＣＶＤ（Chemical Vapor D
eposition)成膜装置を示す図である。
【００３９】図７を参照して、チャンバ７４の内部に上
部ゾーン６１および下部ゾーン６２が形成されている。
チャンバ７４の側面に、上部ゾーン６１および下部ゾー
ン６２から外部に通ずる排気口６４および６５がそれぞ
れ形成されている。排気口６４および６５は図示しない
真空ポンプに連結されている。チャンバ７４の側面に水
冷ジャケット７３が形成されている。上部ゾーン６１の
内部に、下部ゾーン６２と面してヒータ６８と反射板６
９が並列して形成されている。反射板６９により効率良
くヒータ６８で輻射加熱することができる。下部ゾーン
６２の内部には、ヒータ６８に面したガス噴出口７０を
備えるシャワーヘッド６７が形成されている。シャワー
ヘッド６７は、チャンバ７４の外部に通ずる供給管６６
を備えている。供給管６６に供給するガスはシャワーヘ
ッド６７内部で拡散し、ガス噴出口７０から均一に照射
される。ガスは排気口６４および６５から図示しない真
空ポンプにより外部に排出される。
【００４０】この発明の実施の形態１は上部ゾーン６１
と下部ゾーン６２の境界にシリコン基板９２を、シリコ
ン基板９２の表面がガス噴出口７０に面するように設置
した。ヒータ６８によりシリコン基板９２を輻射加熱し
た。ジシランガス７２を供給管６６から供給し、ガス噴
出口７０からシリコン基板９２の表面に照射した。ジシ
ランガス７２の流量を０．５ｓｃｃｍから３．０ｓｃｃ
ｍまで変化させ、７００℃、６５０℃および６００℃の
温度条件下でシリコン薄膜を形成した。それぞれの条件
下においての、シリコン薄膜の成長速度β（１００）を
測定した。
【００４１】図８は、この発明の実施の形態１における
エピタキシャル薄膜の形成方法を示すグラフの具体例で
ある。図８で示すグラフは、図１で示すグラフに対応す
る。
【００４２】図８を参照して、縦軸にシリコン薄膜の成
長速度β（１００）、横軸にジシランガス７２の流量を
とり、成長速度β（１００）と流量の関係を示した。７
００℃、６５０℃および６００℃の温度条件下で成長速
度β（１００）と流量の関係を表したのが、それぞれ実
線８１、８２および８３である。
【００４３】図８と図１を比較して、図８の実線８１、
８２および８３が、図１の実線１，２および３に対応し
ている。図８の７００℃、６５０℃および６００℃が、
図１の高温度、中温度および低温度に対応している。
【００４４】したがって、成長速度β（１００）とジシ
ランガス７２の流量との関係が図１における中間領域５
ｂとなる場合が生じるのは、成長温度が６５０℃のとき
であった。このとき、中間領域５ｂとなるジシランガス
７２の流量は１．５ｓｃｃｍから２．８ｓｃｃｍの間の
流量であり、たとえばジシランガス７２の流量は２．１
ｓｃｃｍであった。流量２．１ｓｃｃｍは図８中の点Ｐ
に対応する流量であり、点ＰはＭＡおよびＢＮをそれぞ
れ延長した直線８４および８５の交点である。
【００４５】図９は、この発明の実施の形態１において
エピタキシャル薄膜を示す断面図である。
【００４６】図９を参照して、シリコン基板９２上にゲ
ート電極９５がゲート酸化膜９４を介して形成されてい
る。さらにゲート電極９５上に保護酸化膜９６が形成さ
れている。ゲート電極９５の側壁に接触するように側壁
酸化膜９７が形成されている。側壁酸化膜９７にシリコ
ン基板９２の表面９８に達する凹部９９が形成されてい
る。凹部９９を埋めるようにシリコン薄膜９３が形成さ
れている。シリコン薄膜９３はその表面が平坦に形成さ
れている。
【００４７】この発明の実施の形態１は、シリコン基板
９２上にゲート酸化膜９４、ゲート電極９５および保護
酸化膜９６を順に形成した。ゲート電極９５の側壁に凹
部９９を備える側壁酸化膜９７を形成した。凹部９９を
埋めるようにシリコン薄膜９３を形成した。このとき、
成長温度を６５０℃、供給するジシランガス７２の流量
を２．１ｓｃｃｍと制御した。
【００４８】この発明の実施の形態１に従ったエピタキ
シャル薄膜の形成方法は、所定の温度条件下で、成膜雰
囲気に供給するガス原料としてのジシランガス７２の流
量を変化させることによって、エピタキシャル薄膜とし
てのシリコン薄膜の成長速度とジシランガス７２の流量
との関係を求める。シリコン薄膜の成長速度がジシラン
ガス７２の流量に、ほぼ比例する供給律速領域４ａ、４
ｂと、エピタキシャル薄膜の成長速度が、ほぼ一定であ
る反応律速領域６ｂ、６ｃと、供給律速領域と反応律速
領域の間に位置する中間領域５ｂとを求める。中間領域
５ｂの流量でジシランガス７２を供給して半導体基板と
してのシリコン基板９２上にシリコン薄膜９３を形成す
る。
【００４９】ガス原料は、シラン、ジシランおよびゲル
マンからなる群より選ばれた少なくとも一種としてのジ
シランを含む。エピタキシャル薄膜は、シリコン、ゲル
マニウムおよびシリコン−ゲルマニウム混晶からなる群
より選ばれた少なくとも一種としてのシリコンを含む。
半導体基板は、シリコン、ゲルマニウムおよびシリコン
−ゲルマニウム混晶からなる群より選ばれた少なくとも
一種としてのシリコンを含む。
【００５０】シリコン基板９２上にはゲート電極９５
と、ゲート電極９５の側壁に接触するように側壁絶縁膜
としての側壁酸化膜９７とが形成されており、中間領域
５ｂの流量でガス原料としてのジシランガス７２を供給
してシリコン基板９２上にエピタキシャル薄膜を形成す
る工程は、側壁酸化膜９７に接触するシリコン薄膜９３
を形成する工程を含む。側壁絶縁膜としての側壁酸化膜
９７は、酸化膜を含む。
【００５１】このように実施されたエピタキシャル薄膜
の形成方法において、図９を参照して、側壁酸化膜９７
の側壁と形成するシリコン薄膜９３とが接する部分にフ
ァセットまたはバンプが発生せず、平坦なシリコン薄膜
９３をシリコン基板９２上に形成することができた。
【００５２】図１０は、７００℃の成長温度で、かつ
１．０ｓｃｃｍの流量のジシランガスを供給し、形成さ
れたエピタキシャル薄膜を示す断面図である。図１１
は、６００℃の成長温度で、かつ１．０ｓｃｃｍの流量
のジシランガスを供給し、形成されたエピタキシャル薄
膜を示す断面図である。
【００５３】図１０を参照して、側壁酸化膜９７と形成
されたシリコン薄膜９３とが接する部分にファセット１
４が形成された。図１１を参照して、側壁酸化膜９７と
形成されたシリコン薄膜９３とが接する部分にバンプ２
１が形成された。
【００５４】（実施の形態２）図１２は、この発明の実
施の形態２におけるエピタキシャル薄膜の成長速度とフ
ァセットの成長速度を示した断面図である。
【００５５】図１２（ａ）を参照して、絶縁膜１３の側
壁をＹ軸、半導体基板１１の表面をＸ軸にとり、エピタ
キシャル薄膜１２の（１００）面方向の成長速度をβ
（１００）、エピタキシャル薄膜１２の（３１１）面方
向の成長速度をβ（３１１）とする。ファセット１４は
（３１１）面の面方位を有する。エピタキシャル薄膜１
２の表面４２とファセット１４の表面４１とがなす角度
をθとする。半導体基板１１の表面とファセット１４の
表面４１が有する面方位により、θ＝２５°となる。
【００５６】エピタキシャル薄膜１２が形成し始めてか
らｔ秒後の、エピタキシャル薄膜１２の高さＹ（１０
０）およびファセット１４の高さＹ（３１１）はそれぞ
れ以下の式で表すことができる。
【００５７】Ｙ（１００）＝β（１００）・ｔ Ｙ（３１１）＝（ｔａｎθ）・Ｘ＋β（３１１）・ｔ／ｃ
ｏｓθ 図１２（ｂ）を参照して、絶縁膜１３の側壁と形成され
たエピタキシャル薄膜１２とが接する部分にファセット
１４が形成されている。このとき、Ｘ＝０でのＹ（１０
０）の値はＹ（３１１）の値よりも大きいので、エピタ
キシャル薄膜の（１００）面方向の成長速度β（１０
０）と、エピタキシャル薄膜の（３１１）面方向の成長
速度β（３１１）との比β（３１１）／β（１００）は
０．９よりも小さくなる。
【００５８】図１２（ｃ）を参照して、エピタキシャル
薄膜１２の表面４２が平坦に形成されている。このと
き、Ｘ＝０でのＹ（１００）とＹ（３１１）の値が一致
するので、エピタキシャル薄膜の（１００）面方向の成
長速度β（１００）と、エピタキシャル薄膜の（３１
１）面方向の成長速度β（３１１）との比β（３１１）
／β（１００）は０．９となる。
【００５９】図１２（ｄ）を参照して、絶縁膜１３の側
壁と形成されたエピタキシャル薄膜１２とが接する部分
にバンプ２１が形成されている。このとき、Ｘ＝０での
Ｙ（１００）の値はＹ（３１１）の値よりも小さいの
で、エピタキシャル薄膜の（１００）面方向の成長速度
β（１００）と、エピタキシャル薄膜の（３１１）面方
向の成長速度β（３１１）との比β（３１１）／β（１
００）は０．９よりも大きくなる。なお、この場合、β
（３１１）／β（１００）の値は物理的な意味の相対的
成長速度を正確に表していないが、エピタキシャル薄膜
１２の表面４２の形状を便宜的に表すことができ有意義
である。
【００６０】図１３は、この発明の実施の形態２におけ
るエピタキシャル薄膜の形成方法を示すグラフである。
【００６１】図１３を参照して、縦軸にエピタキシャル
薄膜の相対的成長速度β（３１１）／β（１００）、横
軸にガス原料の流量をとり、ガス原料の流量をｍからｎ
まで変化させた場合のβ（３１１）／β（１００）と流
量の関係を示している。高温度、中温度および低温度の
温度条件下でエピタキシャル薄膜を形成し、β（３１
１）／β（１００）と流量の関係を表したのが、それぞ
れ実線５３、５２および５１である。相対的成長速度β
（３１１）／β（１００）の値が０．８５よりも小さい
領域をファセット発生領域５５、相対的成長速度β（３
１１）／β（１００）の値が０．８５以上０．９５以下
の領域を平坦領域５６、相対的成長速度β（３１１）／
β（１００）の値が０．９５よりも大きい領域をバンプ
発生領域５４としている。
【００６２】実線５３は、ファセット発生領域５５に属
している。これは、図３を参照して高温度の成長温度で
エピタキシャル薄膜１２が形成された場合、絶縁膜１３
の側壁と形成されたエピタキシャル薄膜１２とが接する
部分にファセット１４が形成されることに対応する。
【００６３】実線５１は、バンプ発生領域５４に属して
いる。これは、図４を参照して低温度の成長温度でエピ
タキシャル薄膜１２が形成された場合、絶縁膜１３の側
壁と形成されたエピタキシャル薄膜１２とが接する部分
にバンプ２１が形成されることに対応する。
【００６４】実線５２は、ガス原料の流量が小さいとき
はファセット発生領域５５に属する。ガス原料の流量を
増加させるに従って、平坦領域５６、バンプ発生領域５
４へと移行する。これは、図２、図５および図６を参照
して、ガス原料の流量が小さいときはファセット１４が
形成され、ガス流量を増加させるに従ってエピタキシャ
ル薄膜１２の表面が平坦となり、やがてバンプ２１が形
成されることに対応する。相対的成長速度β（３１１）
／β（１００）の値が０．８５以上０．９５以下となる
ときのガス原料の流量はｅからｆまでの間の流量であ
る。ｅからｆまでの間のガス原料の流量は、実施の形態
１において中間領域５ｂとなるａからｂの間の流量に含
まれる。
【００６５】図２を参照して、（１００）面を表面とす
る半導体基板１１上に、凹部１５を埋めるようにエピタ
キシャル薄膜１２を形成する。この際、成長温度を中温
度、供給するガス原料の流量をｃと制御して、エピタキ
シャル薄膜１２を形成する。ｃは相対的成長速度β（３
１１）／β（１００）の値が０．９となるガス原料の流
量である。
【００６６】このようなエピタキシャル薄膜の形成方法
においては、図２を参照して絶縁膜１３の側壁と形成す
るエピタキシャル薄膜１２とが接する部分にファセット
またはバンプが発生せず、平坦なエピタキシャル薄膜１
２を半導体基板１１上に形成することができる。これに
より、半導体素子間の電気的な分離を完全とし、半導体
素子の微細化に対応した高性能なトランジスタを実現す
ることできる。
【００６７】以下、この発明の実施の形態２を具体的に
実施した場合について説明する。実施の形態２では、実
施の形態１でシリコン薄膜の成長速度β（１００）を測
定する工程において、シリコン薄膜の（３１１）面方向
の成長速度β（３１１）も測定した。
【００６８】図１４は、この発明の実施の形態２におけ
るエピタキシャル薄膜の形成方法を示すグラフである。
図１４で示すグラフは、図１３で示すグラフに対応す
る。
【００６９】図１４を参照して、縦軸にシリコン薄膜の
相対的成長速度β（３１１）／β（１００）、横軸にジ
シランガスの流量をとり、相対的成長速度β（３１１）
／β（１００）と流量の関係を示した。７００℃、６５
０℃および６００℃の温度条件下のβ（３１１）／β
（１００）とジシランガスの流量との関係を表したの
が、それぞれ実線１０３、１０２および１０１である。
β（３１１）／β（１００）の値が０．８５以上０．９
５以下となる成長温度は６５０℃であり、そのときのジ
シランガス７２の流量は１．８ｓｃｃｍから２．６ｓｃ
ｃｍであった。また、β（３１１）／β（１００）の値
が０．９となるジシランガス７２の流量は２．２ｓｃｃ
ｍであった。なお、ジシランガス７２の流量１．８ｓｃ
ｃｍから２．６ｓｃｃｍは、実施の形態１で中間領域５
ｂとなる１．５ｓｃｃｍから２．８ｓｃｃｍの間の流量
に含まれた。
【００７０】この発明の実施の形態２は、図９を参照し
て凹部９９を埋めるようにシリコン薄膜９３を形成し
た。このとき、成長温度を６５０℃、供給するジシラン
ガス７２の流量を２．２ｓｃｃｍと制御した。
【００７１】この発明の実施の形態２に従ったエピタキ
シャル薄膜の形成方法は、シリコン薄膜９３の（１０
０）面方向の成長速度β（１００）と、シリコン薄膜９
３の（３１１）面方向の成長速度β（３１１）との比β
（３１１）／β（１００）が０．８５以上０．９５以下
となる中間領域５ｂを求める。
【００７２】このように実施されたエピタキシャル薄膜
の形成方法において、図９を参照して、側壁酸化膜９７
の側壁と形成するシリコン薄膜９３とが接する部分にフ
ァセットまたはバンプが発生せず、平坦なシリコン薄膜
９３をシリコン基板９２上に形成することができた。
【００７３】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００７４】
【発明の効果】以上説明したように、この発明に従え
ば、成長温度およびガス原料の流量を制御し、平坦なエ
ピタキシャル薄膜を選択的に形成する方法を提供するこ
とができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１におけるエピタキシ
ャル薄膜の形成方法を示すグラフである。
【図２】 図１で示すエピタキシャル薄膜の形成方法に
おいてエピタキシャル薄膜を示す断面図である。
【図３】 図１で示すエピタキシャル薄膜の形成方法に
おいて、高温度の成長温度で形成されたエピタキシャル
薄膜を示す断面図である。
【図４】 図１で示すエピタキシャル薄膜の形成方法に
おいて、低温度の成長温度で形成されたエピタキシャル
薄膜を示す断面図である。
【図５】 図１で示すエピタキシャル薄膜の形成方法に
おいて、中温度の成長温度で、かつ供給律速領域の流量
のガス原料を供給し、形成されたエピタキシャル薄膜を
示す断面図である。
【図６】 図１で示すエピタキシャル薄膜の形成方法に
おいて、中温度の成長温度で、かつ反応律速領域の流量
のガス原料を供給し、形成されたエピタキシャル薄膜を
示す断面図である。
【図７】 図１で示すエピタキシャル薄膜の形成方法に
おいて使用するＣＶＤ成膜装置を示す図である。
【図８】 図１で示すエピタキシャル薄膜の形成方法を
示すグラフの具体例である。
【図９】 図１で示すエピタキシャル薄膜の形成方法に
おけるエピタキシャル薄膜を示す断面図である。
【図１０】 図１で示すエピタキシャル薄膜の形成方法
において、７００℃の成長温度で、かつ１．０ｓｃｃｍ
の流量のジシランガスを供給し、形成されたエピタキシ
ャル薄膜を示す断面図である。
【図１１】 図１で示すエピタキシャル薄膜の形成方法
において、６００℃の成長温度で、かつ１．０ｓｃｃｍ
の流量のジシランガスを供給し、形成されたエピタキシ
ャル薄膜を示す断面図である。
【図１２】 この発明の実施の形態２におけるエピタキ
シャル薄膜の成長速度とファセットの成長速度を示した
断面図である。
【図１３】 同実施の形態におけるエピタキシャル薄膜
の形成方法を示すグラフである。
【図１４】 図１３で示すエピタキシャル薄膜の形成方
法を示すグラフである。
【符号の説明】
４ａ、４ｂ 供給律速領域、５ｂ 中間領域、６ｂ、６
ｃ 反応律速領域、１１ 半導体基板、１２ エピタキ
シャル薄膜、７２ ジシランガス、９２ シリコン基
板、９３ シリコン薄膜、９５ ゲート電極、９７ 側
壁酸化膜。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K030 AA06 BA09 BA44 BB02 BB06 BB12 CA04 CA17 FA10 JA05 JA12 JA20 LA02 5F045 AA03 AB02 AC01 AD10 AF03 BB02 DB02 DP05 EE12 EF05 EK07 5F140 AA00 AA06 BA01 BA03 BA05 BA16 BA20 BG08 BG12 BG20 BH06 BK18

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 成膜雰囲気に供給するガス原料の流量を
    制御して、半導体基板上に選択的にエピタキシャル薄膜
    を形成する方法であって、 所定の温度条件下で、前記成膜雰囲気に供給するガス原
    料の流量を変化させることによって、前記エピタキシャ
    ル薄膜の成長速度と前記ガス原料の流量との関係を求め
    る工程を備え、 前記エピタキシャル薄膜の成長速度と前記ガス原料の流
    量との関係を求める工程は、 前記エピタキシャル薄膜の成長速度が前記ガス原料の流
    量に、ほぼ比例する供給律速領域と、前記エピタキシャ
    ル薄膜の成長速度が、ほぼ一定である反応律速領域と、
    前記供給律速領域と前記反応律速領域の間に位置する中
    間領域とを求める工程を含み、さらに、 前記中間領域の流量でガス原料を供給して前記半導体基
    板上に前記エピタキシャル薄膜を形成する工程を備え
    た、エピタキシャル薄膜の形成方法。
  2. 【請求項２】 前記ガス原料は、シラン、ジシランおよ
    びゲルマンからなる群より選ばれた少なくとも一種を含
    む、請求項１に記載のエピタキシャル薄膜の形成方法。
  3. 【請求項３】 前記エピタキシャル薄膜は、シリコン、
    ゲルマニウムおよびシリコン−ゲルマニウム混晶からな
    る群より選ばれた少なくとも一種を含む、請求項１に記
    載のエピタキシャル薄膜の形成方法。
  4. 【請求項４】 前記半導体基板は、シリコン、ゲルマニ
    ウムおよびシリコン−ゲルマニウム混晶からなる群より
    選ばれた少なくとも一種を含む、請求項１に記載のエピ
    タキシャル薄膜の形成方法。
  5. 【請求項５】 前記半導体基板上にはゲート電極と、前
    記ゲート電極の側壁に接触するように側壁絶縁膜とが形
    成されており、前記中間領域の流量でガス原料を供給し
    て半導体基板上にエピタキシャル薄膜を形成する工程
    は、前記側壁絶縁膜に接触する前記エピタキシャル薄膜
    を形成する工程を含む、請求項１から４のいずれか１項
    に記載のエピタキシャル薄膜の形成方法。
  6. 【請求項６】 前記側壁絶縁膜は、酸化膜または窒化膜
    を含む、請求項５に記載のエピタキシャル薄膜の形成方
    法。
  7. 【請求項７】 前記エピタキシャル薄膜の成長速度と前
    記ガス原料の流量との関係を求める工程は、前記エピタ
    キシャル薄膜の（１００）面方向の成長速度β（１０
    ０）と、前記エピタキシャル薄膜の（３１１）面方向の
    成長速度β（３１１）との比β（３１１）／β（１０
    ０）が０．８５以上０．９５以下となる前記中間領域を
    求める工程を含む、請求項１から６のいずれか１項に記
    載のエピタキシャル薄膜の形成方法。
JP2002045822A 2002-02-22 2002-02-22 エピタキシャル薄膜の形成方法 Pending JP2003249451A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002045822A JP2003249451A (ja) 2002-02-22 2002-02-22 エピタキシャル薄膜の形成方法
US10/225,308 US6828182B2 (en) 2002-02-22 2002-08-22 Epitaxial thin film forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002045822A JP2003249451A (ja) 2002-02-22 2002-02-22 エピタキシャル薄膜の形成方法

Publications (1)

Publication Number Publication Date
JP2003249451A true JP2003249451A (ja) 2003-09-05

Family

ID=27750600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002045822A Pending JP2003249451A (ja) 2002-02-22 2002-02-22 エピタキシャル薄膜の形成方法

Country Status (2)

Country Link
US (1) US6828182B2 (ja)
JP (1) JP2003249451A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220808A (ja) * 2006-02-15 2007-08-30 Toshiba Corp 半導体装置及びその製造方法
JP2008305977A (ja) * 2007-06-07 2008-12-18 Univ Nagoya 窒化物半導体構造及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100423303C (zh) * 2005-06-09 2008-10-01 璨圆光电股份有限公司 发光二极管及其制造方法
US8080464B2 (en) * 2009-12-29 2011-12-20 MEMC Electronics Materials, Inc, Methods for processing silicon on insulator wafers
CN102465336B (zh) * 2010-11-05 2014-07-09 上海华虹宏力半导体制造有限公司 一种高锗浓度的锗硅外延方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2638261B2 (ja) 1990-07-17 1997-08-06 日本電気株式会社 シリコンの選択エピタキシヤル成長方法
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
US6117708A (en) * 1998-02-05 2000-09-12 Micron Technology, Inc. Use of residual organic compounds to facilitate gate break on a carrier substrate for a semiconductor device
US6703290B2 (en) * 1999-07-14 2004-03-09 Seh America, Inc. Growth of epitaxial semiconductor material with improved crystallographic properties
JP2001338988A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220808A (ja) * 2006-02-15 2007-08-30 Toshiba Corp 半導体装置及びその製造方法
JP2008305977A (ja) * 2007-06-07 2008-12-18 Univ Nagoya 窒化物半導体構造及びその製造方法

Also Published As

Publication number Publication date
US20030162365A1 (en) 2003-08-28
US6828182B2 (en) 2004-12-07

Similar Documents

Publication Publication Date Title
KR101869198B1 (ko) 에칭 방법, 기억 매체 및 에칭 장치
JP5361195B2 (ja) 微小特徴部位において欠陥を減少させたシリコン又はシリコンゲルマニウムの堆積
JP4364799B2 (ja) ナノ結晶を形成する方法
KR100373853B1 (ko) 반도체소자의 선택적 에피택시얼 성장 방법
US7358194B2 (en) Sequential deposition process for forming Si-containing films
US9217201B2 (en) Methods for forming layers on semiconductor substrates
TWI728798B (zh) 一種半導體薄膜平坦度改善的方法
TWI693628B (zh) 磊晶層和三維反及記憶體的形成方法、退火設備
CN106486374B (zh) 半导体结构的形成方法
JP2008507846A (ja) 単一ウエハチャンバを用いたナノ結晶シリコンの堆積
US7405140B2 (en) Low temperature formation of patterned epitaxial Si containing films
JP2003249451A (ja) エピタキシャル薄膜の形成方法
JP2007081361A5 (ja)
CN103871951B (zh) 沟槽填充方法
CN106571298B (zh) 半导体结构的形成方法
KR101006647B1 (ko) 성막 장치 및 성막 방법
CN105826232B (zh) 半导体结构的形成方法
US20030216000A1 (en) Methods of forming programmable memory devices
JP2000058484A (ja) プラズマｃｖｄによる薄膜形成方法とプラズマｃｖｄ装置
CN103474335A (zh) 小线宽沟槽式功率mos晶体管的制备方法
US7179707B2 (en) Method of forming gate electrode in semiconductor device
US7776679B2 (en) Method for forming silicon wells of different crystallographic orientations
JP4004277B2 (ja) 半導体装置の製造方法
CN106856191B (zh) 半导体结构及其形成方法
JP2004165533A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060404