JP2003249451A - エピタキシャル薄膜の形成方法 - Google Patents
エピタキシャル薄膜の形成方法Info
- Publication number
- JP2003249451A JP2003249451A JP2002045822A JP2002045822A JP2003249451A JP 2003249451 A JP2003249451 A JP 2003249451A JP 2002045822 A JP2002045822 A JP 2002045822A JP 2002045822 A JP2002045822 A JP 2002045822A JP 2003249451 A JP2003249451 A JP 2003249451A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- epitaxial thin
- flow rate
- raw material
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 194
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000002994 raw material Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000010408 film Substances 0.000 claims description 68
- 229910052710 silicon Inorganic materials 0.000 claims description 49
- 239000010703 silicon Substances 0.000 claims description 48
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 239000013078 crystal Substances 0.000 claims description 14
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 229910000078 germane Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 47
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Metallurgy (AREA)
- Chemical Vapour Deposition (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 成長温度およびガス原料の流量を制御し、平
坦なエピタキシャル薄膜を選択的に形成する方法を提供
する。 【解決手段】 成膜雰囲気に供給するガス原料の流量を
制御して、半導体基板上に選択的にエピタキシャル薄膜
を形成する方法は、所定の温度条件下で、成膜雰囲気に
供給するガス原料の流量を変化させることによって、エ
ピタキシャル薄膜の成長速度とガス原料の流量との関係
を求める工程を備える。エピタキシャル薄膜の成長速度
とガス原料の流量との関係を求める工程は、供給律速領
域4a、4bと反応律速領域6b、6cと中間領域5b
とを求める工程を含む。さらにエピタキシャル薄膜を形
成する方法は、中間領域5bの流量でガス原料を供給し
て半導体基板上にエピタキシャル薄膜を形成する工程を
備える。
坦なエピタキシャル薄膜を選択的に形成する方法を提供
する。 【解決手段】 成膜雰囲気に供給するガス原料の流量を
制御して、半導体基板上に選択的にエピタキシャル薄膜
を形成する方法は、所定の温度条件下で、成膜雰囲気に
供給するガス原料の流量を変化させることによって、エ
ピタキシャル薄膜の成長速度とガス原料の流量との関係
を求める工程を備える。エピタキシャル薄膜の成長速度
とガス原料の流量との関係を求める工程は、供給律速領
域4a、4bと反応律速領域6b、6cと中間領域5b
とを求める工程を含む。さらにエピタキシャル薄膜を形
成する方法は、中間領域5bの流量でガス原料を供給し
て半導体基板上にエピタキシャル薄膜を形成する工程を
備える。
Description
【0001】
【発明の属する技術分野】本発明は、一般的には、半導
体装置の製造方法に関するものであり、より特定的に
は、半導体基板上に選択的にエピタキシャル薄膜を形成
する方法に関するものである。
体装置の製造方法に関するものであり、より特定的に
は、半導体基板上に選択的にエピタキシャル薄膜を形成
する方法に関するものである。
【0002】
【従来の技術】酸化膜や窒化膜などの絶縁膜と、シリコ
ンなどの半導体基板が露出した部分とが混在する場合
に、半導体基板が露出した部分にのみ選択的にエピタキ
シャル薄膜を形成できることが広く知られている。エレ
ベーティッドソースドレイン(elevated source drai
n)と呼ばれる構造は、この技術を利用して能動領域
を、選択的に成膜されたエピタキシャル薄膜に形成する
ものである。近年、半導体素子の微細化が進むにつれ
て、従来の製造方法では、電気的動作に重要なしきい値
の制御が困難になっている。エレベーティッドソースド
レイン(elevated sourcedrain)構造によれば、このよ
うな問題を解決したトランジスタを実現することができ
る。
ンなどの半導体基板が露出した部分とが混在する場合
に、半導体基板が露出した部分にのみ選択的にエピタキ
シャル薄膜を形成できることが広く知られている。エレ
ベーティッドソースドレイン(elevated source drai
n)と呼ばれる構造は、この技術を利用して能動領域
を、選択的に成膜されたエピタキシャル薄膜に形成する
ものである。近年、半導体素子の微細化が進むにつれ
て、従来の製造方法では、電気的動作に重要なしきい値
の制御が困難になっている。エレベーティッドソースド
レイン(elevated sourcedrain)構造によれば、このよ
うな問題を解決したトランジスタを実現することができ
る。
【0003】しかし、半導体基板上に選択的にエピタキ
シャル薄膜を形成した場合、絶縁膜に接するエピタキシ
ャル薄膜の端面にファセットが発生するという問題が生
じる。ファセットが生じると所定深さの能動領域が得ら
れなくなり、トランジスタの微細な動作に影響する。ま
た、ファセットが半導体基板に達している場合には、エ
ピタキシャル薄膜上に形成する導電層と半導体基板が接
触し、局所的なリーク電流が発生する。
シャル薄膜を形成した場合、絶縁膜に接するエピタキシ
ャル薄膜の端面にファセットが発生するという問題が生
じる。ファセットが生じると所定深さの能動領域が得ら
れなくなり、トランジスタの微細な動作に影響する。ま
た、ファセットが半導体基板に達している場合には、エ
ピタキシャル薄膜上に形成する導電層と半導体基板が接
触し、局所的なリーク電流が発生する。
【0004】ファセットが発生する原因を説明するた
め、面方位(100)面を表面とするシリコン基板上
に、開口部を有する酸化膜を形成する。この開口部を埋
めるようにエピタキシャル薄膜をシリコンにより形成す
る。エピタキシャル成長法によれば、シリコン基板の面
方位(100)面と同じ面方位のエピタキシャル薄膜を
形成することができる。しかし、エピタキシャル薄膜が
酸化膜側壁に接する部分で、エピタキシャル薄膜中のシ
リコン原子は酸化膜側壁側に表面自由エネルギの不利が
生じる。この表面自由エネルギの不利を解消するため、
エピタキシャル薄膜は酸化膜側壁との境界部にファセッ
トを生じさせ、酸化膜と接する状態を避けようとする。
め、面方位(100)面を表面とするシリコン基板上
に、開口部を有する酸化膜を形成する。この開口部を埋
めるようにエピタキシャル薄膜をシリコンにより形成す
る。エピタキシャル成長法によれば、シリコン基板の面
方位(100)面と同じ面方位のエピタキシャル薄膜を
形成することができる。しかし、エピタキシャル薄膜が
酸化膜側壁に接する部分で、エピタキシャル薄膜中のシ
リコン原子は酸化膜側壁側に表面自由エネルギの不利が
生じる。この表面自由エネルギの不利を解消するため、
エピタキシャル薄膜は酸化膜側壁との境界部にファセッ
トを生じさせ、酸化膜と接する状態を避けようとする。
【0005】このようなファセットの発生には、表面自
由エネルギを最小にしようとする熱力学的効力が働く。
その結果、形成されるエピタキシャル薄膜が有する面方
位(100)面よりも表面自由エネルギの小さい(31
1)面が、酸化膜に接するエピタキシャル薄膜の端面に
ファセットとして形成される。
由エネルギを最小にしようとする熱力学的効力が働く。
その結果、形成されるエピタキシャル薄膜が有する面方
位(100)面よりも表面自由エネルギの小さい(31
1)面が、酸化膜に接するエピタキシャル薄膜の端面に
ファセットとして形成される。
【0006】このような問題を解決することを目的とし
て、たとえば特許第2638261号公報に、ガスソー
スを用いてシリコンからなるエピタキシャル薄膜を形成
する方法が開示されている。本公報によれば、成長温度
が400℃以上800℃以下、ソースガス分圧の真空度
が1.3×10-3Pa以上1.3×10-1Pa以下の範
囲内で、少なくとも成長温度またはソースガス分圧のい
ずれか一方を変化させる。より具体的には、上述の範囲
内で成長温度を下げるか、またはガス原料の流量を増す
ことで、ファセットが生じないエピタキシャル薄膜を選
択的に形成することができる。
て、たとえば特許第2638261号公報に、ガスソー
スを用いてシリコンからなるエピタキシャル薄膜を形成
する方法が開示されている。本公報によれば、成長温度
が400℃以上800℃以下、ソースガス分圧の真空度
が1.3×10-3Pa以上1.3×10-1Pa以下の範
囲内で、少なくとも成長温度またはソースガス分圧のい
ずれか一方を変化させる。より具体的には、上述の範囲
内で成長温度を下げるか、またはガス原料の流量を増す
ことで、ファセットが生じないエピタキシャル薄膜を選
択的に形成することができる。
【0007】
【発明が解決しようとする課題】上述のとおり成長温度
を下げ、ガス原料の流量を増す条件でエピタキシャル薄
膜を形成すれば、ファセットは徐々に小さくなり、所定
の条件下でファセットは消滅する。しかし、ある範囲を
超えて、成長温度を下げガス原料の流量を増した場合に
は、ファセットにかわりバンプが発生する。バンプは、
酸化膜側壁付近のエピタキシャル薄膜の表面に、丸みを
おびた形状に形成される。バンプが大きくなると、所定
深さの能動領域が得られなくなり、トランジスタの微細
な動作に影響する。
を下げ、ガス原料の流量を増す条件でエピタキシャル薄
膜を形成すれば、ファセットは徐々に小さくなり、所定
の条件下でファセットは消滅する。しかし、ある範囲を
超えて、成長温度を下げガス原料の流量を増した場合に
は、ファセットにかわりバンプが発生する。バンプは、
酸化膜側壁付近のエピタキシャル薄膜の表面に、丸みを
おびた形状に形成される。バンプが大きくなると、所定
深さの能動領域が得られなくなり、トランジスタの微細
な動作に影響する。
【0008】したがって、平坦なエピタキシャル薄膜の
表面を得るためには、所定の範囲に成長温度およびガス
流量を制御することが必要である。従来技術において
は、具体的にどのような範囲に成長温度およびガス原料
の流量を制御すれば平坦なエピタキシャル薄膜を形成で
きるかが不明であった。
表面を得るためには、所定の範囲に成長温度およびガス
流量を制御することが必要である。従来技術において
は、具体的にどのような範囲に成長温度およびガス原料
の流量を制御すれば平坦なエピタキシャル薄膜を形成で
きるかが不明であった。
【0009】そこで本発明の目的は、上記の課題を解決
することであり、成長温度およびガス原料の流量を制御
し、平坦なエピタキシャル薄膜を選択的に形成する方法
を提供することである。
することであり、成長温度およびガス原料の流量を制御
し、平坦なエピタキシャル薄膜を選択的に形成する方法
を提供することである。
【0010】
【課題を解決するための手段】この発明に従ったエピタ
キシャル薄膜の形成方法は、成膜雰囲気に供給するガス
原料の流量を制御して、半導体基板上に選択的にエピタ
キシャル薄膜を形成する方法であって、所定の温度条件
下で、成膜雰囲気に供給するガス原料の流量を変化させ
ることによって、エピタキシャル薄膜の成長速度とガス
原料の流量との関係を求める工程を備える。エピタキシ
ャル薄膜の成長速度とガス原料の流量との関係を求める
工程は、エピタキシャル薄膜の成長速度がガス原料の流
量に、ほぼ比例する供給律速領域と、エピタキシャル薄
膜の成長速度が、ほぼ一定である反応律速領域と、供給
律速領域と反応律速領域の間に位置する中間領域とを求
める工程を含む。エピタキシャル薄膜を形成する方法
は、さらに、中間領域の流量でガス原料を供給して半導
体基板上にエピタキシャル薄膜を形成する工程を備え
る。
キシャル薄膜の形成方法は、成膜雰囲気に供給するガス
原料の流量を制御して、半導体基板上に選択的にエピタ
キシャル薄膜を形成する方法であって、所定の温度条件
下で、成膜雰囲気に供給するガス原料の流量を変化させ
ることによって、エピタキシャル薄膜の成長速度とガス
原料の流量との関係を求める工程を備える。エピタキシ
ャル薄膜の成長速度とガス原料の流量との関係を求める
工程は、エピタキシャル薄膜の成長速度がガス原料の流
量に、ほぼ比例する供給律速領域と、エピタキシャル薄
膜の成長速度が、ほぼ一定である反応律速領域と、供給
律速領域と反応律速領域の間に位置する中間領域とを求
める工程を含む。エピタキシャル薄膜を形成する方法
は、さらに、中間領域の流量でガス原料を供給して半導
体基板上にエピタキシャル薄膜を形成する工程を備え
る。
【0011】このように構成されたエピタキシャル薄膜
を形成する方法においては、エピタキシャル薄膜の成長
速度とガス原料の流量との関係を求める工程において、
成長速度とガス原料の流量との関係が、変化させたガス
原料の流量の間で供給律速領域、中間領域および反応律
速領域となる場合の成長温度を把握することができる。
また、把握した成長温度において、エピタキシャル薄膜
の成長速度とガス原料の流量との関係が中間領域となる
流量を把握することができる。
を形成する方法においては、エピタキシャル薄膜の成長
速度とガス原料の流量との関係を求める工程において、
成長速度とガス原料の流量との関係が、変化させたガス
原料の流量の間で供給律速領域、中間領域および反応律
速領域となる場合の成長温度を把握することができる。
また、把握した成長温度において、エピタキシャル薄膜
の成長速度とガス原料の流量との関係が中間領域となる
流量を把握することができる。
【0012】また、半導体基板上にエピタキシャル薄膜
を形成する工程において、成膜雰囲気を上述のガス原料
の流量および成長温度に制御する。これにより、平坦な
エピタキシャル薄膜を形成することができ、半導体素子
の微細化に対応した高性能なトランジスタを実現するこ
とができる。
を形成する工程において、成膜雰囲気を上述のガス原料
の流量および成長温度に制御する。これにより、平坦な
エピタキシャル薄膜を形成することができ、半導体素子
の微細化に対応した高性能なトランジスタを実現するこ
とができる。
【0013】また、ガス原料は、シラン(SiH4)、
ジシラン(Si2H6)およびゲルマン(GeH4)から
なる群より選ばれた少なくとも一種を含んでもよい。エ
ピタキシャル薄膜は、シリコン、ゲルマニウムおよびシ
リコン−ゲルマニウム混晶からなる群より選ばれた少な
くとも一種を含んでもよい。半導体基板は、シリコン、
ゲルマニウムおよびシリコン−ゲルマニウム混晶からな
る群より選ばれた少なくとも一種を含んでもよい。
ジシラン(Si2H6)およびゲルマン(GeH4)から
なる群より選ばれた少なくとも一種を含んでもよい。エ
ピタキシャル薄膜は、シリコン、ゲルマニウムおよびシ
リコン−ゲルマニウム混晶からなる群より選ばれた少な
くとも一種を含んでもよい。半導体基板は、シリコン、
ゲルマニウムおよびシリコン−ゲルマニウム混晶からな
る群より選ばれた少なくとも一種を含んでもよい。
【0014】さらに、半導体基板上にはゲート電極と、
ゲート電極の側壁に接触するように側壁絶縁膜とが形成
されており、中間領域の流量でガス原料を供給して半導
体基板上にエピタキシャル薄膜を形成する工程は、側壁
絶縁膜に接触するエピタキシャル薄膜を形成する工程を
含んでもよい。側壁絶縁膜は、酸化膜または窒化膜を含
んでもよい。
ゲート電極の側壁に接触するように側壁絶縁膜とが形成
されており、中間領域の流量でガス原料を供給して半導
体基板上にエピタキシャル薄膜を形成する工程は、側壁
絶縁膜に接触するエピタキシャル薄膜を形成する工程を
含んでもよい。側壁絶縁膜は、酸化膜または窒化膜を含
んでもよい。
【0015】このように構成されたエピタキシャル薄膜
を形成する方法においては、側壁絶縁膜の側壁と形成す
るエピタキシャル薄膜とが接する部分に、ファセットま
たはバンプが発生せず、平坦なエピタキシャル薄膜を半
導体基板上に形成する。これにより、半導体素子間の電
気的な分離を完全とし、半導体素子の微細化に対応した
高性能なトランジスタを実現することができる。
を形成する方法においては、側壁絶縁膜の側壁と形成す
るエピタキシャル薄膜とが接する部分に、ファセットま
たはバンプが発生せず、平坦なエピタキシャル薄膜を半
導体基板上に形成する。これにより、半導体素子間の電
気的な分離を完全とし、半導体素子の微細化に対応した
高性能なトランジスタを実現することができる。
【0016】さらに、エピタキシャル薄膜の成長速度と
ガス原料の流量との関係を求める工程は、エピタキシャ
ル薄膜の(100)面方向の成長速度β(100)と、
エピタキシャル薄膜の(311)面方向の成長速度β
(311)との比β(311)/β(100)が0.8
5以上0.95以下となる中間領域を求める工程を含ん
でもよい。
ガス原料の流量との関係を求める工程は、エピタキシャ
ル薄膜の(100)面方向の成長速度β(100)と、
エピタキシャル薄膜の(311)面方向の成長速度β
(311)との比β(311)/β(100)が0.8
5以上0.95以下となる中間領域を求める工程を含ん
でもよい。
【0017】このように構成されたエピタキシャル薄膜
を形成する方法においては、上述のエピタキシャル薄膜
の成長速度とガス原料の流量の関係を求める工程におい
て、β(311)/β(100)が0.85以上0.9
5以下となる中間領域のガス原料の流量および成長温度
を把握することができる。また半導体基板上にエピタキ
シャル薄膜を形成する工程において、成膜雰囲気を上述
のガス原料の流量および成長温度に制御する。これによ
り、平坦なエピタキシャル薄膜を形成することができ、
半導体素子の微細化に対応した高性能なトランジスタを
実現することができる。
を形成する方法においては、上述のエピタキシャル薄膜
の成長速度とガス原料の流量の関係を求める工程におい
て、β(311)/β(100)が0.85以上0.9
5以下となる中間領域のガス原料の流量および成長温度
を把握することができる。また半導体基板上にエピタキ
シャル薄膜を形成する工程において、成膜雰囲気を上述
のガス原料の流量および成長温度に制御する。これによ
り、平坦なエピタキシャル薄膜を形成することができ、
半導体素子の微細化に対応した高性能なトランジスタを
実現することができる。
【0018】
【発明の実施の形態】この発明の実施の形態について、
図面を参照して説明する。
図面を参照して説明する。
【0019】(実施の形態1)図1は、この発明の実施
の形態1におけるエピタキシャル薄膜の形成方法を示す
グラフである。
の形態1におけるエピタキシャル薄膜の形成方法を示す
グラフである。
【0020】図1を参照して、縦軸にエピタキシャル薄
膜の成長速度β(100)、横軸にガス原料の流量をと
り、ガス原料の流量をmからnまで変化させた場合の成
長速度β(100)と流量の関係を示している。高温
度、中温度および低温度の温度条件下でエピタキシャル
薄膜を形成し、成長速度β(100)と流量の関係を表
したのが、それぞれ実線1、2および3である。
膜の成長速度β(100)、横軸にガス原料の流量をと
り、ガス原料の流量をmからnまで変化させた場合の成
長速度β(100)と流量の関係を示している。高温
度、中温度および低温度の温度条件下でエピタキシャル
薄膜を形成し、成長速度β(100)と流量の関係を表
したのが、それぞれ実線1、2および3である。
【0021】実線1は単調増加の直線であり、成長速度
β(100)がガス原料の流量に比例している。これ
は、成長温度が比較的高温であるため、供給したガス原
料の流量に応じてエピタキシャル薄膜が形成されるから
である。実線1が示す領域を供給律速領域4aと呼ぶ。
β(100)がガス原料の流量に比例している。これ
は、成長温度が比較的高温であるため、供給したガス原
料の流量に応じてエピタキシャル薄膜が形成されるから
である。実線1が示す領域を供給律速領域4aと呼ぶ。
【0022】実線3は水平線であり、ガス原料の流量に
かかわらず成長速度β(100)が一定である。これ
は、成長温度が比較的低温であるため、供給したガス原
料が反応せず消費されないからである。実線3が示す領
域を反応律速領域6cと呼ぶ。
かかわらず成長速度β(100)が一定である。これ
は、成長温度が比較的低温であるため、供給したガス原
料が反応せず消費されないからである。実線3が示す領
域を反応律速領域6cと呼ぶ。
【0023】実線2はガス原料の流量の増加に従い、単
調増加の直線MA、曲線ABおよび水平線BNから構成
されている。したがって、ガス原料の流量がmからaの
間では、成長速度はガス原料の流量に比例し、ガス原料
の流量がbからnの間では、ガス原料の流量にかかわら
ず成長速度が一定である。aおよびbはそれぞれ、点A
および点Bに対応するガス原料の流量である。実線2を
構成する単調増加の直線MAが示す領域を供給律速領域
4b、曲線ABが示す領域を中間領域5b、水平線BN
が示す領域を反応律速領域6bと呼ぶ。
調増加の直線MA、曲線ABおよび水平線BNから構成
されている。したがって、ガス原料の流量がmからaの
間では、成長速度はガス原料の流量に比例し、ガス原料
の流量がbからnの間では、ガス原料の流量にかかわら
ず成長速度が一定である。aおよびbはそれぞれ、点A
および点Bに対応するガス原料の流量である。実線2を
構成する単調増加の直線MAが示す領域を供給律速領域
4b、曲線ABが示す領域を中間領域5b、水平線BN
が示す領域を反応律速領域6bと呼ぶ。
【0024】したがって、ガス原料の流量をmからnま
で変化させて、エピタキシャル薄膜を形成した場合、成
長速度β(100)とガス原料の流量との関係が中間領
域5bとなる場合が生じるのは、成長温度が中温度のと
きである。このとき、中間領域5bとなるガス原料の流
量はaからbの間の流量であり、たとえばガス原料の流
量はpである。流量pは図1中の点Pに対応する流量で
あり、点Pは、単調増加の直線MAおよび水平線BNを
それぞれ延長した直線7および8の交点である。
で変化させて、エピタキシャル薄膜を形成した場合、成
長速度β(100)とガス原料の流量との関係が中間領
域5bとなる場合が生じるのは、成長温度が中温度のと
きである。このとき、中間領域5bとなるガス原料の流
量はaからbの間の流量であり、たとえばガス原料の流
量はpである。流量pは図1中の点Pに対応する流量で
あり、点Pは、単調増加の直線MAおよび水平線BNを
それぞれ延長した直線7および8の交点である。
【0025】図2は、この発明の実施の形態1において
エピタキシャル薄膜を示す断面図である。
エピタキシャル薄膜を示す断面図である。
【0026】図2を参照して、半導体基板11上に絶縁
膜13が形成されている。絶縁膜13に半導体基板11
の表面16に達する凹部15が形成されている。凹部1
5を埋めるようにエピタキシャル薄膜12が形成されて
いる。エピタキシャル薄膜12はその表面が平坦に形成
されている。
膜13が形成されている。絶縁膜13に半導体基板11
の表面16に達する凹部15が形成されている。凹部1
5を埋めるようにエピタキシャル薄膜12が形成されて
いる。エピタキシャル薄膜12はその表面が平坦に形成
されている。
【0027】(100)面を表面とする半導体基板11
上に、凹部15を埋めるようにしてエピタキシャル薄膜
12を形成する。この際、成長温度を中温度、供給する
ガス原料の流量をpと制御して、エピタキシャル薄膜1
2を形成する。
上に、凹部15を埋めるようにしてエピタキシャル薄膜
12を形成する。この際、成長温度を中温度、供給する
ガス原料の流量をpと制御して、エピタキシャル薄膜1
2を形成する。
【0028】このようなエピタキシャル薄膜の形成方法
においては、図2を参照して絶縁膜13の側壁と形成す
るエピタキシャル薄膜12とが接する部分にファセット
またはバンプが発生せず、平坦なエピタキシャル薄膜1
2を半導体基板11上に形成することができる。これに
より、半導体素子間の電気的な分離を完全とし、半導体
素子の微細化に対応した高性能なトランジスタを実現す
ることができる。
においては、図2を参照して絶縁膜13の側壁と形成す
るエピタキシャル薄膜12とが接する部分にファセット
またはバンプが発生せず、平坦なエピタキシャル薄膜1
2を半導体基板11上に形成することができる。これに
より、半導体素子間の電気的な分離を完全とし、半導体
素子の微細化に対応した高性能なトランジスタを実現す
ることができる。
【0029】以下、この発明の実施の形態1において、
エピタキシャル薄膜の表面にファセットまたはバンプが
発生する場合を説明する。
エピタキシャル薄膜の表面にファセットまたはバンプが
発生する場合を説明する。
【0030】図3は、この発明の実施の形態1におい
て、高温度の成長温度で形成されたエピタキシャル薄膜
を示す断面図である。
て、高温度の成長温度で形成されたエピタキシャル薄膜
を示す断面図である。
【0031】図3を参照して、絶縁膜13の側壁と形成
されたエピタキシャル薄膜12とが接する部分にファセ
ット14が形成されている。ファセット14は(31
1)面の面方位を有する。成長温度が比較的高温である
場合、ガス原料の吸着分子はエピタキシャル薄膜12の
結晶表面上を自由に移動することができる。このため、
表面自由エネルギを最小にしようとする熱力学的効力に
従い、(100)面よりも表面自由エネルギの小さい
(311)面がファセット14として形成される。
されたエピタキシャル薄膜12とが接する部分にファセ
ット14が形成されている。ファセット14は(31
1)面の面方位を有する。成長温度が比較的高温である
場合、ガス原料の吸着分子はエピタキシャル薄膜12の
結晶表面上を自由に移動することができる。このため、
表面自由エネルギを最小にしようとする熱力学的効力に
従い、(100)面よりも表面自由エネルギの小さい
(311)面がファセット14として形成される。
【0032】図4は、この発明の実施の形態1におい
て、低温度の成長温度で形成されたエピタキシャル薄膜
を示す断面図である。
て、低温度の成長温度で形成されたエピタキシャル薄膜
を示す断面図である。
【0033】図4を参照して、絶縁膜13の側壁と形成
されたエピタキシャル薄膜12とが接する部分にバンプ
21が形成されている。成長温度が比較的低温である場
合、ガス原料の吸着分子はエピタキシャル薄膜12の結
晶表面上を自由に移動することができない。このため、
吸着分子は表面自由エネルギを最小とする熱力学的に最
適な位置まで移動することができず、ファセットが生じ
ない。加えて、絶縁膜13の表面よりガス原料の吸着分
子が供給される。この吸着分子もエピタキシャル薄膜1
2の結晶表面上を自由に移動することができない。この
ため、絶縁膜13の側壁と形成されたエピタキシャル薄
膜12とが接する部分に存在する吸着分子の密度が高く
なり、バンプ21が発生する。
されたエピタキシャル薄膜12とが接する部分にバンプ
21が形成されている。成長温度が比較的低温である場
合、ガス原料の吸着分子はエピタキシャル薄膜12の結
晶表面上を自由に移動することができない。このため、
吸着分子は表面自由エネルギを最小とする熱力学的に最
適な位置まで移動することができず、ファセットが生じ
ない。加えて、絶縁膜13の表面よりガス原料の吸着分
子が供給される。この吸着分子もエピタキシャル薄膜1
2の結晶表面上を自由に移動することができない。この
ため、絶縁膜13の側壁と形成されたエピタキシャル薄
膜12とが接する部分に存在する吸着分子の密度が高く
なり、バンプ21が発生する。
【0034】図5は、この発明の実施の形態1におい
て、中温度の成長温度で、かつ供給律速領域の流量のガ
ス原料を供給し、形成されたエピタキシャル薄膜を示す
断面図である。
て、中温度の成長温度で、かつ供給律速領域の流量のガ
ス原料を供給し、形成されたエピタキシャル薄膜を示す
断面図である。
【0035】図5を参照して、絶縁膜13の側壁と形成
されたエピタキシャル薄膜12とが接する部分にファセ
ット14が形成されている。絶縁膜13の表面にはガス
原料の吸着分子32が、エピタキシャル薄膜12の表面
にはガス原料の吸着分子31が存在する。供給されるガ
ス原料の流量FDSは比較的小さいため、エピタキシャル
薄膜12の結晶表面上に存在する吸着分子31の密度は
低い。このため、ガス原料の吸着分子31はエピタキシ
ャル薄膜12の結晶表面上を自由に移動することがで
き、吸着分子31の移動距離λSは長くなる。そして、
表面自由エネルギを最小にしようとする熱力学的効力に
従い、(100)面よりも表面自由エネルギの小さい
(311)面がファセット14として形成される。な
お、吸着分子32が絶縁膜13からファセット14面に
供給されるが、その流量Fadは比較的小さい。また、吸
着分子32はエピタキシャル薄膜12の結晶表面上を自
由に移動することができるため、ファセット14の形成
を妨げることはない。
されたエピタキシャル薄膜12とが接する部分にファセ
ット14が形成されている。絶縁膜13の表面にはガス
原料の吸着分子32が、エピタキシャル薄膜12の表面
にはガス原料の吸着分子31が存在する。供給されるガ
ス原料の流量FDSは比較的小さいため、エピタキシャル
薄膜12の結晶表面上に存在する吸着分子31の密度は
低い。このため、ガス原料の吸着分子31はエピタキシ
ャル薄膜12の結晶表面上を自由に移動することがで
き、吸着分子31の移動距離λSは長くなる。そして、
表面自由エネルギを最小にしようとする熱力学的効力に
従い、(100)面よりも表面自由エネルギの小さい
(311)面がファセット14として形成される。な
お、吸着分子32が絶縁膜13からファセット14面に
供給されるが、その流量Fadは比較的小さい。また、吸
着分子32はエピタキシャル薄膜12の結晶表面上を自
由に移動することができるため、ファセット14の形成
を妨げることはない。
【0036】図6は、この発明の実施の形態1におい
て、中温度の成長温度で、かつ反応律速領域の流量のガ
ス原料を供給し、形成されたエピタキシャル薄膜を示す
断面図である。
て、中温度の成長温度で、かつ反応律速領域の流量のガ
ス原料を供給し、形成されたエピタキシャル薄膜を示す
断面図である。
【0037】図6を参照して、絶縁膜13の側壁と形成
されたエピタキシャル薄膜12とが接する部分にバンプ
21が形成されている。絶縁膜13の表面にはガス原料
の吸着分子32が、エピタキシャル薄膜12の表面には
ガス原料の吸着分子31が存在する。供給されるガス原
料の流量FDSは比較的大きいため、エピタキシャル薄膜
12の結晶表面上に存在する吸着分子31の密度は高
い。これにより吸着サイト(吸着分子が反応しやすい位
置)が吸着分子31の近くに発生し、吸着分子31の移
動距離λSは短くなる。したがって、吸着分子31は表
面自由エネルギを最小とする熱力学的に最適な位置まで
移動することができず、ファセットが生じない。加え
て、吸着分子32が絶縁膜13からエピタキシャル薄膜
12の表面に供給され、その流量Fadは比較的大きい。
また、吸着分子32はエピタキシャル薄膜12の結晶表
面上を自由に移動することができない。このため、絶縁
膜13の側壁と形成されたエピタキシャル薄膜12とが
接する部分に存在する吸着分子の密度が高くなり、バン
プ21が発生する。
されたエピタキシャル薄膜12とが接する部分にバンプ
21が形成されている。絶縁膜13の表面にはガス原料
の吸着分子32が、エピタキシャル薄膜12の表面には
ガス原料の吸着分子31が存在する。供給されるガス原
料の流量FDSは比較的大きいため、エピタキシャル薄膜
12の結晶表面上に存在する吸着分子31の密度は高
い。これにより吸着サイト(吸着分子が反応しやすい位
置)が吸着分子31の近くに発生し、吸着分子31の移
動距離λSは短くなる。したがって、吸着分子31は表
面自由エネルギを最小とする熱力学的に最適な位置まで
移動することができず、ファセットが生じない。加え
て、吸着分子32が絶縁膜13からエピタキシャル薄膜
12の表面に供給され、その流量Fadは比較的大きい。
また、吸着分子32はエピタキシャル薄膜12の結晶表
面上を自由に移動することができない。このため、絶縁
膜13の側壁と形成されたエピタキシャル薄膜12とが
接する部分に存在する吸着分子の密度が高くなり、バン
プ21が発生する。
【0038】以下、この発明の実施の形態1を具体的に
実施した場合について説明する。図7は、この発明の実
施の形態1において使用するCVD(Chemical Vapor D
eposition)成膜装置を示す図である。
実施した場合について説明する。図7は、この発明の実
施の形態1において使用するCVD(Chemical Vapor D
eposition)成膜装置を示す図である。
【0039】図7を参照して、チャンバ74の内部に上
部ゾーン61および下部ゾーン62が形成されている。
チャンバ74の側面に、上部ゾーン61および下部ゾー
ン62から外部に通ずる排気口64および65がそれぞ
れ形成されている。排気口64および65は図示しない
真空ポンプに連結されている。チャンバ74の側面に水
冷ジャケット73が形成されている。上部ゾーン61の
内部に、下部ゾーン62と面してヒータ68と反射板6
9が並列して形成されている。反射板69により効率良
くヒータ68で輻射加熱することができる。下部ゾーン
62の内部には、ヒータ68に面したガス噴出口70を
備えるシャワーヘッド67が形成されている。シャワー
ヘッド67は、チャンバ74の外部に通ずる供給管66
を備えている。供給管66に供給するガスはシャワーヘ
ッド67内部で拡散し、ガス噴出口70から均一に照射
される。ガスは排気口64および65から図示しない真
空ポンプにより外部に排出される。
部ゾーン61および下部ゾーン62が形成されている。
チャンバ74の側面に、上部ゾーン61および下部ゾー
ン62から外部に通ずる排気口64および65がそれぞ
れ形成されている。排気口64および65は図示しない
真空ポンプに連結されている。チャンバ74の側面に水
冷ジャケット73が形成されている。上部ゾーン61の
内部に、下部ゾーン62と面してヒータ68と反射板6
9が並列して形成されている。反射板69により効率良
くヒータ68で輻射加熱することができる。下部ゾーン
62の内部には、ヒータ68に面したガス噴出口70を
備えるシャワーヘッド67が形成されている。シャワー
ヘッド67は、チャンバ74の外部に通ずる供給管66
を備えている。供給管66に供給するガスはシャワーヘ
ッド67内部で拡散し、ガス噴出口70から均一に照射
される。ガスは排気口64および65から図示しない真
空ポンプにより外部に排出される。
【0040】この発明の実施の形態1は上部ゾーン61
と下部ゾーン62の境界にシリコン基板92を、シリコ
ン基板92の表面がガス噴出口70に面するように設置
した。ヒータ68によりシリコン基板92を輻射加熱し
た。ジシランガス72を供給管66から供給し、ガス噴
出口70からシリコン基板92の表面に照射した。ジシ
ランガス72の流量を0.5sccmから3.0scc
mまで変化させ、700℃、650℃および600℃の
温度条件下でシリコン薄膜を形成した。それぞれの条件
下においての、シリコン薄膜の成長速度β(100)を
測定した。
と下部ゾーン62の境界にシリコン基板92を、シリコ
ン基板92の表面がガス噴出口70に面するように設置
した。ヒータ68によりシリコン基板92を輻射加熱し
た。ジシランガス72を供給管66から供給し、ガス噴
出口70からシリコン基板92の表面に照射した。ジシ
ランガス72の流量を0.5sccmから3.0scc
mまで変化させ、700℃、650℃および600℃の
温度条件下でシリコン薄膜を形成した。それぞれの条件
下においての、シリコン薄膜の成長速度β(100)を
測定した。
【0041】図8は、この発明の実施の形態1における
エピタキシャル薄膜の形成方法を示すグラフの具体例で
ある。図8で示すグラフは、図1で示すグラフに対応す
る。
エピタキシャル薄膜の形成方法を示すグラフの具体例で
ある。図8で示すグラフは、図1で示すグラフに対応す
る。
【0042】図8を参照して、縦軸にシリコン薄膜の成
長速度β(100)、横軸にジシランガス72の流量を
とり、成長速度β(100)と流量の関係を示した。7
00℃、650℃および600℃の温度条件下で成長速
度β(100)と流量の関係を表したのが、それぞれ実
線81、82および83である。
長速度β(100)、横軸にジシランガス72の流量を
とり、成長速度β(100)と流量の関係を示した。7
00℃、650℃および600℃の温度条件下で成長速
度β(100)と流量の関係を表したのが、それぞれ実
線81、82および83である。
【0043】図8と図1を比較して、図8の実線81、
82および83が、図1の実線1,2および3に対応し
ている。図8の700℃、650℃および600℃が、
図1の高温度、中温度および低温度に対応している。
82および83が、図1の実線1,2および3に対応し
ている。図8の700℃、650℃および600℃が、
図1の高温度、中温度および低温度に対応している。
【0044】したがって、成長速度β(100)とジシ
ランガス72の流量との関係が図1における中間領域5
bとなる場合が生じるのは、成長温度が650℃のとき
であった。このとき、中間領域5bとなるジシランガス
72の流量は1.5sccmから2.8sccmの間の
流量であり、たとえばジシランガス72の流量は2.1
sccmであった。流量2.1sccmは図8中の点P
に対応する流量であり、点PはMAおよびBNをそれぞ
れ延長した直線84および85の交点である。
ランガス72の流量との関係が図1における中間領域5
bとなる場合が生じるのは、成長温度が650℃のとき
であった。このとき、中間領域5bとなるジシランガス
72の流量は1.5sccmから2.8sccmの間の
流量であり、たとえばジシランガス72の流量は2.1
sccmであった。流量2.1sccmは図8中の点P
に対応する流量であり、点PはMAおよびBNをそれぞ
れ延長した直線84および85の交点である。
【0045】図9は、この発明の実施の形態1において
エピタキシャル薄膜を示す断面図である。
エピタキシャル薄膜を示す断面図である。
【0046】図9を参照して、シリコン基板92上にゲ
ート電極95がゲート酸化膜94を介して形成されてい
る。さらにゲート電極95上に保護酸化膜96が形成さ
れている。ゲート電極95の側壁に接触するように側壁
酸化膜97が形成されている。側壁酸化膜97にシリコ
ン基板92の表面98に達する凹部99が形成されてい
る。凹部99を埋めるようにシリコン薄膜93が形成さ
れている。シリコン薄膜93はその表面が平坦に形成さ
れている。
ート電極95がゲート酸化膜94を介して形成されてい
る。さらにゲート電極95上に保護酸化膜96が形成さ
れている。ゲート電極95の側壁に接触するように側壁
酸化膜97が形成されている。側壁酸化膜97にシリコ
ン基板92の表面98に達する凹部99が形成されてい
る。凹部99を埋めるようにシリコン薄膜93が形成さ
れている。シリコン薄膜93はその表面が平坦に形成さ
れている。
【0047】この発明の実施の形態1は、シリコン基板
92上にゲート酸化膜94、ゲート電極95および保護
酸化膜96を順に形成した。ゲート電極95の側壁に凹
部99を備える側壁酸化膜97を形成した。凹部99を
埋めるようにシリコン薄膜93を形成した。このとき、
成長温度を650℃、供給するジシランガス72の流量
を2.1sccmと制御した。
92上にゲート酸化膜94、ゲート電極95および保護
酸化膜96を順に形成した。ゲート電極95の側壁に凹
部99を備える側壁酸化膜97を形成した。凹部99を
埋めるようにシリコン薄膜93を形成した。このとき、
成長温度を650℃、供給するジシランガス72の流量
を2.1sccmと制御した。
【0048】この発明の実施の形態1に従ったエピタキ
シャル薄膜の形成方法は、所定の温度条件下で、成膜雰
囲気に供給するガス原料としてのジシランガス72の流
量を変化させることによって、エピタキシャル薄膜とし
てのシリコン薄膜の成長速度とジシランガス72の流量
との関係を求める。シリコン薄膜の成長速度がジシラン
ガス72の流量に、ほぼ比例する供給律速領域4a、4
bと、エピタキシャル薄膜の成長速度が、ほぼ一定であ
る反応律速領域6b、6cと、供給律速領域と反応律速
領域の間に位置する中間領域5bとを求める。中間領域
5bの流量でジシランガス72を供給して半導体基板と
してのシリコン基板92上にシリコン薄膜93を形成す
る。
シャル薄膜の形成方法は、所定の温度条件下で、成膜雰
囲気に供給するガス原料としてのジシランガス72の流
量を変化させることによって、エピタキシャル薄膜とし
てのシリコン薄膜の成長速度とジシランガス72の流量
との関係を求める。シリコン薄膜の成長速度がジシラン
ガス72の流量に、ほぼ比例する供給律速領域4a、4
bと、エピタキシャル薄膜の成長速度が、ほぼ一定であ
る反応律速領域6b、6cと、供給律速領域と反応律速
領域の間に位置する中間領域5bとを求める。中間領域
5bの流量でジシランガス72を供給して半導体基板と
してのシリコン基板92上にシリコン薄膜93を形成す
る。
【0049】ガス原料は、シラン、ジシランおよびゲル
マンからなる群より選ばれた少なくとも一種としてのジ
シランを含む。エピタキシャル薄膜は、シリコン、ゲル
マニウムおよびシリコン−ゲルマニウム混晶からなる群
より選ばれた少なくとも一種としてのシリコンを含む。
半導体基板は、シリコン、ゲルマニウムおよびシリコン
−ゲルマニウム混晶からなる群より選ばれた少なくとも
一種としてのシリコンを含む。
マンからなる群より選ばれた少なくとも一種としてのジ
シランを含む。エピタキシャル薄膜は、シリコン、ゲル
マニウムおよびシリコン−ゲルマニウム混晶からなる群
より選ばれた少なくとも一種としてのシリコンを含む。
半導体基板は、シリコン、ゲルマニウムおよびシリコン
−ゲルマニウム混晶からなる群より選ばれた少なくとも
一種としてのシリコンを含む。
【0050】シリコン基板92上にはゲート電極95
と、ゲート電極95の側壁に接触するように側壁絶縁膜
としての側壁酸化膜97とが形成されており、中間領域
5bの流量でガス原料としてのジシランガス72を供給
してシリコン基板92上にエピタキシャル薄膜を形成す
る工程は、側壁酸化膜97に接触するシリコン薄膜93
を形成する工程を含む。側壁絶縁膜としての側壁酸化膜
97は、酸化膜を含む。
と、ゲート電極95の側壁に接触するように側壁絶縁膜
としての側壁酸化膜97とが形成されており、中間領域
5bの流量でガス原料としてのジシランガス72を供給
してシリコン基板92上にエピタキシャル薄膜を形成す
る工程は、側壁酸化膜97に接触するシリコン薄膜93
を形成する工程を含む。側壁絶縁膜としての側壁酸化膜
97は、酸化膜を含む。
【0051】このように実施されたエピタキシャル薄膜
の形成方法において、図9を参照して、側壁酸化膜97
の側壁と形成するシリコン薄膜93とが接する部分にフ
ァセットまたはバンプが発生せず、平坦なシリコン薄膜
93をシリコン基板92上に形成することができた。
の形成方法において、図9を参照して、側壁酸化膜97
の側壁と形成するシリコン薄膜93とが接する部分にフ
ァセットまたはバンプが発生せず、平坦なシリコン薄膜
93をシリコン基板92上に形成することができた。
【0052】図10は、700℃の成長温度で、かつ
1.0sccmの流量のジシランガスを供給し、形成さ
れたエピタキシャル薄膜を示す断面図である。図11
は、600℃の成長温度で、かつ1.0sccmの流量
のジシランガスを供給し、形成されたエピタキシャル薄
膜を示す断面図である。
1.0sccmの流量のジシランガスを供給し、形成さ
れたエピタキシャル薄膜を示す断面図である。図11
は、600℃の成長温度で、かつ1.0sccmの流量
のジシランガスを供給し、形成されたエピタキシャル薄
膜を示す断面図である。
【0053】図10を参照して、側壁酸化膜97と形成
されたシリコン薄膜93とが接する部分にファセット1
4が形成された。図11を参照して、側壁酸化膜97と
形成されたシリコン薄膜93とが接する部分にバンプ2
1が形成された。
されたシリコン薄膜93とが接する部分にファセット1
4が形成された。図11を参照して、側壁酸化膜97と
形成されたシリコン薄膜93とが接する部分にバンプ2
1が形成された。
【0054】(実施の形態2)図12は、この発明の実
施の形態2におけるエピタキシャル薄膜の成長速度とフ
ァセットの成長速度を示した断面図である。
施の形態2におけるエピタキシャル薄膜の成長速度とフ
ァセットの成長速度を示した断面図である。
【0055】図12(a)を参照して、絶縁膜13の側
壁をY軸、半導体基板11の表面をX軸にとり、エピタ
キシャル薄膜12の(100)面方向の成長速度をβ
(100)、エピタキシャル薄膜12の(311)面方
向の成長速度をβ(311)とする。ファセット14は
(311)面の面方位を有する。エピタキシャル薄膜1
2の表面42とファセット14の表面41とがなす角度
をθとする。半導体基板11の表面とファセット14の
表面41が有する面方位により、θ=25°となる。
壁をY軸、半導体基板11の表面をX軸にとり、エピタ
キシャル薄膜12の(100)面方向の成長速度をβ
(100)、エピタキシャル薄膜12の(311)面方
向の成長速度をβ(311)とする。ファセット14は
(311)面の面方位を有する。エピタキシャル薄膜1
2の表面42とファセット14の表面41とがなす角度
をθとする。半導体基板11の表面とファセット14の
表面41が有する面方位により、θ=25°となる。
【0056】エピタキシャル薄膜12が形成し始めてか
らt秒後の、エピタキシャル薄膜12の高さY(10
0)およびファセット14の高さY(311)はそれぞ
れ以下の式で表すことができる。
らt秒後の、エピタキシャル薄膜12の高さY(10
0)およびファセット14の高さY(311)はそれぞ
れ以下の式で表すことができる。
【0057】Y(100)=β(100)・t
Y(311)=(tanθ)・X+β(311)・t/c
osθ 図12(b)を参照して、絶縁膜13の側壁と形成され
たエピタキシャル薄膜12とが接する部分にファセット
14が形成されている。このとき、X=0でのY(10
0)の値はY(311)の値よりも大きいので、エピタ
キシャル薄膜の(100)面方向の成長速度β(10
0)と、エピタキシャル薄膜の(311)面方向の成長
速度β(311)との比β(311)/β(100)は
0.9よりも小さくなる。
osθ 図12(b)を参照して、絶縁膜13の側壁と形成され
たエピタキシャル薄膜12とが接する部分にファセット
14が形成されている。このとき、X=0でのY(10
0)の値はY(311)の値よりも大きいので、エピタ
キシャル薄膜の(100)面方向の成長速度β(10
0)と、エピタキシャル薄膜の(311)面方向の成長
速度β(311)との比β(311)/β(100)は
0.9よりも小さくなる。
【0058】図12(c)を参照して、エピタキシャル
薄膜12の表面42が平坦に形成されている。このと
き、X=0でのY(100)とY(311)の値が一致
するので、エピタキシャル薄膜の(100)面方向の成
長速度β(100)と、エピタキシャル薄膜の(31
1)面方向の成長速度β(311)との比β(311)
/β(100)は0.9となる。
薄膜12の表面42が平坦に形成されている。このと
き、X=0でのY(100)とY(311)の値が一致
するので、エピタキシャル薄膜の(100)面方向の成
長速度β(100)と、エピタキシャル薄膜の(31
1)面方向の成長速度β(311)との比β(311)
/β(100)は0.9となる。
【0059】図12(d)を参照して、絶縁膜13の側
壁と形成されたエピタキシャル薄膜12とが接する部分
にバンプ21が形成されている。このとき、X=0での
Y(100)の値はY(311)の値よりも小さいの
で、エピタキシャル薄膜の(100)面方向の成長速度
β(100)と、エピタキシャル薄膜の(311)面方
向の成長速度β(311)との比β(311)/β(1
00)は0.9よりも大きくなる。なお、この場合、β
(311)/β(100)の値は物理的な意味の相対的
成長速度を正確に表していないが、エピタキシャル薄膜
12の表面42の形状を便宜的に表すことができ有意義
である。
壁と形成されたエピタキシャル薄膜12とが接する部分
にバンプ21が形成されている。このとき、X=0での
Y(100)の値はY(311)の値よりも小さいの
で、エピタキシャル薄膜の(100)面方向の成長速度
β(100)と、エピタキシャル薄膜の(311)面方
向の成長速度β(311)との比β(311)/β(1
00)は0.9よりも大きくなる。なお、この場合、β
(311)/β(100)の値は物理的な意味の相対的
成長速度を正確に表していないが、エピタキシャル薄膜
12の表面42の形状を便宜的に表すことができ有意義
である。
【0060】図13は、この発明の実施の形態2におけ
るエピタキシャル薄膜の形成方法を示すグラフである。
るエピタキシャル薄膜の形成方法を示すグラフである。
【0061】図13を参照して、縦軸にエピタキシャル
薄膜の相対的成長速度β(311)/β(100)、横
軸にガス原料の流量をとり、ガス原料の流量をmからn
まで変化させた場合のβ(311)/β(100)と流
量の関係を示している。高温度、中温度および低温度の
温度条件下でエピタキシャル薄膜を形成し、β(31
1)/β(100)と流量の関係を表したのが、それぞ
れ実線53、52および51である。相対的成長速度β
(311)/β(100)の値が0.85よりも小さい
領域をファセット発生領域55、相対的成長速度β(3
11)/β(100)の値が0.85以上0.95以下
の領域を平坦領域56、相対的成長速度β(311)/
β(100)の値が0.95よりも大きい領域をバンプ
発生領域54としている。
薄膜の相対的成長速度β(311)/β(100)、横
軸にガス原料の流量をとり、ガス原料の流量をmからn
まで変化させた場合のβ(311)/β(100)と流
量の関係を示している。高温度、中温度および低温度の
温度条件下でエピタキシャル薄膜を形成し、β(31
1)/β(100)と流量の関係を表したのが、それぞ
れ実線53、52および51である。相対的成長速度β
(311)/β(100)の値が0.85よりも小さい
領域をファセット発生領域55、相対的成長速度β(3
11)/β(100)の値が0.85以上0.95以下
の領域を平坦領域56、相対的成長速度β(311)/
β(100)の値が0.95よりも大きい領域をバンプ
発生領域54としている。
【0062】実線53は、ファセット発生領域55に属
している。これは、図3を参照して高温度の成長温度で
エピタキシャル薄膜12が形成された場合、絶縁膜13
の側壁と形成されたエピタキシャル薄膜12とが接する
部分にファセット14が形成されることに対応する。
している。これは、図3を参照して高温度の成長温度で
エピタキシャル薄膜12が形成された場合、絶縁膜13
の側壁と形成されたエピタキシャル薄膜12とが接する
部分にファセット14が形成されることに対応する。
【0063】実線51は、バンプ発生領域54に属して
いる。これは、図4を参照して低温度の成長温度でエピ
タキシャル薄膜12が形成された場合、絶縁膜13の側
壁と形成されたエピタキシャル薄膜12とが接する部分
にバンプ21が形成されることに対応する。
いる。これは、図4を参照して低温度の成長温度でエピ
タキシャル薄膜12が形成された場合、絶縁膜13の側
壁と形成されたエピタキシャル薄膜12とが接する部分
にバンプ21が形成されることに対応する。
【0064】実線52は、ガス原料の流量が小さいとき
はファセット発生領域55に属する。ガス原料の流量を
増加させるに従って、平坦領域56、バンプ発生領域5
4へと移行する。これは、図2、図5および図6を参照
して、ガス原料の流量が小さいときはファセット14が
形成され、ガス流量を増加させるに従ってエピタキシャ
ル薄膜12の表面が平坦となり、やがてバンプ21が形
成されることに対応する。相対的成長速度β(311)
/β(100)の値が0.85以上0.95以下となる
ときのガス原料の流量はeからfまでの間の流量であ
る。eからfまでの間のガス原料の流量は、実施の形態
1において中間領域5bとなるaからbの間の流量に含
まれる。
はファセット発生領域55に属する。ガス原料の流量を
増加させるに従って、平坦領域56、バンプ発生領域5
4へと移行する。これは、図2、図5および図6を参照
して、ガス原料の流量が小さいときはファセット14が
形成され、ガス流量を増加させるに従ってエピタキシャ
ル薄膜12の表面が平坦となり、やがてバンプ21が形
成されることに対応する。相対的成長速度β(311)
/β(100)の値が0.85以上0.95以下となる
ときのガス原料の流量はeからfまでの間の流量であ
る。eからfまでの間のガス原料の流量は、実施の形態
1において中間領域5bとなるaからbの間の流量に含
まれる。
【0065】図2を参照して、(100)面を表面とす
る半導体基板11上に、凹部15を埋めるようにエピタ
キシャル薄膜12を形成する。この際、成長温度を中温
度、供給するガス原料の流量をcと制御して、エピタキ
シャル薄膜12を形成する。cは相対的成長速度β(3
11)/β(100)の値が0.9となるガス原料の流
量である。
る半導体基板11上に、凹部15を埋めるようにエピタ
キシャル薄膜12を形成する。この際、成長温度を中温
度、供給するガス原料の流量をcと制御して、エピタキ
シャル薄膜12を形成する。cは相対的成長速度β(3
11)/β(100)の値が0.9となるガス原料の流
量である。
【0066】このようなエピタキシャル薄膜の形成方法
においては、図2を参照して絶縁膜13の側壁と形成す
るエピタキシャル薄膜12とが接する部分にファセット
またはバンプが発生せず、平坦なエピタキシャル薄膜1
2を半導体基板11上に形成することができる。これに
より、半導体素子間の電気的な分離を完全とし、半導体
素子の微細化に対応した高性能なトランジスタを実現す
ることできる。
においては、図2を参照して絶縁膜13の側壁と形成す
るエピタキシャル薄膜12とが接する部分にファセット
またはバンプが発生せず、平坦なエピタキシャル薄膜1
2を半導体基板11上に形成することができる。これに
より、半導体素子間の電気的な分離を完全とし、半導体
素子の微細化に対応した高性能なトランジスタを実現す
ることできる。
【0067】以下、この発明の実施の形態2を具体的に
実施した場合について説明する。実施の形態2では、実
施の形態1でシリコン薄膜の成長速度β(100)を測
定する工程において、シリコン薄膜の(311)面方向
の成長速度β(311)も測定した。
実施した場合について説明する。実施の形態2では、実
施の形態1でシリコン薄膜の成長速度β(100)を測
定する工程において、シリコン薄膜の(311)面方向
の成長速度β(311)も測定した。
【0068】図14は、この発明の実施の形態2におけ
るエピタキシャル薄膜の形成方法を示すグラフである。
図14で示すグラフは、図13で示すグラフに対応す
る。
るエピタキシャル薄膜の形成方法を示すグラフである。
図14で示すグラフは、図13で示すグラフに対応す
る。
【0069】図14を参照して、縦軸にシリコン薄膜の
相対的成長速度β(311)/β(100)、横軸にジ
シランガスの流量をとり、相対的成長速度β(311)
/β(100)と流量の関係を示した。700℃、65
0℃および600℃の温度条件下のβ(311)/β
(100)とジシランガスの流量との関係を表したの
が、それぞれ実線103、102および101である。
β(311)/β(100)の値が0.85以上0.9
5以下となる成長温度は650℃であり、そのときのジ
シランガス72の流量は1.8sccmから2.6sc
cmであった。また、β(311)/β(100)の値
が0.9となるジシランガス72の流量は2.2scc
mであった。なお、ジシランガス72の流量1.8sc
cmから2.6sccmは、実施の形態1で中間領域5
bとなる1.5sccmから2.8sccmの間の流量
に含まれた。
相対的成長速度β(311)/β(100)、横軸にジ
シランガスの流量をとり、相対的成長速度β(311)
/β(100)と流量の関係を示した。700℃、65
0℃および600℃の温度条件下のβ(311)/β
(100)とジシランガスの流量との関係を表したの
が、それぞれ実線103、102および101である。
β(311)/β(100)の値が0.85以上0.9
5以下となる成長温度は650℃であり、そのときのジ
シランガス72の流量は1.8sccmから2.6sc
cmであった。また、β(311)/β(100)の値
が0.9となるジシランガス72の流量は2.2scc
mであった。なお、ジシランガス72の流量1.8sc
cmから2.6sccmは、実施の形態1で中間領域5
bとなる1.5sccmから2.8sccmの間の流量
に含まれた。
【0070】この発明の実施の形態2は、図9を参照し
て凹部99を埋めるようにシリコン薄膜93を形成し
た。このとき、成長温度を650℃、供給するジシラン
ガス72の流量を2.2sccmと制御した。
て凹部99を埋めるようにシリコン薄膜93を形成し
た。このとき、成長温度を650℃、供給するジシラン
ガス72の流量を2.2sccmと制御した。
【0071】この発明の実施の形態2に従ったエピタキ
シャル薄膜の形成方法は、シリコン薄膜93の(10
0)面方向の成長速度β(100)と、シリコン薄膜9
3の(311)面方向の成長速度β(311)との比β
(311)/β(100)が0.85以上0.95以下
となる中間領域5bを求める。
シャル薄膜の形成方法は、シリコン薄膜93の(10
0)面方向の成長速度β(100)と、シリコン薄膜9
3の(311)面方向の成長速度β(311)との比β
(311)/β(100)が0.85以上0.95以下
となる中間領域5bを求める。
【0072】このように実施されたエピタキシャル薄膜
の形成方法において、図9を参照して、側壁酸化膜97
の側壁と形成するシリコン薄膜93とが接する部分にフ
ァセットまたはバンプが発生せず、平坦なシリコン薄膜
93をシリコン基板92上に形成することができた。
の形成方法において、図9を参照して、側壁酸化膜97
の側壁と形成するシリコン薄膜93とが接する部分にフ
ァセットまたはバンプが発生せず、平坦なシリコン薄膜
93をシリコン基板92上に形成することができた。
【0073】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【0074】
【発明の効果】以上説明したように、この発明に従え
ば、成長温度およびガス原料の流量を制御し、平坦なエ
ピタキシャル薄膜を選択的に形成する方法を提供するこ
とができる。
ば、成長温度およびガス原料の流量を制御し、平坦なエ
ピタキシャル薄膜を選択的に形成する方法を提供するこ
とができる。
【図1】 この発明の実施の形態1におけるエピタキシ
ャル薄膜の形成方法を示すグラフである。
ャル薄膜の形成方法を示すグラフである。
【図2】 図1で示すエピタキシャル薄膜の形成方法に
おいてエピタキシャル薄膜を示す断面図である。
おいてエピタキシャル薄膜を示す断面図である。
【図3】 図1で示すエピタキシャル薄膜の形成方法に
おいて、高温度の成長温度で形成されたエピタキシャル
薄膜を示す断面図である。
おいて、高温度の成長温度で形成されたエピタキシャル
薄膜を示す断面図である。
【図4】 図1で示すエピタキシャル薄膜の形成方法に
おいて、低温度の成長温度で形成されたエピタキシャル
薄膜を示す断面図である。
おいて、低温度の成長温度で形成されたエピタキシャル
薄膜を示す断面図である。
【図5】 図1で示すエピタキシャル薄膜の形成方法に
おいて、中温度の成長温度で、かつ供給律速領域の流量
のガス原料を供給し、形成されたエピタキシャル薄膜を
示す断面図である。
おいて、中温度の成長温度で、かつ供給律速領域の流量
のガス原料を供給し、形成されたエピタキシャル薄膜を
示す断面図である。
【図6】 図1で示すエピタキシャル薄膜の形成方法に
おいて、中温度の成長温度で、かつ反応律速領域の流量
のガス原料を供給し、形成されたエピタキシャル薄膜を
示す断面図である。
おいて、中温度の成長温度で、かつ反応律速領域の流量
のガス原料を供給し、形成されたエピタキシャル薄膜を
示す断面図である。
【図7】 図1で示すエピタキシャル薄膜の形成方法に
おいて使用するCVD成膜装置を示す図である。
おいて使用するCVD成膜装置を示す図である。
【図8】 図1で示すエピタキシャル薄膜の形成方法を
示すグラフの具体例である。
示すグラフの具体例である。
【図9】 図1で示すエピタキシャル薄膜の形成方法に
おけるエピタキシャル薄膜を示す断面図である。
おけるエピタキシャル薄膜を示す断面図である。
【図10】 図1で示すエピタキシャル薄膜の形成方法
において、700℃の成長温度で、かつ1.0sccm
の流量のジシランガスを供給し、形成されたエピタキシ
ャル薄膜を示す断面図である。
において、700℃の成長温度で、かつ1.0sccm
の流量のジシランガスを供給し、形成されたエピタキシ
ャル薄膜を示す断面図である。
【図11】 図1で示すエピタキシャル薄膜の形成方法
において、600℃の成長温度で、かつ1.0sccm
の流量のジシランガスを供給し、形成されたエピタキシ
ャル薄膜を示す断面図である。
において、600℃の成長温度で、かつ1.0sccm
の流量のジシランガスを供給し、形成されたエピタキシ
ャル薄膜を示す断面図である。
【図12】 この発明の実施の形態2におけるエピタキ
シャル薄膜の成長速度とファセットの成長速度を示した
断面図である。
シャル薄膜の成長速度とファセットの成長速度を示した
断面図である。
【図13】 同実施の形態におけるエピタキシャル薄膜
の形成方法を示すグラフである。
の形成方法を示すグラフである。
【図14】 図13で示すエピタキシャル薄膜の形成方
法を示すグラフである。
法を示すグラフである。
4a、4b 供給律速領域、5b 中間領域、6b、6
c 反応律速領域、11 半導体基板、12 エピタキ
シャル薄膜、72 ジシランガス、92 シリコン基
板、93 シリコン薄膜、95 ゲート電極、97 側
壁酸化膜。
c 反応律速領域、11 半導体基板、12 エピタキ
シャル薄膜、72 ジシランガス、92 シリコン基
板、93 シリコン薄膜、95 ゲート電極、97 側
壁酸化膜。
─────────────────────────────────────────────────────
フロントページの続き
Fターム(参考) 4K030 AA06 BA09 BA44 BB02 BB06
BB12 CA04 CA17 FA10 JA05
JA12 JA20 LA02
5F045 AA03 AB02 AC01 AD10 AF03
BB02 DB02 DP05 EE12 EF05
EK07
5F140 AA00 AA06 BA01 BA03 BA05
BA16 BA20 BG08 BG12 BG20
BH06 BK18
Claims (7)
- 【請求項1】 成膜雰囲気に供給するガス原料の流量を
制御して、半導体基板上に選択的にエピタキシャル薄膜
を形成する方法であって、 所定の温度条件下で、前記成膜雰囲気に供給するガス原
料の流量を変化させることによって、前記エピタキシャ
ル薄膜の成長速度と前記ガス原料の流量との関係を求め
る工程を備え、 前記エピタキシャル薄膜の成長速度と前記ガス原料の流
量との関係を求める工程は、 前記エピタキシャル薄膜の成長速度が前記ガス原料の流
量に、ほぼ比例する供給律速領域と、前記エピタキシャ
ル薄膜の成長速度が、ほぼ一定である反応律速領域と、
前記供給律速領域と前記反応律速領域の間に位置する中
間領域とを求める工程を含み、さらに、 前記中間領域の流量でガス原料を供給して前記半導体基
板上に前記エピタキシャル薄膜を形成する工程を備え
た、エピタキシャル薄膜の形成方法。 - 【請求項2】 前記ガス原料は、シラン、ジシランおよ
びゲルマンからなる群より選ばれた少なくとも一種を含
む、請求項1に記載のエピタキシャル薄膜の形成方法。 - 【請求項3】 前記エピタキシャル薄膜は、シリコン、
ゲルマニウムおよびシリコン−ゲルマニウム混晶からな
る群より選ばれた少なくとも一種を含む、請求項1に記
載のエピタキシャル薄膜の形成方法。 - 【請求項4】 前記半導体基板は、シリコン、ゲルマニ
ウムおよびシリコン−ゲルマニウム混晶からなる群より
選ばれた少なくとも一種を含む、請求項1に記載のエピ
タキシャル薄膜の形成方法。 - 【請求項5】 前記半導体基板上にはゲート電極と、前
記ゲート電極の側壁に接触するように側壁絶縁膜とが形
成されており、前記中間領域の流量でガス原料を供給し
て半導体基板上にエピタキシャル薄膜を形成する工程
は、前記側壁絶縁膜に接触する前記エピタキシャル薄膜
を形成する工程を含む、請求項1から4のいずれか1項
に記載のエピタキシャル薄膜の形成方法。 - 【請求項6】 前記側壁絶縁膜は、酸化膜または窒化膜
を含む、請求項5に記載のエピタキシャル薄膜の形成方
法。 - 【請求項7】 前記エピタキシャル薄膜の成長速度と前
記ガス原料の流量との関係を求める工程は、前記エピタ
キシャル薄膜の(100)面方向の成長速度β(10
0)と、前記エピタキシャル薄膜の(311)面方向の
成長速度β(311)との比β(311)/β(10
0)が0.85以上0.95以下となる前記中間領域を
求める工程を含む、請求項1から6のいずれか1項に記
載のエピタキシャル薄膜の形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002045822A JP2003249451A (ja) | 2002-02-22 | 2002-02-22 | エピタキシャル薄膜の形成方法 |
US10/225,308 US6828182B2 (en) | 2002-02-22 | 2002-08-22 | Epitaxial thin film forming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002045822A JP2003249451A (ja) | 2002-02-22 | 2002-02-22 | エピタキシャル薄膜の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003249451A true JP2003249451A (ja) | 2003-09-05 |
Family
ID=27750600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002045822A Pending JP2003249451A (ja) | 2002-02-22 | 2002-02-22 | エピタキシャル薄膜の形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6828182B2 (ja) |
JP (1) | JP2003249451A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007220808A (ja) * | 2006-02-15 | 2007-08-30 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2008305977A (ja) * | 2007-06-07 | 2008-12-18 | Univ Nagoya | 窒化物半導体構造及びその製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100423303C (zh) * | 2005-06-09 | 2008-10-01 | 璨圆光电股份有限公司 | 发光二极管及其制造方法 |
US8080464B2 (en) * | 2009-12-29 | 2011-12-20 | MEMC Electronics Materials, Inc, | Methods for processing silicon on insulator wafers |
CN102465336B (zh) * | 2010-11-05 | 2014-07-09 | 上海华虹宏力半导体制造有限公司 | 一种高锗浓度的锗硅外延方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2638261B2 (ja) | 1990-07-17 | 1997-08-06 | 日本電気株式会社 | シリコンの選択エピタキシヤル成長方法 |
US7118929B2 (en) * | 2000-07-07 | 2006-10-10 | Lumilog | Process for producing an epitaxial layer of gallium nitride |
US6117708A (en) * | 1998-02-05 | 2000-09-12 | Micron Technology, Inc. | Use of residual organic compounds to facilitate gate break on a carrier substrate for a semiconductor device |
US6703290B2 (en) * | 1999-07-14 | 2004-03-09 | Seh America, Inc. | Growth of epitaxial semiconductor material with improved crystallographic properties |
JP2001338988A (ja) * | 2000-05-25 | 2001-12-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
2002
- 2002-02-22 JP JP2002045822A patent/JP2003249451A/ja active Pending
- 2002-08-22 US US10/225,308 patent/US6828182B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007220808A (ja) * | 2006-02-15 | 2007-08-30 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2008305977A (ja) * | 2007-06-07 | 2008-12-18 | Univ Nagoya | 窒化物半導体構造及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20030162365A1 (en) | 2003-08-28 |
US6828182B2 (en) | 2004-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101869198B1 (ko) | 에칭 방법, 기억 매체 및 에칭 장치 | |
JP5361195B2 (ja) | 微小特徴部位において欠陥を減少させたシリコン又はシリコンゲルマニウムの堆積 | |
JP4364799B2 (ja) | ナノ結晶を形成する方法 | |
KR100373853B1 (ko) | 반도체소자의 선택적 에피택시얼 성장 방법 | |
US7358194B2 (en) | Sequential deposition process for forming Si-containing films | |
US9217201B2 (en) | Methods for forming layers on semiconductor substrates | |
TWI728798B (zh) | 一種半導體薄膜平坦度改善的方法 | |
TWI693628B (zh) | 磊晶層和三維反及記憶體的形成方法、退火設備 | |
CN106486374B (zh) | 半导体结构的形成方法 | |
JP2008507846A (ja) | 単一ウエハチャンバを用いたナノ結晶シリコンの堆積 | |
US7405140B2 (en) | Low temperature formation of patterned epitaxial Si containing films | |
JP2003249451A (ja) | エピタキシャル薄膜の形成方法 | |
JP2007081361A5 (ja) | ||
CN103871951B (zh) | 沟槽填充方法 | |
CN106571298B (zh) | 半导体结构的形成方法 | |
KR101006647B1 (ko) | 성막 장치 및 성막 방법 | |
CN105826232B (zh) | 半导体结构的形成方法 | |
US20030216000A1 (en) | Methods of forming programmable memory devices | |
JP2000058484A (ja) | プラズマcvdによる薄膜形成方法とプラズマcvd装置 | |
CN103474335A (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
US7179707B2 (en) | Method of forming gate electrode in semiconductor device | |
US7776679B2 (en) | Method for forming silicon wells of different crystallographic orientations | |
JP4004277B2 (ja) | 半導体装置の製造方法 | |
CN106856191B (zh) | 半导体结构及其形成方法 | |
JP2004165533A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |