JP5361195B2 - 微小特徴部位において欠陥を減少させたシリコン又はシリコンゲルマニウムの堆積 - Google Patents
微小特徴部位において欠陥を減少させたシリコン又はシリコンゲルマニウムの堆積 Download PDFInfo
- Publication number
- JP5361195B2 JP5361195B2 JP2008002743A JP2008002743A JP5361195B2 JP 5361195 B2 JP5361195 B2 JP 5361195B2 JP 2008002743 A JP2008002743 A JP 2008002743A JP 2008002743 A JP2008002743 A JP 2008002743A JP 5361195 B2 JP5361195 B2 JP 5361195B2
- Authority
- JP
- Japan
- Prior art keywords
- sige
- layer
- microfeature
- gas
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
Description
2 マニホールド
10 プロセスチャンバ
15 上部ヒーター
20 ヒーター
21 回転シャフト
22 昇降装置
23 上側端部
24 下側端部
25 プロセス管
26 回転台
27 蓋
28 モーター
30 遮熱材
35 基板ホルダ
40 基板
45 ガス供給ライン
65 底部ヒーター
70 排気パイプヒーター
75 センサ
80 排気パイプ
82 自動圧力制御装置(APC)
84 トラップ
86 真空ポンプ
88 真空排気システム
90 制御装置
92 プロセス監視システム
94 第1ガス源
95 (リモート)プラズマ源
96 第2ガス源
100 パターニングされた基板
110 フィールド領域
120 微小特徴部位
121a 逆行性プロファイル領域
121b まっすぐな端部のプロファイル領域
121c 順行性プロファイル領域
122 底部
130 絶縁層
140 等角性Si又はSiGe層
140a 意図しないSi又はSiGeシード層
140b Si又はSiGeシード層
150 Si又はSiGe
300 パターニングされた基板
310 フィールド領域
320 微小特徴部位
321a 逆行性プロファイル領域
321b まっすぐな端部のプロファイル領域
321c 順行性プロファイル領域
322 底部
330 絶縁層
340 等角性Si又はSiGe層
340a 意図しないSi又はSiGeシード層
340b Si又はSiGeシード層
600 パターニングされた基板
610 フィールド領域
620 微小特徴部位
621a 逆行性プロファイル領域
621b まっすぐな端部のプロファイル領域
621c 順行性プロファイル領域
622 底部
630 絶縁層
640 非等角性Si又はSiGe層
650 Si又はSiGe
Claims (25)
- フィールド領域、並びに、側壁及び底部を有する凹形状の微小特徴部位を含むパターニングされた基板を供する基板提供工程;
前記微小特徴部位の側壁及び底部上、並びに前記フィールド領域上に絶縁層を供する絶縁層提供工程;
前記微小特徴部位の底部にSi又はSiGeシード層を形成するシード層形成工程;及び
前記Si又はSiGeシード層上にSi又はSiGeを選択成長することによって、下から上へ、少なくとも部分的に前記微小特徴部位を満たす充填工程;
を有し、
前記シード層形成工程が:
前記パターニングされた基板上に等角性Si又はSiGe層を堆積する工程;及び
前記Si又はSiGe層の少なくとも一部を前記微小特徴部位の側壁から底部へ移動させるように、H 2 ガスの存在下で前記Si又はSiGe層を熱処理する工程;
を有する、
基板処理方法。 - 前記基板提供工程が、前記微小特徴部位の上部から前記底部へ延びる方向について逆行性プロファイルの領域を含む側壁を有するパターニングされた基板を供する工程を有する、請求項1に記載の方法。
- 前記充填工程が、前記微小特徴部位を完全に満たす、請求項1に記載の方法。
- 前記熱処理前に、前記Si又はSiGe層を前記フィールド領域から除去する除去工程をさらに有する、請求項3に記載の方法。
- 前記除去工程が化学機械研磨を有する、請求項4に記載の方法。
- 前記部分充填工程前に、前記フィールド領域及び前記側壁からSi又はSiGe残余物をエッチングするエッチング工程をさらに有する、請求項3に記載の方法。
- 前記エッチング工程が、前記Si又はSiGe残余物を、F2、HF、ClF3又はHClを含むエッチングガスに曝露する工程を有する、請求項6に記載の方法。
- 前記シード層形成工程が:
前記パターニングされた基板上に等角性Si又はSiGe層を堆積する堆積工程;
前記フィールド領域から前記Si又はSiGe層を除去する除去工程;
前記Si又はSiGe層の少なくとも一部を前記微小特徴部位の側壁から底部へ移動させるように、H2ガスの存在下で前記Si又はSiGe層を熱処理する熱処理工程;及び
前記フィールド領域及び前記側壁からSi又はSiGe残余物をエッチングするエッチング工程;
を有する、
請求項1に記載の方法。 - 前記除去工程が化学機械研磨を有する、請求項8に記載の方法。
- 前記エッチング工程が、前記の熱処理されたSi又はSiGe層を、F2、HF、ClF3又はHClのうちの少なくとも1を含むエッチングガスに曝露する工程を有する、請求項8に記載の方法。
- 前記シード層形成工程が:
非等角性Si又はSiGe層を前記パターニングされた基板の前記微小特徴部位の底部及びフィールド領域上に堆積する堆積工程;及び
前記フィールド領域から前記Si又はSiGe層を除去する除去工程;
を有する、
請求項1に記載の方法。 - 前記除去工程が化学機械研磨を有する、請求項11に記載の方法。
- 前記除去工程に続き、H2ガスの存在下で前記Si又はSiGe層を熱処理する熱処理工程をさらに有する、請求項11に記載の方法。
- 前記シード層形成工程が:
非等角性Si又はSiGe層を前記パターニングされた基板の前記微小特徴部位の底部及びフィールド領域上に堆積する堆積工程;
H2ガスの存在下で前記Si又はSiGe層を熱処理する熱処理工程;及び
前記フィールド領域から前記Si又はSiGe層を除去する除去工程;
を有する、
請求項1に記載の方法。 - 前記絶縁層提供工程が、酸化層、窒化層、若しくは酸窒化層、又はこれらの混合層を供する工程を有する、請求項1に記載の方法。
- 前記微小特徴部位が、溝、ビア、又はこれらの結合を有する、請求項1に記載の方法。
- 前記部分充填工程が、前記パターニングされた基板を、Si2Cl6を有するプロセスガスに曝露する工程を有する、請求項1に記載の方法。
- フィールド領域、並びに、側壁及び底部を有する凹形状の微小特徴部位を含むパターニングされた基板を供する基板提供工程;
前記微小特徴部位の側壁及び底部上、並びに前記フィールド領域上に絶縁層を供する絶縁層提供工程;
前記パターニングされた基板上に等角性Si又はSiGe層を堆積することによって、前記微小特徴部位の底部にSi又はSiGeシード層を形成するシード層形成工程;
前記フィールド領域から前記Si又はSiGe層を除去する除去工程;
前記Si又はSiGe層の少なくとも一部を前記微小特徴部位の側壁から底部へ移動させるように、H2ガスの存在下で前記Si又はSiGe層を熱処理する熱処理工程;
前記フィールド領域及び前記側壁からSi又はSiGe残余物をエッチングするエッチング工程;及び
前記Si又はSiGeシード層上にSi又はSiGeを選択成長することによって、下から上へ、少なくとも部分的に前記微小特徴部位を満たす部分充填工程;
を有する基板処理方法。 - 前記基板提供工程が、前記微小特徴部位の上部から前記底部へ延びる方向について逆行性プロファイルの領域を含む側壁を有するパターニングされた基板を供する工程を有する、請求項18に記載の方法。
- 前記部分充填工程が、前記微小特徴部位を完全に満たす、請求項18に記載の方法。
- 側壁及び底部を有する微小特徴部位を有するパターニングされた基板を有する半導体素子であって、
ボイドの存在しないSi又はSiGeシード層が前記微小特徴部位内に満たされ、
前記Si又はSiGe層の少なくとも一部は、H 2 ガスの存在下での熱処理により前記微小特徴部位の側壁から底部へ移動し、
前記側壁は、前記微小特徴部位の上部からの方向について逆行性プロファイルの領域を有する、
素子。 - 前記パターニングされた基板が、前記微小特徴部位中及び前記フィールド領域上に絶縁層をさらに有する、請求項21に記載の素子。
- 前記絶縁層が、酸化層、窒化層、若しくは酸窒化層、又はこれらの混合層を有する、請求項21に記載の素子。
- 前記微小特徴部位が、溝、ビア、又はこれらの結合を有する、請求項21に記載の素子。
- プロセッサ上で実行されるプログラム命令を含むコンピュータによる読み取りが可能な媒体であって、
前記命令は、前記プロセッサによって実行されるとき、処理装置に、請求項1に記載の方法に係る工程を実行させる、
コンピュータによる読み取りが可能な媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/622,204 US8263474B2 (en) | 2007-01-11 | 2007-01-11 | Reduced defect silicon or silicon germanium deposition in micro-features |
US11/622,204 | 2007-01-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008198996A JP2008198996A (ja) | 2008-08-28 |
JP5361195B2 true JP5361195B2 (ja) | 2013-12-04 |
Family
ID=39617108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008002743A Active JP5361195B2 (ja) | 2007-01-11 | 2008-01-10 | 微小特徴部位において欠陥を減少させたシリコン又はシリコンゲルマニウムの堆積 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8263474B2 (ja) |
JP (1) | JP5361195B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9698244B2 (en) | 2015-04-10 | 2017-07-04 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
KR20190070858A (ko) | 2017-12-13 | 2019-06-21 | 도쿄엘렉트론가부시키가이샤 | 실리콘 함유막의 에칭 방법, 컴퓨터 기억 매체, 및 실리콘 함유막의 에칭 장치 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2914783A1 (fr) * | 2007-04-03 | 2008-10-10 | St Microelectronics Sa | Procede de fabrication d'un dispositif a gradient de concentration et dispositif correspondant. |
JP2010114255A (ja) * | 2008-11-06 | 2010-05-20 | Toshiba Corp | 半導体装置の製造方法 |
JP5864360B2 (ja) * | 2011-06-30 | 2016-02-17 | 東京エレクトロン株式会社 | シリコン膜の形成方法およびその形成装置 |
KR102028217B1 (ko) | 2011-11-25 | 2019-10-02 | 가부시키가이샤 후지미인코퍼레이티드 | 연마용 조성물 |
KR102124207B1 (ko) | 2013-06-03 | 2020-06-18 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
JP6174943B2 (ja) * | 2013-08-22 | 2017-08-02 | 東京エレクトロン株式会社 | 凹部を充填する方法 |
CN104851783B (zh) * | 2014-02-14 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 一种锗硅硼外延层生长方法 |
US9620356B1 (en) * | 2015-10-29 | 2017-04-11 | Applied Materials, Inc. | Process of selective epitaxial growth for void free gap fill |
US9437427B1 (en) | 2015-12-30 | 2016-09-06 | International Business Machines Corporation | Controlled confined lateral III-V epitaxy |
US10115601B2 (en) | 2016-02-03 | 2018-10-30 | Tokyo Electron Limited | Selective film formation for raised and recessed features using deposition and etching processes |
JP6541591B2 (ja) | 2016-03-07 | 2019-07-10 | 東京エレクトロン株式会社 | 凹部内の結晶成長方法および処理装置 |
JP6584348B2 (ja) * | 2016-03-07 | 2019-10-02 | 東京エレクトロン株式会社 | 凹部の埋め込み方法および処理装置 |
JP6554438B2 (ja) * | 2016-03-30 | 2019-07-31 | 東京エレクトロン株式会社 | シリコン膜の形成方法および形成装置 |
KR102553120B1 (ko) * | 2017-03-07 | 2023-07-06 | 도쿄엘렉트론가부시키가이샤 | 레트로그레이드 리세스된 피처를 충전하는 방법 |
US10468501B2 (en) * | 2017-09-29 | 2019-11-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gap-filling germanium through selective bottom-up growth |
JP6777624B2 (ja) * | 2017-12-28 | 2020-10-28 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、およびプログラム |
JP2021147692A (ja) * | 2020-03-23 | 2021-09-27 | 東京エレクトロン株式会社 | 成膜方法及び半導体装置の製造方法 |
US20220108888A1 (en) * | 2020-10-04 | 2022-04-07 | Applied Materials, Inc. | Selective Deposition of Germanium |
JP7303226B2 (ja) * | 2021-01-18 | 2023-07-04 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61255027A (ja) * | 1985-05-07 | 1986-11-12 | Toshiba Corp | ドライエツチング方法 |
JPH01148787A (ja) * | 1987-12-06 | 1989-06-12 | Canon Inc | 結晶基材の製造方法 |
US4847214A (en) * | 1988-04-18 | 1989-07-11 | Motorola Inc. | Method for filling trenches from a seed layer |
JPH06181255A (ja) * | 1992-12-15 | 1994-06-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3170764B2 (ja) * | 1993-11-17 | 2001-05-28 | 富士通株式会社 | シリコン系薄膜の選択成長方法、トップゲート型及びボトムゲート型薄膜トランジスタの製造方法 |
JP2002231945A (ja) * | 2001-02-06 | 2002-08-16 | Denso Corp | 半導体装置の製造方法 |
US6888214B2 (en) * | 2002-11-12 | 2005-05-03 | Micron Technology, Inc. | Isolation techniques for reducing dark current in CMOS image sensors |
JP2005159119A (ja) * | 2003-11-27 | 2005-06-16 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
US7205187B2 (en) * | 2005-01-18 | 2007-04-17 | Tokyo Electron Limited | Micro-feature fill process and apparatus using hexachlorodisilane or other chlorine-containing silicon precursor |
-
2007
- 2007-01-11 US US11/622,204 patent/US8263474B2/en active Active
-
2008
- 2008-01-10 JP JP2008002743A patent/JP5361195B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9698244B2 (en) | 2015-04-10 | 2017-07-04 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
KR20190070858A (ko) | 2017-12-13 | 2019-06-21 | 도쿄엘렉트론가부시키가이샤 | 실리콘 함유막의 에칭 방법, 컴퓨터 기억 매체, 및 실리콘 함유막의 에칭 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20080169534A1 (en) | 2008-07-17 |
US8263474B2 (en) | 2012-09-11 |
JP2008198996A (ja) | 2008-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5361195B2 (ja) | 微小特徴部位において欠陥を減少させたシリコン又はシリコンゲルマニウムの堆積 | |
US7358194B2 (en) | Sequential deposition process for forming Si-containing films | |
US9758865B2 (en) | Silicon film forming method, thin film forming method and cross-sectional shape control method | |
KR102158406B1 (ko) | 실리콘막의 형성 방법 및 형성 장치, 및 기억 매체 | |
US7524769B2 (en) | Method and system for removing an oxide from a substrate | |
US20170213727A1 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
WO2006078354A2 (en) | Micro-feature fill process and apparatus using hexachlorodisilane or other chlorine-containing silicon precursor | |
JP6100854B2 (ja) | 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム | |
KR102072270B1 (ko) | 오목부 내의 결정 성장 방법 및 처리 장치 | |
TWI675416B (zh) | 半導體裝置之製造方法、熱處理裝置及記錄媒體 | |
CN107026077B (zh) | 半导体器件的制造方法及衬底处理装置 | |
CN107180749B (zh) | 半导体器件的制造方法、衬底处理装置及气体供给系统 | |
WO2020189288A1 (ja) | 成膜方法および成膜装置 | |
US10475645B2 (en) | Method of filling recess and processing apparatus | |
KR102116165B1 (ko) | 오목부의 매립 방법 및 처리 장치 | |
WO2007021403A2 (en) | Low-temperature oxide removal using fluorine | |
US9637819B2 (en) | Methods for preferential growth of cobalt within substrate features | |
US10529560B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus and recording medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5361195 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |