JP2008300841A - 抵抗性メモリ素子 - Google Patents
抵抗性メモリ素子 Download PDFInfo
- Publication number
- JP2008300841A JP2008300841A JP2008141727A JP2008141727A JP2008300841A JP 2008300841 A JP2008300841 A JP 2008300841A JP 2008141727 A JP2008141727 A JP 2008141727A JP 2008141727 A JP2008141727 A JP 2008141727A JP 2008300841 A JP2008300841 A JP 2008300841A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- resistive memory
- memory device
- variable resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 34
- 239000000956 alloy Substances 0.000 claims abstract description 34
- 230000008859 change Effects 0.000 claims abstract description 32
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 11
- 239000010953 base metal Substances 0.000 claims abstract description 9
- 229910002845 Pt–Ni Inorganic materials 0.000 claims description 11
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 10
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910002056 binary alloy Inorganic materials 0.000 claims description 2
- 229910002058 ternary alloy Inorganic materials 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 110
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000314 transition metal oxide Inorganic materials 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000879 optical micrograph Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910013716 LiNi Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910010380 TiNi Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】製造コストを低減でき、他の膜と優れた接着特性を有する電極を備える抵抗性メモリ素子を提供する。
【解決手段】少なくとも一つの第１電極Ｅ１と、第１電極Ｅ１と離隔された少なくとも一つの第２電極Ｅ２と、第１電極Ｅ１と第２電極Ｅ２との間に備えられ、第１抵抗変化層Ｒ１を備える第１構造体Ｓ１と、第１中間電極Ｍ１、及び、第１抵抗変化層Ｒ１と電気的に連結された第１スイッチング素子Ｄ１と、を備え、第１及び第２電極Ｅ１，Ｅ２のうち少なくとも一つは、貴金属と卑金属とを含む合金層を備える抵抗性メモリ素子である。貴金属は、ｐ型酸化物と接触してスイッチング特性を表すか、またはダイオードのｐ型半導体層と接触してオーミック特性を表す金属であり、卑金属は、合金層の接着力を向上させる役割を持つ。
【選択図】図１
【解決手段】少なくとも一つの第１電極Ｅ１と、第１電極Ｅ１と離隔された少なくとも一つの第２電極Ｅ２と、第１電極Ｅ１と第２電極Ｅ２との間に備えられ、第１抵抗変化層Ｒ１を備える第１構造体Ｓ１と、第１中間電極Ｍ１、及び、第１抵抗変化層Ｒ１と電気的に連結された第１スイッチング素子Ｄ１と、を備え、第１及び第２電極Ｅ１，Ｅ２のうち少なくとも一つは、貴金属と卑金属とを含む合金層を備える抵抗性メモリ素子である。貴金属は、ｐ型酸化物と接触してスイッチング特性を表すか、またはダイオードのｐ型半導体層と接触してオーミック特性を表す金属であり、卑金属は、合金層の接着力を向上させる役割を持つ。
【選択図】図１
Description
本発明は、半導体素子に係り、特に抵抗性メモリ素子に関する。
抵抗性メモリ素子（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＲＲＡＭ）は、抵抗が特定の電圧で大きく変わる物質、例えば遷移金属酸化物の抵抗変化特性を利用した不揮発性メモリ素子である。すなわち、抵抗変化物質にセット電圧以上の電圧が印加されれば、前記抵抗変化物質の抵抗が低くなる。この時をオン状態という。そして、抵抗変化物質にリセット電圧以上の電圧が印加されれば、前記抵抗変化物質の抵抗が高くなる。この時をオフ状態という。ＲＲＡＭのうち多層交差点ＲＲＡＭは、そのセル構造が簡単であるため、高集積化に非常に有利であるという利点がある。
ＲＲＡＭのストレージノードは、下部電極、前記抵抗変化物質で形成された抵抗変化層及び上部電極が順次に積層された構造を有する。従来のＲＲＡＭは、抵抗変化層として主にニッケル酸化物（ＮｉＯＸ）層を使用し、上・下部電極として白金（Ｐｔ）層を使用する。
本発明が解決しようとする課題は、前述した従来技術の問題点を改善するためのものであって、製造コストを低減でき、他の膜と優れた接着特性を有する電極を備える抵抗性メモリ素子（ＲＲＡＭ）を提供するところにある。
前記課題を解決するために、本発明の一実施形態は、少なくとも一つの第１電極と、前記第１電極と離隔された少なくとも一つの第２電極と、前記第１電極と第２電極との間に備えられ、第１抵抗変化層を備える第１構造体と、前記第１抵抗変化層と電気的に連結された第１スイッチング素子と、を備え、前記第１及び第２電極のうち少なくとも一つは、貴金属と卑金属とを含む合金層を備える抵抗性メモリ素子を提供する。
前記貴金属は、Ｐｔ，Ｉｒ，Ｒｕ，Ｐｄ及びＡｕのうちいずれか一つでありうる。
前記合金層は、二元合金及び三元合金のうち少なくとも一つを含み、三元以上の合金を含むこともできる。
前記合金層は、Ｐｔ−Ｔｉ合金層またはＰｔ−Ｎｉ合金層でありうる。
前記Ｐｔ−Ｔｉ合金層で、Ｔｉの含有量Ｘ（ｍｏｌ％）は、０＜Ｘ≦４０でありうる。
前記Ｐｔ−Ｎｉ合金層で、Ｎｉの含有量Ｙ（ｍｏｌ％）は、０＜Ｙ≦９０でありうる。
前記第１構造体は、前記第１スイッチング素子を備え、前記第１抵抗変化層と前記第１スイッチング素子との間に第１中間電極をさらに備える。
前記第１中間電極は、前記合金層を備える。
前記第１スイッチング素子は、第１酸化物ダイオードでありうる。
前記第１電極上に前記第１抵抗変化層、前記第１中間電極、前記第１スイッチング素子及び前記第２電極が順次に備えられる。
前記第１電極上に前記第１スイッチング素子、前記第１中間電極、前記第１抵抗変化層及び前記第２電極が順次に備えられる。
前記第１及び第２電極は、互いに交差する複数の配線であり、前記第１及び第２電極の交差点に前記第１構造体が備えられる。
本発明の実施形態による抵抗性メモリ素子は、前記第２電極と離隔された少なくとも一つの第３電極と、前記第２電極と前記第３電極との間に備えられ、第２抵抗変化層を備える第２構造体と、前記第２抵抗変化層と電気的に連結された第２スイッチング素子と、をさらに備える。
前記第３電極は、前記合金層を備える。
前記第２構造体は、前記第２スイッチング素子を備え、前記第２抵抗変化層と前記第２スイッチング素子との間に第２中間電極をさらに備える。
前記第２中間電極は、前記合金層を備える。
前記第２スイッチング素子は、第２酸化物ダイオードでありうる。
前記第２電極上に前記第２抵抗変化層、前記第２中間電極、前記第２スイッチング素子及び前記第３電極が順次に備えられる。
前記第２電極上に前記第２スイッチング素子、前記第２中間電極、前記第２抵抗変化層及び前記第３電極が順次に備えられる。
前記第２及び第３電極は、互いに交差する複数の配線であり、前記第２及び第３電極の交差点に前記第２構造体が備えられる。
本発明の実施形態による抵抗性メモリ素子は、１Ｄ（Ｄｉｏｄｅ）−１Ｒ（Ｒｅｓｉｓｔｏｒ）セル構造を有する多層交差点メモリ素子でありうる。
前記第１及び／または第２抵抗変化層は、高抵抗状態から低抵抗状態に、または低抵抗状態から高抵抗状態に可逆的に変換する要素を備える。
前記第１及び／または第２抵抗変化層は、高抵抗状態から低抵抗状態に非可逆的に変換する要素を備える。
本発明の他の実施形態は、少なくとも一つの第１電極を提供する工程と、前記第１電極と離隔された少なくとも一つの第２電極を提供する工程と、前記第１電極と第２電極との間に第１抵抗変化層及び前記第１抵抗変化層と電気的に連結された第１スイッチング素子を備える第１構造体を提供する工程と、を含み、前記第１及び第２電極のうち少なくとも一つは、貴金属と卑金属とを含む合金層で形成する抵抗性メモリ素子の製造方法を提供する。
本発明のさらに他の実施形態は、少なくとも一つの第１電極、前記第１電極と離隔された少なくとも一つの第２電極、前記第１電極と第２電極との間に備えられ、第１抵抗変化層を備える第１構造体、及び前記第１抵抗変化層と電気的に連結された第１スイッチング素子を備え、前記第１及び第２電極のうち少なくとも一つは、貴金属と卑金属とを含む合金層を備える抵抗性メモリ素子の動作方法において、前記第１抵抗変化層にセット電圧以上の電圧またはリセット電圧以上の電圧を印加するステップを含む抵抗性メモリ素子の動作方法を提供する。
本発明によれば、製造コストを低減でき、他の膜と優れた接着特性を有することができる。
以下、本発明の望ましい実施形態による抵抗性メモリ素子（ＲＲＡＭ）を、添付された図面を参照して詳細に説明する。この過程で図面に示した層や領域の厚さは、明細書の明確性のために誇張して示されたものである。図面で、同じ図面符号は同じ構成要素を表す。
図１は、本発明の実施形態によるＲＲＡＭを示す。本実施形態のＲＲＡＭは、多層交差点ＲＲＡＭである。
図１に示すように、基板（図示せず）上に複数の第１電極Ｅ１が等間隔で形成されている。第１電極Ｅ１それぞれは、配線形態を有しうる。第１電極Ｅ１の上面と一定間隔ほど離隔して配線形態の第２電極Ｅ２が等間隔で形成されている。第２電極Ｅ２は、第１電極Ｅ１と交差、望ましくは、直交する。
第１及び第２電極Ｅ１，Ｅ２のうち少なくとも一つは、貴金属と卑金属とを含む二元または三元以上の合金層を備える。前記貴金属は、ＮｉＯのようなｐ型酸化物と接触してスイッチング特性を表すか、またはダイオードのｐ型半導体層と接触してオーミック特性を表す金属であり、約５ｅＶ以上の仕事関数を有する。例えば、前記貴金属は、Ｐｔ，Ｉｒ，Ｒｕ，Ｐｄ及びＡｕのうちいずれか一つでありうる。前記卑金属は、約５ｅＶ以下の仕事関数を有する金属であり、前記合金層の接着力を向上させる役割を持つ。前記卑金属は、例えばＮｉまたはＴｉであるが、これらに限定されない。望ましくは、下部または上部電極１０，３０の前記合金層は、Ｐｔ−Ｔｉ合金層またはＰｔ−Ｎｉ合金層でありうる。前記Ｐｔ−Ｔｉ合金層で、Ｔｉの含有量Ｘ（ｍｏｌ％）は０＜Ｘ≦４０であり、前記Ｐｔ−Ｎｉ合金層で、Ｎｉの含有量Ｙ（ｍｏｌ％）は０＜Ｙ≦９０である。かかる合金層は、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、例えば、同時スパッタリング法で形成されるが、その他の方法でも形成される。
第１電極Ｅ１と第２電極Ｅ２との交差点に第１構造物Ｓ１が備えられている。
図１の拡大図に示すように、第１構造物Ｓ１は、第１電極Ｅ１上に順次に積層された第１抵抗変化層Ｒ１、第１中間電極Ｍ１及び第１ダイオードＤ１を備える。第１抵抗変化層Ｒ１は、可変抵抗特性を有する物質、例えば遷移金属酸化物（Ｔｒａｎｓｉｔｉｏｎ Ｍｅｔａｌ Ｏｘｉｄｅ：ＴＭＯ）で形成できる。さらに具体的には、第１抵抗変化層Ｒ１は、Ｎｉ酸化物、Ｃｕ酸化物、Ｔｉ酸化物、Ｃｏ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｚｎ酸化物、Ｗ酸化物、Ｎｂ酸化物、ＴｉＮｉ酸化物、ＬｉＮｉ酸化物、Ａｌ酸化物、ＩｎＺｎ酸化物、Ｖ酸化物、ＳｒＺｒ酸化物、ＳｒＴｉ酸化物、Ｃｒ酸化物、Ｆｅ酸化物またはＴａ酸化物などで形成できる。第１中間電極Ｍ１は、第１抵抗変化層Ｒ１と第１ダイオードＤ１とを電気的に連結させるものであって、前述した合金層を備える。もし、第１中間電極Ｍ１がなければ、第１ダイオードＤ１が抵抗体のように作用して素子動作に問題が発生しうる。さらに詳細に説明すれば、第１中間電極Ｍ１がなければ、第１抵抗変化層Ｒ１がセットされるとき、第１ダイオードＤ１が損傷されて整流特性を失う恐れがある。第１抵抗変化層Ｒ１、第１ダイオードＤ１及び第１中間電極Ｍ１は、類似したサイズのドットパターンであるが、その形態は多様に変化する。第１ダイオードＤ１は、垂直ダイオードであって、ｐ型酸化物層とｎ型酸化物層とが順次に積層された構造であることが望ましいが、ｐ型シリコン層とｎ型シリコン層とが順次に積層された構造でもよい。例えば、第１ダイオードＤ１は、ＣｕＯ層のようなｐ型酸化物層とＩｎＺｎＯ層のようなｎ型酸化物層とが順次に積層された構造であるか、またはＮｉＯのようなｐ型酸化物層とＴｉＯ２のようなｎ型酸化物層とが順次に積層された構造でありうる。ＣｕＯ層の場合、自然的に発生したＣｕ欠乏により、Ｃｕと結合していないＯ２−がドナーとして作用してｐ型半導体層となりうる。ＩｎＺｎＯ層の場合、自然的に発生したＺｎ間隙及びＯ空孔により、格子外に存在するか、またはＯと結合していないＺｎ２＋がアクセプタとして作用してｎ型半導体層となりうる。常温で容易に形成される非晶質の酸化物層で第１ダイオードＤ１を製造できるが、結晶相の酸化物層でも第１ダイオードＤ１を製造できる。シリコンダイオードの場合、約８００℃の高温工程で形成しなければならないので、高温工程による多様な問題が発生するおそれがある。したがって、本実施形態では、常温で容易に形成される酸化物層で第１ダイオードＤ１を形成することが望ましい。第１ダイオードＤ１と第２電極Ｅ２との間には、コンタクト電極（図示せず）がさらに備えられる。
第２電極Ｅ２の上面と一定間隔ほど離隔して第３電極Ｅ３が備えられる。第３電極Ｅ３は、配線形態を有して等間隔で形成され、第２電極Ｅ２と交差、望ましくは、直交する。第３電極Ｅ３を構成する物質は、第１電極Ｅ１または第２電極Ｅ２と同一でありうる。第２電極Ｅ２と第３電極Ｅ３との交差点には、第２構造物Ｓ２が備えられる。第２構造物Ｓ２と第１構造物Ｓ１とは、同じ積層構造または回路的に上下対称的な構造を有する。すなわち、第１構造物Ｓ１が、第１抵抗変化層Ｒ１上に第１中間電極Ｍ１及び第１ダイオードＤ１が順次に積層された構造を含むならば、第２構造物Ｓ２は、第２ダイオード上に第２中間電極と第２抵抗変化層とが順次に積層された構造を有することができる。前記第２中間電極は、第１中間電極Ｍ１と同じ物質で形成され、第１構造物Ｓ１の第１ダイオードＤ１と第２構造物Ｓ２の前記第２ダイオードとは、回路的に上下対称的な構造または同じ積層構造を有することができる。すなわち、第１構造物Ｓ１、第２電極Ｅ２及び第２構造物Ｓ２は、回路的に図２Ａまたは図２Ｂのような構造を有する。図２Ａ及び図２Ｂにおいて、Ｄ２及びＲ２は、それぞれ前記第２ダイオード及び前記第２抵抗変化層を表す。図２Ａ及び図２Ｂにおいて、第１及び第２ダイオードＤ１，Ｄ２の整流方向は変わりうる。また、図２Ａ及び図２Ｂの第１構造物Ｓ１内において、第１抵抗変化層Ｒ１と第１ダイオードＤ１との位置は互いに変わり、第２構造物Ｓ２内において、第２抵抗変化層Ｒ２と第２ダイオードＤ２との位置も互いに変わる。
さらに、図２Ａの構造では、第２電極Ｅ２を基準として第１及び第２ダイオードＤ１，Ｄ２が回路的に上下対称的であるので、第２電極Ｅ２を共通ビットラインとして使用して第１及び第２抵抗変化層Ｒ１，Ｒ２に同時に情報を記録できる。一方、図２Ｂの構造では、第１及び第２ダイオードＤ１，Ｄ２の整流方向が同じであるため、一回のプログラミング動作で第１及び第２抵抗変化層Ｒ１，Ｒ２のうちいずれか一つに情報を記録できる。
再び図１に示すように、第１及び第２構造物Ｓ１，Ｓ２は円柱状に示されているが、それらは、四角柱または下方へ行くほど幅が広くなる形態など多様な変形形状を有する。例えば、第１及び第２構造物Ｓ１，Ｓ２は、第１及び第２電極Ｅ１，Ｅ２の交差点と第２及び第３電極Ｅ２，Ｅ３の交差点との外部に拡張された非対称的な形態を有することもできる。前記非対称的な形態を有する第１積層構造物Ｓ１の例が図３に示されている。
図３に示すように、第１構造物Ｓ１は、第１及び第２電極Ｅ１，Ｅ２の交差点に備えられた第１部分Ｐ１と、第１部分Ｐ１と接触して前記交差点の外部に拡張された第２部分Ｐ２と、を備える。すなわち、第１構造物Ｓ１は、第１及び第２電極Ｅ１，Ｅ２の交差点の外部に拡張された非対称的な形態を有する。この場合、第１ダイオードＤ１の形態と第１抵抗変化層Ｒ１の形態とは相異なることもある。例えば、第１ダイオードＤ１は、第１部分Ｐ１及び第２部分Ｐ２に対応する面積を有するように形成され、第１抵抗変化層Ｒ１は、第１部分Ｐ１に対応する面積を有するように形成される。第１ダイオードＤ１の面積が大きくなるほど、第１ダイオードＤ１の順方向電流が大きくなり、スイッチング特性が向上する。ここで図示していないが、第２構造物Ｓ２の平面構造は、図３の第１構造物Ｓ１と類似している。
図１に示していないが、本発明の実施形態による多層交差点ＲＲＡＭは、第３電極Ｅ３上に前記第１構造物Ｓ１及び第２電極Ｅ２の積層構造物と同じ構造を有する積層構造物をさらに備える。
または、本発明の実施形態による多層交差点ＲＲＡＭは、第３電極Ｅ３上に前記第１構造物Ｓ１、第２電極Ｅ２、第２構造物Ｓ２及び第３電極Ｅ３の積層構造物と同じ構造を有する積層構造物を少なくとも一セット以上さらに備える。
または、本発明の実施形態による多層交差点ＲＲＡＭは、第３電極Ｅ３上に前記第１構造物Ｓ１、第２電極Ｅ２、第２構造物Ｓ２、第３電極Ｅ３、第１構造物Ｓ１及び第２電極Ｅ２が順次に積層された積層構造物と同じ構造を有する積層構造物を少なくとも一セット以上さらに備える。
さらに、本発明の実施形態によるＲＲＡＭは、書換え型メモリやＯＴＰ（Ｏｎｅ−Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ）メモリとして使われる。さらに具体的に説明すれば、第１及び第２抵抗変化層Ｒ１，Ｒ２が高抵抗状態から低抵抗状態に、または低抵抗状態から高抵抗状態に可逆的に変換する第１要素を含む場合、本発明の実施形態によるＲＲＡＭは書換え型メモリである。前記第１要素の例としては、前述した可変抵抗特性を有する物質層及びフィラメントヒューズなどが挙げられる。一方、第１及び第２抵抗変化層Ｒ１，Ｒ２が高抵抗状態から低抵抗状態に非可逆的に変換する第２要素を含む場合、一回プログラムされたメモリセルは再び元来の状態に戻せないため、本発明の実施形態によるＲＲＡＭはＯＴＰメモリである。前記第２要素の一例としてアンチヒューズがあり、かかるアンチヒューズは、酸化物または窒化物、例えばシリコン酸化物、シリコン窒化物またはアルミニウム酸化物などで形成できる。
図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、図５Ａ及び図５Ｂは、合金で形成された上・下部電極の間に抵抗変化層としてＮｉＯＸ層を有するＲＲＡＭセルの電流−電圧特性を示す。
図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、図５Ａ及び図５Ｂそれぞれは、本発明の実施形態によるＲＲＡＭの第１ないし第６サンプルに対する結果である。前記第１ないし第６サンプルは、上・下部電極及びそれらの間の抵抗変化層としてＮｉＯＸ層を有する。前記第１ないし第４サンプルは、前記上・下部電極としてＰｔ−Ｎｉ合金を使用し、前記第５及び第６サンプルは、前記上・下部電極としてＰｔ−Ｔｉ合金を使用する。前記第１ないし第４サンプルの上・下部電極で、Ｎｉの含有量はそれぞれ１０ｍｏｌ％、５１ｍｏｌ％及び７３ｍｏｌ％及び８３ｍｏｌ％であり、前記第５及び第６サンプルの上・下部電極で、Ｔｉの含有量はそれぞれ１１ｍｏｌ％及び２２ｍｏｌ％である。
図６は、前記第１サンプルと同じ構造を有するが、上・下部電極としてＰｔを使用する第７サンプルの電流−電圧特性を示す。
図４Ａ及び図６に示すように、前記第１サンプルは、前記第７サンプルと類似したスイッチング特性を表すということが分かる。さらに詳細に説明すれば、図４Ａに示したように、上・下部電極の間の抵抗変化層にセット電圧Ｖｓ以上の電圧が印加されれば、前記抵抗変化層の抵抗が低くなる。この時をオン状態という。そして、前記抵抗変化層にリセット電圧Ｖｒ以上の電圧が印加されれば、前記抵抗変化層の抵抗が高くなる。この時をオフ状態という。これは、図６でも同様である。かかる結果は、Ｐｔ−Ｎｉ合金をＲＲＡＭの電極として使用できることを意味する。
図４Ｂ及び図４Ｃに示すように、前記第２及び第３サンプルは、図６の前記第７サンプルと類似したスイッチング特性を表し、図４Ｄに示すように、前記第４サンプルは、オフ抵抗が低いが、スイッチング特性を表すということが分かる。したがって、Ｎｉが８０ｍｏｌ％以上含有されたＰｔ−Ｎｉ合金もＲＲＡＭの電極として使用できる。
図５Ａ、図５Ｂ及び図６に示すように、前記第５及び第６サンプルは、前記第７サンプルと類似したスイッチング特性を表すということが分かる。したがって、Ｔｉが２０ｍｏｌ％以上含有されたＰｔ−Ｔｉ合金もＲＲＡＭの電極として使用できる。
したがって、本発明の実施形態によれば、高価のＰｔのみを電極物質として使用する場合よりＲＲＡＭの製造コストを低減できる。
図７及び図８は、それぞれ前記第４サンプル及び前記第７サンプルのスイッチング回数による抵抗変化特性を示すグラフである。図７及び図８において、Ｇ１は、抵抗変化層が低抵抗状態、すなわちオン状態である時の抵抗値であり、Ｇ２は、抵抗変化層が高抵抗状態、すなわちオフ状態である時の抵抗値である。
図７に示すように、本発明の実施形態によるＲＲＡＭの抵抗変化層は、明確に区分される二つの抵抗状態を有するということが分かる。例えば、抵抗変化層がＧ１の低抵抗を有するとき、前記抵抗変化層にデータ‘０’が記録されたと見なし、抵抗変化層がＧ２の高抵抗を有するとき、前記抵抗変化層にデータ‘１’が記録されたと見なす。
図７のＧ１及びＧ２の散布は、図８のＧ１及びＧ２の散布よりはるかに小さい。低抵抗または高抵抗状態で抵抗値の散布が小さいというのは、素子の信頼性が優れているということを意味する。
図９Ａないし図９Ｃは、異なる条件で製造した第８ないし第１０サンプルそれぞれに対するスクラッチ検査結果である。前記第８サンプルは、シリコン酸化物層上にＰｔ−Ｎｉ合金層を形成したサンプルであり、前記第９サンプルは、シリコン酸化物層上にＰｔ−Ｔｉ合金層を形成したサンプルであり、前記第１０サンプルは、シリコン酸化物層上にＰｔ層を形成したサンプルである。前記第８ないし第１０サンプルを任意に互いに隣接して配置した後、ピンセットのような道具で掻いた後でその表面を観察した。
図９Ａないし図９Ｃに示すように、前記第８及び第９サンプルのスクラッチが前記第１０サンプルのスクラッチよりはるかに少なくて小さいということが分かる。これは、Ｐｔ−Ｎｉ合金層またはＰｔ−Ｔｉ合金層の接着特性がＰｔ層の接着特性よりはるかに優れているということを意味する。従来のＲＲＡＭの場合、Ｐｔ層の接着特性が好ましくないため、Ｐｔ層の下部に別途の接着層を形成しなければならないが、本発明のＲＲＡＭは、別途の接着層を必要としない。
前記した説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するというより、望ましい実施形態の例示として解釈されなければならない。例えば、当業者ならば、本発明の実施形態でＲＲＡＭの構成要素をさらに多様化でき、ＲＲＡＭの構造を変形できるであろう。したがって、本発明の範囲は、説明された実施形態により決まるものではなく、特許請求の範囲に記載された技術的思想により決まらなければならない。
本発明は、半導体素子関連の技術分野に適用可能である。
Ｄ１ 第１ダイオード
Ｅ１ 第１電極
Ｅ２ 第２電極
Ｅ３ 第３電極
Ｍ１ 第１中間電極
Ｒ１ 第１抵抗変化層
Ｓ１ 第１構造物
Ｓ２ 第２構造物
Ｅ１ 第１電極
Ｅ２ 第２電極
Ｅ３ 第３電極
Ｍ１ 第１中間電極
Ｒ１ 第１抵抗変化層
Ｓ１ 第１構造物
Ｓ２ 第２構造物
Claims (23)
- 少なくとも一つの第１電極と、
前記第１電極と離隔された少なくとも一つの第２電極と、
前記第１電極と第２電極との間に備えられ、第１抵抗変化層を備える第１構造体と、
前記第１抵抗変化層と電気的に連結された第１スイッチング素子と、を備え、
前記第１及び第２電極のうち少なくとも一つは、貴金属と卑金属とを含む合金層を備えることを特徴とする抵抗性メモリ素子。 - 前記合金層は、二元合金及び三元合金のうち少なくとも一つを含むことを特徴とする請求項１に記載の抵抗性メモリ素子。
- 前記貴金属は、Ｐｔ，Ｉｒ，Ｒｕ，Ｐｄ及びＡｕのうちいずれか一つであることを特徴とする請求項１に記載の抵抗性メモリ素子。
- 前記合金層は、Ｐｔ−Ｔｉ合金層またはＰｔ−Ｎｉ合金層であることを特徴とする請求項３に記載の抵抗性メモリ素子。
- 前記Ｐｔ−Ｔｉ合金層で、Ｔｉの含有量Ｘ（ｍｏｌ％）は、０＜Ｘ≦４０であることを特徴とする請求項４に記載の抵抗性メモリ素子。
- 前記Ｐｔ−Ｎｉ合金層で、Ｎｉの含有量Ｙ（ｍｏｌ％）は、０＜Ｙ≦９０であることを特徴とする請求項４に記載の抵抗性メモリ素子。
- 前記第１構造体は、前記第１スイッチング素子を備え、
前記第１抵抗変化層と前記第１スイッチング素子との間に第１中間電極をさらに備えることを特徴とする請求項１に記載の抵抗性メモリ素子。 - 前記第１中間電極は、前記合金層を備えることを特徴とする請求項７に記載の抵抗性メモリ素子。
- 前記第１スイッチング素子は、第１酸化物ダイオードであることを特徴とする請求項７に記載の抵抗性メモリ素子。
- 前記第１電極上に前記第１抵抗変化層、前記第１中間電極、前記第１スイッチング素子及び前記第２電極が順次に備えられたことを特徴とする請求項７に記載の抵抗性メモリ素子。
- 前記第１電極上に前記第１スイッチング素子、前記第１中間電極、前記第１抵抗変化層及び前記第２電極が順次に備えられたことを特徴とする請求項７に記載の抵抗性メモリ素子。
- 前記第１及び第２電極は、互いに交差する複数の配線であり、
前記第１及び第２電極の交差点に前記第１構造体が備えられたことを特徴とする請求項７に記載の抵抗性メモリ素子。 - 前記第２電極と離隔された少なくとも一つの第３電極と、
前記第２電極と前記第３電極との間に備えられ、第２抵抗変化層を備える第２構造体と、
前記第２抵抗変化層と電気的に連結された第２スイッチング素子と、をさらに備えることを特徴とする請求項１に記載の抵抗性メモリ素子。 - 前記第３電極は、前記合金層を備えることを特徴とする請求項１３に記載の抵抗性メモリ素子。
- 前記第２構造体は、前記第２スイッチング素子を備え、
前記第２抵抗変化層と前記第２スイッチング素子との間に第２中間電極をさらに備えることを特徴とする請求項１３に記載の抵抗性メモリ素子。 - 前記第２中間電極は、前記合金層を備えることを特徴とする請求項１５に記載の抵抗性メモリ素子。
- 前記第２スイッチング素子は、第２酸化物ダイオードであることを特徴とする請求項１５に記載の抵抗性メモリ素子。
- 前記第２電極上に前記第２抵抗変化層、前記第２中間電極、前記第２スイッチング素子及び前記第３電極が順次に備えられたことを特徴とする請求項１５に記載の抵抗性メモリ素子。
- 前記第２電極上に前記第２スイッチング素子、前記第２中間電極、前記第２抵抗変化層及び前記第３電極が順次に備えられたことを特徴とする請求項１５に記載の抵抗性メモリ素子。
- 前記第２及び第３電極は、互いに交差する複数の配線であり、
前記第２及び第３電極の交差点に前記第２構造体が備えられたことを特徴とする請求項１５に記載の抵抗性メモリ素子。 - 前記抵抗性メモリ素子は、１Ｄ（Ｄｉｏｄｅ）−１Ｒ（Ｒｅｓｉｓｔｏｒ）セル構造を有する多層交差点メモリ素子であることを特徴とする請求項２０に記載の抵抗性メモリ素子。
- 前記第１抵抗変化層は、高抵抗状態から低抵抗状態に、または低抵抗状態から高抵抗状態に可逆的に変換する要素を備えることを特徴とする請求項１に記載の抵抗性メモリ素子。
- 前記第１抵抗変化層は、高抵抗状態から低抵抗状態に非可逆的に変換する要素を備えることを特徴とする請求項１に記載の抵抗性メモリ素子。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20070052918 | 2007-05-30 | ||
| KR10-2007-0052918 | 2007-05-30 | ||
| KR10-2008-0020589 | 2008-03-05 | ||
| KR1020080020589A KR20080105979A (ko) | 2007-05-30 | 2008-03-05 | 저항성 메모리 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008300841A true JP2008300841A (ja) | 2008-12-11 |
| JP5441361B2 JP5441361B2 (ja) | 2014-03-12 |
Family
ID=39764251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008141727A Active JP5441361B2 (ja) | 2007-05-30 | 2008-05-29 | 抵抗性メモリ素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8173989B2 (ja) |
| EP (1) | EP1998384B1 (ja) |
| JP (1) | JP5441361B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101528094B1 (ko) * | 2011-06-10 | 2015-06-10 | 가부시키가이샤 아루박 | 저항 변화 소자 및 그 제조 방법 |
| KR101934013B1 (ko) * | 2012-03-27 | 2018-12-31 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010087211A1 (ja) | 2009-02-02 | 2010-08-05 | パナソニック株式会社 | 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法 |
| WO2010101340A1 (ko) | 2009-03-05 | 2010-09-10 | 광주과학기술원 | 3차원 구조를 갖는 저항 변화 메모리 소자, 저항 변화 메모리 소자 어레이, 전자제품 및 상기 소자 제조방법 |
| KR20100101394A (ko) * | 2009-03-09 | 2010-09-17 | 삼성전자주식회사 | 산화물 다이오드와 그 제조방법 및 산화물 다이오드를 포함하는 전자소자 |
| WO2011008195A2 (en) * | 2009-07-13 | 2011-01-20 | Hewlett Packard Development Company L .P. | Memristive device |
| KR102113064B1 (ko) | 2009-09-16 | 2020-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 이의 제조 방법 |
| KR20110101983A (ko) * | 2010-03-10 | 2011-09-16 | 삼성전자주식회사 | 바이폴라 메모리셀 및 이를 포함하는 메모리소자 |
| JP5566217B2 (ja) * | 2010-07-30 | 2014-08-06 | 株式会社東芝 | 不揮発性記憶装置 |
| CN102623045B (zh) * | 2011-01-27 | 2014-10-29 | 中国科学院微电子研究所 | 阻变型随机存储单元及存储器 |
| CN102610273B (zh) * | 2011-12-22 | 2014-10-08 | 北京大学 | 减小阻变存储器转变电流的方法 |
| US8817522B2 (en) | 2012-08-21 | 2014-08-26 | Micron Technology, Inc. | Unipolar memory devices |
| US9224945B2 (en) | 2012-08-30 | 2015-12-29 | Micron Technology, Inc. | Resistive memory devices |
| US9515262B2 (en) | 2013-05-29 | 2016-12-06 | Shih-Yuan Wang | Resistive random-access memory with implanted and radiated channels |
| WO2014194069A2 (en) | 2013-05-29 | 2014-12-04 | Shih-Yuan Wang | Resistive random-access memory formed without forming voltage |
| US9997703B2 (en) * | 2013-07-25 | 2018-06-12 | Hewlett Packard Enterprise Development Lp | Resistive memory device having field enhanced features |
| RU2540486C1 (ru) * | 2013-09-27 | 2015-02-10 | федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский национальный исследовательский университет информационных технологий, механики и оптики" (Университет ИТМО) | Способ получения резистивного элемента памяти |
| TW201532327A (zh) * | 2013-11-19 | 2015-08-16 | Univ Rice William M | 用於改良ＳｉＯｘ切換元件之效能的多孔ＳｉＯｘ材料 |
| US9831424B2 (en) | 2014-07-25 | 2017-11-28 | William Marsh Rice University | Nanoporous metal-oxide memory |
| JP2018006696A (ja) * | 2016-07-08 | 2018-01-11 | 東芝メモリ株式会社 | 記憶装置 |
| KR102301774B1 (ko) * | 2017-03-31 | 2021-09-13 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102126791B1 (ko) * | 2017-11-23 | 2020-06-25 | 서울대학교산학협력단 | 교차점 어레이를 이용한 신경 연결망 및 그 패턴 인식방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005522045A (ja) * | 2002-04-04 | 2005-07-21 | 株式会社東芝 | 相変化メモリ装置 |
| JP2006140489A (ja) * | 2004-11-10 | 2006-06-01 | Samsung Electronics Co Ltd | 一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ |
| JP2007088349A (ja) * | 2005-09-26 | 2007-04-05 | Fujitsu Ltd | 不揮発性半導体記憶装置及びその書き込み方法 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5709958A (en) | 1992-08-27 | 1998-01-20 | Kabushiki Kaisha Toshiba | Electronic parts |
| US6034882A (en) | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
| JP3611198B2 (ja) | 2000-02-16 | 2005-01-19 | 松下電器産業株式会社 | アクチュエータとこれを用いた情報記録再生装置 |
| JP3914681B2 (ja) * | 2000-03-08 | 2007-05-16 | エルピーダメモリ株式会社 | 半導体装置およびその製造方法 |
| US6891749B2 (en) | 2002-02-20 | 2005-05-10 | Micron Technology, Inc. | Resistance variable ‘on ’ memory |
| US7067862B2 (en) * | 2002-08-02 | 2006-06-27 | Unity Semiconductor Corporation | Conductive memory device with conductive oxide electrodes |
| US7158397B2 (en) * | 2002-08-02 | 2007-01-02 | Unity Semiconductor Corporation | Line drivers that fits within a specified line pitch |
| US6870755B2 (en) | 2002-08-02 | 2005-03-22 | Unity Semiconductor Corporation | Re-writable memory with non-linear memory element |
| US6872963B2 (en) | 2002-08-08 | 2005-03-29 | Ovonyx, Inc. | Programmable resistance memory element with layered memory material |
| US8637366B2 (en) | 2002-12-19 | 2014-01-28 | Sandisk 3D Llc | Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states |
| KR100773537B1 (ko) | 2003-06-03 | 2007-11-07 | 삼성전자주식회사 | 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법 |
| TW589753B (en) | 2003-06-03 | 2004-06-01 | Winbond Electronics Corp | Resistance random access memory and method for fabricating the same |
| US20040244963A1 (en) | 2003-06-05 | 2004-12-09 | Nikon Corporation | Heat pipe with temperature control |
| US7029924B2 (en) | 2003-09-05 | 2006-04-18 | Sharp Laboratories Of America, Inc. | Buffered-layer memory cell |
| JP2005150156A (ja) | 2003-11-11 | 2005-06-09 | Toshiba Corp | 磁気記憶装置 |
| JP2005167064A (ja) | 2003-12-04 | 2005-06-23 | Sharp Corp | 不揮発性半導体記憶装置 |
| KR100590536B1 (ko) | 2004-01-26 | 2006-06-15 | 삼성전자주식회사 | 반도체 장치의 커패시터, 이를 포함하는 메모리 소자 및커패시터 제조 방법 |
| US7538338B2 (en) | 2004-09-03 | 2009-05-26 | Unity Semiconductor Corporation | Memory using variable tunnel barrier widths |
| KR100777609B1 (ko) | 2004-02-10 | 2007-11-27 | 파이 룽 머시너리 밀 코포레이션 리미티드 | 직물파일용 원형편물기의 추 |
| US7157287B2 (en) | 2004-05-27 | 2007-01-02 | Sharp Laboratories Of America, Inc. | Method of substrate surface treatment for RRAM thin film deposition |
| WO2006028117A1 (ja) | 2004-09-09 | 2006-03-16 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子とその製造方法 |
| JP4533807B2 (ja) * | 2005-06-23 | 2010-09-01 | 株式会社東芝 | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
| JP4783070B2 (ja) | 2005-06-24 | 2011-09-28 | シャープ株式会社 | 半導体記憶装置及びその製造方法 |
| US20070069241A1 (en) * | 2005-07-01 | 2007-03-29 | Matrix Semiconductor, Inc. | Memory with high dielectric constant antifuses and method for using at low voltage |
| US7504652B2 (en) | 2005-07-13 | 2009-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase change random access memory |
| KR100648860B1 (ko) | 2005-09-08 | 2006-11-24 | 주식회사 하이닉스반도체 | 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법 |
| KR100668348B1 (ko) * | 2005-11-11 | 2007-01-12 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US7816659B2 (en) | 2005-11-23 | 2010-10-19 | Sandisk 3D Llc | Devices having reversible resistivity-switching metal oxide or nitride layer with added metal |
| US7829875B2 (en) | 2006-03-31 | 2010-11-09 | Sandisk 3D Llc | Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse |
| KR101239962B1 (ko) * | 2006-05-04 | 2013-03-06 | 삼성전자주식회사 | 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자 |
| TWM302773U (en) | 2006-06-14 | 2006-12-11 | Epileds Tech Inc | LED structure |
| KR101206036B1 (ko) * | 2006-11-16 | 2012-11-28 | 삼성전자주식회사 | 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법 |
-
2008
- 2008-05-08 US US12/149,809 patent/US8173989B2/en active Active
- 2008-05-29 JP JP2008141727A patent/JP5441361B2/ja active Active
- 2008-05-30 EP EP08157323A patent/EP1998384B1/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005522045A (ja) * | 2002-04-04 | 2005-07-21 | 株式会社東芝 | 相変化メモリ装置 |
| JP2006140489A (ja) * | 2004-11-10 | 2006-06-01 | Samsung Electronics Co Ltd | 一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ |
| JP2007088349A (ja) * | 2005-09-26 | 2007-04-05 | Fujitsu Ltd | 不揮発性半導体記憶装置及びその書き込み方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101528094B1 (ko) * | 2011-06-10 | 2015-06-10 | 가부시키가이샤 아루박 | 저항 변화 소자 및 그 제조 방법 |
| US9281477B2 (en) | 2011-06-10 | 2016-03-08 | Ulvac, Inc. | Resistance change element and method for producing the same |
| KR101934013B1 (ko) * | 2012-03-27 | 2018-12-31 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5441361B2 (ja) | 2014-03-12 |
| US8173989B2 (en) | 2012-05-08 |
| EP1998384B1 (en) | 2012-05-23 |
| EP1998384A1 (en) | 2008-12-03 |
| US20080296550A1 (en) | 2008-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5441361B2 (ja) | 抵抗性メモリ素子 | |
| JP4698630B2 (ja) | 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子 | |
| KR20080105979A (ko) | 저항성 메모리 소자 | |
| EP2048713A2 (en) | Multi-layer electrode, cross point memory array and method of manufacturing the same | |
| US10056432B2 (en) | Self-rectifying RRAM cell structure having two resistive switching layers with different bandgaps and RRAM 3D crossbar array architecture | |
| US10224367B2 (en) | Selector device incorporating conductive clusters for memory applications | |
| JP5154138B2 (ja) | ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子 | |
| US8455854B2 (en) | Nonvolatile memory device including amorphous alloy metal oxide layer and method of manufacturing the same | |
| US9059391B2 (en) | Self-rectifying RRAM cell structure and 3D crossbar array architecture thereof | |
| US8274067B2 (en) | Memory devices and methods of manufacturing the same | |
| US20090302315A1 (en) | Resistive random access memory | |
| US20100090187A1 (en) | Resistive memory device | |
| US7579611B2 (en) | Nonvolatile memory cell comprising a chalcogenide and a transition metal oxide | |
| JP2013534722A (ja) | 抵抗スイッチング層と横方向配置を有するメモリセル | |
| KR20090037277A (ko) | 크로스 포인트 메모리 어레이 | |
| KR20100004968A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20160093802A1 (en) | Self-rectifying resistive random access memory cell structure | |
| US20120168706A1 (en) | Resistance random access memory | |
| TWI759457B (zh) | 記憶裝置 | |
| US9508928B2 (en) | Nanochannel array of nanowires for resistive memory devices | |
| JP2017174857A (ja) | 不揮発性記憶装置 | |
| US20160225823A1 (en) | Switching resistance memory devices with interfacial channels | |
| KR101795159B1 (ko) | 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 | |
| TWI559304B (zh) | 一次性編程電阻式記憶體 | |
| KR101787751B1 (ko) | 오믹 접합층을 가지는 저항변화 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5441361 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |