JP2008288593A - 薄膜トランジスタのための半導体レイヤ - Google Patents

薄膜トランジスタのための半導体レイヤ Download PDF

Info

Publication number
JP2008288593A
JP2008288593A JP2008129208A JP2008129208A JP2008288593A JP 2008288593 A JP2008288593 A JP 2008288593A JP 2008129208 A JP2008129208 A JP 2008129208A JP 2008129208 A JP2008129208 A JP 2008129208A JP 2008288593 A JP2008288593 A JP 2008288593A
Authority
JP
Japan
Prior art keywords
zinc
solution
semiconductor layer
thin film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008129208A
Other languages
English (en)
Inventor
Yuning Li
リ ユニン
Beng S Ong
エス.オング ベン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JP2008288593A publication Critical patent/JP2008288593A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02623Liquid deposition
    • H01L21/02628Liquid deposition using solutions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

【課題】低温度における溶液処理を用いる、薄膜トランジスタのための酸化亜鉛半導体レイヤを製造する方法を提供する。
【解決手段】酸化亜鉛及び錯化剤から成る溶液を製造し、その溶液を基板に付着させ、その溶液を加熱して基板上に半導体レイヤを形成する。この酸化亜鉛半導体レイヤを用いる薄膜トランジスタは、移動度及びオン/オフ割合が好ましい。
【選択図】図1

Description

本発明は、薄膜トランジスタのための酸化亜鉛半導体レイヤを製造する方法、及び、この方法によって製造される半導体レイヤならびに/若しくは薄膜トランジスタに関する。
酸化亜鉛(ZnO)は、高移動度、優れた環境安定性、及び高透過性などの顕著な特徴をさらに提供することもできる非中毒性無機半導体である。
しかしながら、半導体を製造するための方法は、ZnO半導体レイヤの移動度に影響を及ぼすことがある。高移動度を有するZnO半導体は、無線周波数マグネトロン・スパッタリングのみを介して一般に製造される。微細に制御された環境において無線周波数マグネトロン・スパッタリングによって作成されるZnO薄膜半導体は、高いFET(電界効果トランジスタ)移動度(>30cm/V・sec)を示しているが、この技術は低コストTFT(薄膜トランジスタ)製造工程と適合性がない。このような機器は高価であり、結果として生産コストが高くなる。
2006年6月12日に出願され、その開示が本明細書中に完全に組み込まれる米国特許出願シリアル番号第11/450,998号に記載される別のアプローチにおいて、ZnO前駆体がZnO半導体レイヤを形成するために使用された。しかしながら、この方法は、高移動度を達成するために350℃から550℃の温度でのアニーリング工程を必要とする。このような温度は、重合性支持体、例えばポリエステル、ポリカーボネート、ポリイミドのフィルムやシートのような、こうした温度で変形する支持体には適応されない。
ZnO半導体はさらに、溶液中にZnOナノ粒子又はナノロッドを使用して低(環境)温度で形成されている。しかしながら、このアプローチは、ナノ粒子又はナノロッドを作成するための追加ステップを含んでいた。非特許文献1を参照されたい。
TFTは一般に、支持体上に、導電性ゲート、ソース電極、ドレイン電極、ゲート電極をソース及びドレインの各電極から分離した電気絶縁ゲート誘電体層、及び、ゲート誘電体層と接触状態にあり、ソース電極とドレイン電極とを橋渡しする半導体レイヤから構成される。良好な移動度及び/又は他の所望の特性を有する低温度で酸化亜鉛半導体を製造することは有益である。
B.サン他著「コロイダル・ナノロッドの自己集合に基づく溶液処理酸化亜鉛電界効果トランジスタ」(ナノ・レット、第5巻、第12号、2408−2413ページ、2005年)(B.Sun et al.,"Solution−Processed Zinc Oxide Field−Effect Transistors Based on Self−Assembly of Colloidal Nanorods,"Nano Lett., Vol.5, No.12, pp.2408−2413(2005))
本発明は、種々の実施の形態において、ZnO半導体レイヤ、及び/又はこれを含む薄膜トランジスタを製造するための方法に関する。
一実施の形態において、酸化亜鉛半導体を製造する方法は、亜鉛塩及び錯化剤から成る溶液を提供し、基板を溶液に接触させ、溶液を加熱して酸化亜鉛半導体レイヤを形成することを有する。
一部の実施の形態において、亜鉛塩は、硝酸亜鉛、塩化亜鉛、硫酸亜鉛、及び酢酸亜鉛から成る群から選択されてもよい。より具体的な実施の形態において、亜鉛塩は硝酸亜鉛である。
他の実施の形態において、錯化剤は、カルボキシル酸又はオルガノアミンでもよい。特定の実施の形態において、錯化剤は、ヘキサメチレンテトラミン、エタノールアミン、アミノプロパノール、ジエタノールアミン、2−メチルアミノエタノール、N,N−ジメチルアミノエタノール、メトキシエチルアミン、メトキシプロピルアミン、ジアミノエタン、ジアミノプロパン、ジアミノブタン、ジアミノシクロヘキサン、及びそれらの混合物から成る群から選択されるオルガノアミンである。より具体的な実施の形態において、錯化剤はヘキサメチレンテトラミンである。
更なる実施の形態において、溶液中の錯化剤に対する亜鉛塩のモル比は、約0.5から約10であればよい。
他の実施の形態において、溶液中のZn2+の濃度は、約0.01Mから約5.0Mであればよい。
他の実施の形態において、基板は、亜鉛塩及び錯化剤から成る溶液にその基板を浸せきさせることによって溶液に接触され得る。更なる実施の形態において、基板は、溶液を基板上に付着させることによって溶液に接触され得る。更なる別の実施の形態において、液体付着方法は、スピンコーティング、ブレードコーティング、ロッドコーティング、ディップコーティング、スクリーンプリンティング、マイクロコンタクト・プリンティング、インクジェット・プリンティング、及びスタンピングから成る群から選択され得る。
更なる実施の形態において、加熱は、亜鉛塩及び錯化剤から成る溶液を、約50℃から約300℃の範囲の温度まで加熱することによって実行されることもできる。他の実施の形態において、加熱はさらに、約50℃から約150℃の範囲内の温度まで加熱することによって実行されることもできる。一部の実施の形態において、溶液は、1分から約24時間までの期間にわたって加熱されることもある。一部の実施の形態において、溶液は約1分から約6時間までの期間にわたって加熱される。更なる実施の形態において、加熱は、毎分約0.5℃から約100℃までの速度で加熱することによって実行されてもよい。
この方法は、基板をすすぎ、乾燥させることを更に含むことがある。
一部の実施の形態において、結果として生じる薄膜トランジスタは、少なくとも0.1cm/V・secの電界効果移動度を有し得る。
他の実施の形態において、結果として生じる半導体レイヤは、約10より大きい電流オン/オフ割合を有し得る。
更なる実施の形態において、基板は、ガラス、シリコン、又は高分子材料のフィルムやシートを有し得る。
他の実施の形態において、薄膜トランジスタのための酸化亜鉛半導体レイヤを製造する方法が提供される。この方法は、硝酸亜鉛及びヘキサメチレンテトラミンから成る溶液を提供することを有し、ヘキサメチレンテトラミン濃度に対する亜鉛濃度の比率は、約0.5から約10である。上記方法は、基板を溶液に浸せきさせること、及び、この水溶液を約0.5℃/分から約10.0℃/分の割合で約50℃から約100℃の範囲内の温度まで加熱して酸化亜鉛半導体レイヤを形成することを有する。
更なる実施の形態において、支持体は300℃未満の熱変形温度を有してもよい。一部の実施の形態において、支持体は、例えばポリエステル、ポリカーボネート、ポリイミドフィルムやシートなどの高分子支持体である可能性がある。
なおまた更なる実施の形態において、本発明のTFTの半導体は、少なくとも1cm/V・secの移動度を有し得る。他の実施の形態において、TFTは少なくとも5cm/V・secの移動度を有する。
これらのプロセスを用いて製造される半導体レイヤ又はTFTもまた、開示される。
本明細書中に開示される構成要素、プロセス、及びデバイスのより完全な理解は、添付の図面を参照することにより得ることができる。これらの図は、利便性及び本発明の成果を実証する容易さに基づく概略的な表示にすぎず、それゆえに、これらデバイス又はその構成要素の相対的サイズ及び寸法を示し、及び/又は例示的実施の形態の範囲を定義若しくは制限することを意図するものでない。
明確にするために特定の用語が以下の説明において使用されているが、これらの用語は図面の説明のために選択される実施の形態の特定の構造のみに言及することを意図し、本発明の範囲を定義し若しくは限定することを意図するものでない。これらの図面及び以下の説明において、同じ数字の表示が同じ機能の構成要素に言及することを理解すべきである。
図1において、TFT構造10が概略図示され、該構造は支持体16から構成され、該支持体が金属接点18(ゲート電極)と接触状態にあり、さらに、ゲート誘電体層14から構成され、この層の上部に2つの金属接点、即ち、ソース電極20及びドレイン電極22が付着される。これら金属接点20及び22の上部及びそれらの間には、図示のように亜鉛半導体レイヤ12が設けられている。
図2は、別のTFT構造30が概略図示され、該構造は、支持体36、ゲート電極38、ソース電極40とドレイン電極42、ゲート誘電体層34、及び酸化亜鉛半導体レイヤ32から構成される。
図3は、支持体(図示せず)/インジウム・スズ酸化物(ITO)/アルミニウム−酸化チタン(ATO)から構成される更なるTFT構造50を概略図示し、ITO56はゲート電極であり、ATO54は誘電体層であり、酸化亜鉛半導体レイヤ52の上には、ソース電極60及びドレイン電極62が付着されている。
図4は、支持体76、ゲート電極78、ソース電極80、ドレイン電極82、酸化亜鉛半導体レイヤ72、及びゲート誘電体層74から構成される更なるTFT構造70を概略図示する。
本発明のTFTの半導体は、少なくとも1cm/V・secの移動度を有する。
酸化亜鉛半導体レイヤは溶液処理技術によって形成される。この技術は、亜鉛塩の溶液及び錯化剤を有する。この溶液は、基板と接触して置かれ、酸化亜鉛レイヤを形成するために加熱される。
一実施の形態において、亜鉛塩は硝酸亜鉛である。硝酸亜鉛は、化学式Zn(NOを有する。他の実施の形態において、塩化亜鉛、臭化亜鉛、臭化亜鉛、亜鉛アセチルアセトネート、硫酸亜鉛、酢酸亜鉛、及びそれらの水和物などの代替する亜鉛塩が使用できる。
錯化剤は、ZnO薄膜の形成を容易にし、薄膜均一性を改良するために溶液の粘性を増加させるために添加される。錯化剤は、例えば、カルボキシル酸又はオルガノアミンでもよい。実施の形態において、錯化剤は、例えばヘキサメチレンテトラミン、エタノールアミン、アミノプロパノール、ジエタノールアミン、2−メチルアミノエタノール、N,N−ジメチルアミノエタノール、メトキシエチルアミン、メトキシプロピルアミン、ジアミノエタン、ジアミノプロパン、ジアミノブタン、ジアミノシクロヘキサンなどや、それらの混合物から成る群から選択されるオルガノアミンでもよい。一実施の形態において、錯化剤はヘキサメチレンテトラミンである。ヘキサメチレンテトラミンは、化学式(CHを有し、ヘキサミン、ウロトロピン、又は1,3,5,7−テトラアザアダマンタンとしても知られている。
基板、及び亜鉛塩と錯化剤から成る溶液は、基板を溶液に浸せきすることによって、又は、基板に溶液を付着させることによって接触が可能である。基板は、支持体、及び溶液との接触前に支持体上に既に付着されているTFTのその他の層若しくは構成要素から構成される。
結晶性ZnO種は、亜鉛塩及び錯化剤を有する溶液から基板上に徐々に付着されて、所望のZnO半導体レイヤを形成する。この溶液の種々のパラメータは最適化することができる。溶液中の錯化剤に対する塩のモル比は約0.5から約10である。亜鉛([Zn2+])の濃度は、約0.01Mから約5.0Mであればよい。更なる実施の形態において、亜鉛([Zn2+])の濃度は、約0.05Mから約0.1Mでもよい。この溶液は、室温(即ち、約25℃)付近の開始温度を有することもある。
例えば有機溶剤及び水を有する適切な液体が、溶液の溶媒として使用することができる。適切な有機溶剤は、ペンタン、ヘキサン、シクロヘキサン、ヘプタン、オクタン、ノナン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、トルエン、キシレン、メシチレンなどの炭化水素溶媒類、メタノール、エタノール、プロパノール、ブタノール、ペンタノール、ヘキシルアルコール、ヘプチルアルコール、エチレングリコール、メトキシエタノール、エトキシエタノール、メトキシプロパノール、エトキシプロパノール、メトキシブタノール、ジメトキシグリコールなどのアルコール類、アセトン、ブタノン、ペンタノン、シクロヘキサノンなどのケトン類、テトラヒドロフラン、クロロベンゼン、ジクロロベンゼン、トリクロロベンゼン、ニトロベンゼン、シアノベンゼン、アセトニトリル、N,N−ジメチルホルムアミド、及びそれらの混合物を含む。
実施の形態において、他の構成要素は、半導体レイヤに組み入れられる溶液に含まれることができる。このような構成要素として、例えば、ポリスチレン、ポリ(メチルメタクリレート)、ポリ(ビニルピロリドン)などのポリマー、金、銀などの金属ナノ粒子、酸化ケイ素、酸化ガリウム、酸化ジルコニウム、酸化アルミニウム、酸化スズ、インジウム・スズ酸化物(ITO)などの金属酸化物ナノ粒子、及びそれらの混合物が挙げられる。
液体処理技術は、亜鉛塩及び錯化剤から構成される溶液、又は、亜鉛塩及び錯化剤から構成される溶液を基板上に付着させる液体に基板を浸せきさせることを有する。溶液を基板上に付着させる液体は、たとえばスピンコーティング、ブレードコーティング、ロッドコーティング、ディップコーティング、スクリーンプリンティング、マイクロコンタクト・プリンティング、インクジェット・プリンティング、スタンピングなどによって得ることができる。
加熱は、約50℃から約300℃の範囲内の温度における亜鉛塩及び錯化剤から成る溶液の加熱処理を意味する。この加熱は、例えば、亜鉛塩及び錯化剤から成る予め加熱された溶液を使用して一定の温度で瞬間的に加熱する方法で達成できる。実施の形態において、この加熱は、加熱機器が達し得る加熱速度が約0.5から約100℃/分の範囲で段階的に加熱するようにして達成できる。加熱ステップは、室温(約25℃)、又は約25℃から約100℃の温度から開始してもよい。更なる実施の形態において、この加熱は、約100℃で、次に約200℃、その次に約300℃のようにそれぞれの温度で段階的に達成されてもよい。実施の形態において、加熱は、段階的な加熱と組み合わせた種々の温度において段階的に達成されてもよい。この加熱は、例えば最初に約300℃、次に約200℃であるように、高温度で、次に低温度で達成されてもよい。一部の特定の実施の形態において、すべての加熱は約100℃未満の温度において行なわれる。特定の実施の形態において、加熱は、約90℃の温度まで約1℃/分の速度で加熱することによって行なわれる。この溶液は、約1分から約24時間の期間にわたって加熱され得る。一般に、溶液及び基板は共に加熱される。
このプロセスは、冷却位相を更に有することもある。「冷却」は、亜鉛塩及び錯化剤から成る溶液の温度を加熱の最終温度から、特にほぼ室温まで下げることを意味する。この冷却は、例えば加熱機器の電源を切って自己冷却のようにして、又は、例えば約0.1℃/分から約100℃/分のように特定の冷却速度で制御された方法で、達成することができる。実施の形態において、約0.1℃/分から約10℃/分の徐冷速度は、半導体レイヤ及び基板における機械的ひずみを軽減するために、特に約200℃より高い温度から用いられることもある。
このプロセスは、洗浄(クリーニング)位相を更に有することもある。「洗浄」は、ZnO薄膜の表面上の反応していない亜鉛塩、錯化剤、沈殿物、及び/又は溶媒を除去するために、冷却ステップの後でZnO薄膜から成る基板を洗浄することを意味する。例えば、有機溶媒及び水を含む適切な液体がすすぎのために使用することかできる。適切な有機溶媒としては、ペンタン、ヘキサン、シクロヘキサン、ヘプタン、オクタン、ノナン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、トルエン、キシレン、メシチレンなどの炭化水素溶媒類、メタノール、エタノール、プロパノール、ブタノール、ペンタノール、ヘキシルアルコール、ヘプチルアルコール、エチレングリコール、メトキシエタノール、エトキシエタノール、メトキシプロパノール、エトキシプロパノール、メトキシブタノール、ジメトキシグリコールなどのアルコール類、アセトン、ブタノン、ペンタノン、シクロヘキサノンなどのケトン類、テトラヒドロフラン、クロロベンゼン、ジクロロベンゼン、トリクロロベンゼン、ニトロベンゼン、シアノベンゼン、アセトニトリル、N,N−ジメチルホルムアミド、及びそれらの混合物が挙げられる。洗浄は、例えばZnO薄膜から成る基板を溶媒で洗浄し、又は、ZnO薄膜から成る基板を溶媒に浸せきすることなどによって行なうことができる。洗浄は、ほぼ室温(25℃)から約300℃までの温度で行なうことができるが、一般には室温で行なわれる。超音波洗浄機器は、洗浄を容易にするために随意的に使用できる。
このプロセスは、乾燥位相を更に有することもある。「乾燥」は、加熱ステップの有無にかかわらず、洗浄ステップの後にZnO薄膜の表面から残留する液体を除去することを意味する。特定の実施の形態において、乾燥位相は、約1分から約120分の間にわたって100℃から約150℃の範囲内の温度で実行される。
本発明の酸化亜鉛半導体レイヤは、例えば約0.1cm/V・sの電界効果移動度が高い薄膜トランジスタを使用する、大画面ディスプレイ、高周波識別(RFID)タグなどの電子デバイスにおいて使用することができる。
酸化亜鉛半導体レイヤは、約10ナノメートルから約1マイクロメートルの厚さ、特に約20ナノメートルから約200ナノメートルの厚さを有する。TFTデバイスは、幅W及び長さLの半導体チャネルを含む。半導体チャネル幅は、例えば、約0.1マイクロメートルから約5ミリメートルであればよく、特定のチャネル幅は約5マイクロメートルから約1ミリメートルである。半導体チャネル長は、約0.1マイクロメートルから約1マイクロメートルの範囲であればよく、特定のチャネル長は約5マイクロメートルから約100マイクロメートルである。
支持体は、適切な材料、例えばシリコン、ガラス、アルミニウム、又はプラスチックから構成されることもできる。支持体の厚さは、約10マイクロメートルから10ミリメートル以上であってもよく、代表的な厚さは、ガラスプレート若しくはシリコンウエハなどの剛性支持体に対して約1乃至約10ミリメートルである。特に、本発明のプロセスにより、300℃付近又はそれより低い溶融温度若しくは軟化温度を有する支持体の使用が可能になる。
ゲート電極は、薄膜金属フィルム、導電性高分子フィルム、導電性インクやペースト、若しくは支持体自体から形成される導電性フィルム、例えば、高濃度ドープシリコンであればよい。ゲート電極材料の例は、アルミニウム、ニッケル、金、銀、銅、亜鉛、インジウム、酸化亜鉛ガリウム、インジウム・スズ酸化物、インジウム−酸化アンチモン、ポリスチレンスルホン酸でドープされたポリ(3,4−エチレンジオキシチオフェン)(PSS−PEDOT)などの導電性ポリマー、カーボンブラック/黒鉛若しくは高分子バインダ内のコロイド状の銀を分散したものから構成される導電性インク/ペースト、例えば、アチソン・コロイズ社(Acheson Colloids Company)から入手可能なエレクトロダグ(ELECTRODAG)(登録商標)であるが、これらに限定されない。ゲート電極は、真空蒸着、金属若しくは導電性金属酸化物のスパッタリング、スピンコーティング、キャスティング、若しくはプリンティングによる導電性ポリマー溶液若しくは導電性インクからのコーティングによって作成することができる。ゲート電極の厚さは、例えば金属フィルムに対して約10から約200ナノメートルの範囲にあり、高分子導体に対して約1から約10マイクロメートルの範囲にある。ソース電極及びドレイン電極としての使用に適した一般的な材料は、アルミニウム、亜鉛、インジウム、酸化亜鉛ガリウムなどの導電性金属酸化物、インジウム・スズ酸化物、インジウム−酸化アンチモン、導電性ポリマー、及び導電性インクなどのゲート電極材料のそれらを含む。ソース電極及びドレイン電極のそれぞれの一般的な厚さは、例えば約40ナノメートルから約1マイクロメートルであり、より特定された厚さは、約100から約400ナノメートルである。
ゲート誘電体層は、概して無機材料フィルム又は有機ポリマーフィルムであり得る。ゲート誘電体層として適切な無機材料の説明するための例は、アルミニウム−酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、チタン酸バリウム、チタン酸バリウム・ジルコニウムなどを有し、ゲート誘電体層のための有機ポリマーの説明するための例は、ポリエステル類、ポリカーボネート類、ポリ(ビニルフェノール)、ポリイミド類、ポリスチレン、ポリ(メタクリレート)類、ポリ(アクリレート)類、エポキシ樹脂などを有する。ゲート誘電体層の厚さは、使用される誘電体材料の誘電率に応じて例えば約10ナノメータから約2000ナノメータの範囲にある。ゲート誘電体層の代表的な厚さは約100ナノメータから約500ナノメータの範囲にある。このゲート誘電体層は、例えば約10−12S/cm未満の導電率を有することもある。
実施の形態において、ゲート誘電体層、ゲート電極、半導体レイヤ、ソース電極、及びドレイン電極は、ゲート電極及び半導体レイヤが共にゲース誘電体層に接触し、ソース電極とドレイン電極が共に半導体レイヤに接触した状態で順に形成される。この用語「シーケンスにおいて」は、連続的且つ同時的構成を有する。たとえば、ソース電極及びドレイン電極は、同時又は連続的に形成されることができる。
半導体レイヤが付着される誘電体層又は支持体は、−OH、−NH、−COOH、−SOH、−P(=O)(OH)などの表面極性官能基を含み、又は、それらを含むように表面が改質されることもある。特定の結晶性ZnO種が表面極性官能基と強く相互作用し、これらが誘電体層若しくは支持体に強く装着されることは見出されている。
「基板(サブストレート)」は、支持体、又は、例えば誘電体層を備えた支持体、ゲート電極と誘電体層を備えた支持体、ソース電極とドレイン電極とを備えた支持体、誘電体層とソース電極とドレイン電極とを備え半導体レイヤを含まない支持体などの、誘電体層及び/若しくは電極(ゲート、ソース、及び/又はドレイン)から成る支持体を意味する。
n−チャネルTFTでは、ソース電極は接地され、一般に例えば約0ボルトから約80ボルトのバイアス電圧がドレイン電極に印加され、一般に約−20ボルトから約+80ボルト間の電圧がゲート電極に印加されるときに半導体チャネルにわたって搬送される電荷キャリアを収集する。
実施の形態において、TFTデバイスの酸化亜鉛半導体レイヤは概して、例えば約1cm/Vs(平方センチメートル/ボルト/秒)より大きい電界効果移動性を提示し、例えば約10より大きいオン/オフ比率を提示する。オン/オフ比率は、トランジスタがオフのときのソース−ドレイン電流に対するトランジスタがオンのときのソース−ドレイン電流の比率を意味する。
種々の上記で開示され且つ他の特徴と機能、あるいはそれらの代替手段が、多くの他の異なるシステムやアプリケーションと所望に組み合わされ得ることを理解されたい。種々の現在予見されない若しくは予測できない代替例、修正、変更若しくは改善は、添付の請求の範囲によって網羅されることも意図され、当業者によってその後実行され得る。請求の範囲において特に記載されない限り、請求の範囲のステップ若しくは構成要素は、特定の順番、番号、位置、サイズ、形状、角度、色又は材料に関する明細書若しくは他の請求の範囲から示されたり、意味されるべきではない。
実施例
〜260nmのスパッタリングされた酸化インジウム・スズ(ITO)層が塗布されたガラス支持体(〜2×2cm)、及び酸化アルニウム(Al)及び酸化スズ(TiO)(ATO;Ci=70nF/cm)を使用した。ガラスが支持材料の機能を果たし、ITOがゲート電極の機能を果たし、ATOが誘電体層の機能を果たす。基板はアルゴン・プラズマによって洗浄し、次にヘキサメチレンテトラミンに対する亜鉛(Zn2+)のモル比が1:1であり、室温での亜鉛濃度([Zn2+])が約0.1Mである、硝酸亜鉛とヘキサメチレンテトラミンを含む容器中に浸せきさせた。この容器は約1℃/分の速度で90℃まで加熱した。反応温度が90℃に達した後で、容器を室温まで冷却した。基板は蒸留水で5分間超音波洗浄されて、沈殿したフィルムの表面に付着した沈殿物を除去した。基板は1時間にわたって25℃で乾燥し、ホットプレート上で150℃で30分間乾燥させた。最後に、チャネル長が90ミクロン、チャネル幅が5000ミクロンのアルミニウム製ソース−ドレイン電極対のアレイが、亜鉛層の上部で蒸発されて、図3と同様に亜鉛TFTを形成する。
TFT性能は、ケースレー(Keithley)4200 SCS半導体特性システムを使用して評価された。飽和したキャリア移動度μは、以下の式に従って算出した。
SD = Cμ(W/2L)(V−V)
ここで、ISDは、飽和領域におけるドレイン電流であり、W及びLはそれぞれチャネル幅とチャネル長であり、Cは誘電体層の単位領域ごとの静電容量であり、V及びVは、それぞれゲート電圧及びしきい値電圧である。デバイスの伝達特性及び出力特性は、ZnOがN型半導体であることを示した。L=90ミクロン及びW=5,000ミクロンの寸法を有する種々のTFTを使用して、1.0cm/V・sの平均移動度、及び10の電流オン/オフ比率割合が得られた。
図1は、本発明のTFTの第1の例示的実施の形態である。 図2は、本発明のTFTの第2の例示的実施の形態である。 図3は、本発明のTFTの第3の例示的実施の形態である。 図4は、本発明のTFTの第4の例示的実施の形態である。
符号の説明
10、30、50、70 TFT構造

Claims (4)

  1. 亜鉛塩及び錯化剤から成る溶液を提供することと、
    前記溶液に基板を接触させることと、
    前記基板上に酸化亜鉛半導体レイヤを形成するように前記溶液を加熱することと、
    を含む、薄膜トランジスタのための酸化亜鉛半導体レイヤを製造する方法。
  2. 前記亜鉛塩は、硝酸亜鉛、塩化亜鉛、臭化亜鉛、シュウ酸亜鉛、亜鉛アセチルアセトネート、硫酸亜鉛、酢酸亜鉛、及びそれらの水和物から成る群から選択される、請求項1の方法。
  3. 前記錯化剤は、カルボキシル酸又はオルガノアミンである、請求項1の方法。
  4. 請求項1の方法によって形成された薄膜トランジスタ。
JP2008129208A 2007-05-16 2008-05-16 薄膜トランジスタのための半導体レイヤ Pending JP2008288593A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/749,419 US20080286907A1 (en) 2007-05-16 2007-05-16 Semiconductor layer for thin film transistors

Publications (1)

Publication Number Publication Date
JP2008288593A true JP2008288593A (ja) 2008-11-27

Family

ID=39591773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008129208A Pending JP2008288593A (ja) 2007-05-16 2008-05-16 薄膜トランジスタのための半導体レイヤ

Country Status (7)

Country Link
US (1) US20080286907A1 (ja)
EP (1) EP1993122A3 (ja)
JP (1) JP2008288593A (ja)
KR (1) KR20080101734A (ja)
CN (1) CN101582383A (ja)
CA (1) CA2631046A1 (ja)
TW (1) TW200910427A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011112295A2 (en) * 2010-03-12 2011-09-15 Wisconsin Alumni Research Foundation Large-area, free-standing metal oxide films and transistors made therefrom
TWI638205B (zh) * 2013-08-07 2018-10-11 加州大學董事會 用於製造薄膜之組合物及製造薄膜的方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007043920A1 (de) * 2007-07-17 2009-01-22 Merck Patent Gmbh Funktionelles Material für gedruckte elektronische Bauteile
US8877657B2 (en) 2009-04-28 2014-11-04 Basf Se Process for producing semiconductive layers
SG168450A1 (en) * 2009-08-05 2011-02-28 Sony Corp Thin film transistor
KR101333783B1 (ko) 2009-11-10 2013-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101644321B1 (ko) * 2009-12-20 2016-08-01 엘지디스플레이 주식회사 산화물 반도체층을 이용한 박막트랜지스터 기판 및 그의 제조방법
WO2011135514A2 (en) 2010-04-28 2011-11-03 Basf Se Process for preparing a zinc complex in solution
US9058047B2 (en) 2010-08-26 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5597510B2 (ja) * 2010-10-14 2014-10-01 出光興産株式会社 コアシェル半導体微粒子
JP5916761B2 (ja) 2011-01-28 2016-05-11 ノースウェスタン ユニバーシティ 金属酸化物薄膜およびナノ材料から誘導される金属複合薄膜の低温製造
JP5823141B2 (ja) * 2011-03-09 2015-11-25 株式会社Adeka 酸化亜鉛系膜の製造方法
KR101850510B1 (ko) 2011-03-22 2018-04-20 삼성디스플레이 주식회사 산화물 반도체의 전구체 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
KR101165717B1 (ko) * 2011-04-15 2012-07-18 한국화학연구원 무기 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막
KR101301215B1 (ko) 2011-12-27 2013-08-29 연세대학교 산학협력단 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
WO2014164150A1 (en) 2013-03-11 2014-10-09 Fluidic, Inc. Integrable redox-active polymer batteries
CN103413833B (zh) * 2013-07-09 2016-04-20 复旦大学 一种柔性ZnO基薄膜晶体管及其制备方法
WO2015106132A1 (en) * 2014-01-10 2015-07-16 Arizona Board Of Regents On Behalf Of Arizona State University Redox active polymer devices and methods of using and manufacturing the same
WO2015175556A1 (en) 2014-05-13 2015-11-19 Arizona Board Of Regents On Behalf Of Arizona State University Redox active polymer devices and methods of using and manufacturing the same
CN105331182B (zh) * 2015-12-08 2018-12-21 东北大学 一种印制电子用氧化锌墨水及其制备方法和使用方法
CN107603340B (zh) * 2017-10-12 2020-10-30 京东方科技集团股份有限公司 一种氧化锌墨水及其制备方法、电子传输膜层和显示装置
CN113809247B (zh) * 2020-06-15 2023-04-07 Tcl科技集团股份有限公司 氧化锌薄膜及其制备方法、量子点发光二极管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001220292A (ja) * 2000-02-09 2001-08-14 Japan Science & Technology Corp 配向性フレーク状酸化亜鉛およびその製法
JP2005093974A (ja) * 2003-09-18 2005-04-07 Ind Technol Res Inst 薄膜トランジスタ素子活性層の半導体材料とその製造方法
WO2006057533A1 (en) * 2004-11-26 2006-06-01 Seoul National University Industry Foundation New process for large-scale production of monodisperse nanoparticles
WO2006138072A1 (en) * 2005-06-16 2006-12-28 Eastman Kodak Company Thin film transistors comprising zinc-oxide-based semiconductor materials

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537845B1 (en) * 2001-08-30 2003-03-25 Mccandless Brian E. Chemical surface deposition of ultra-thin semiconductors
WO2003029532A1 (en) * 2001-10-01 2003-04-10 Ceramare Corporation Mineralizer composition and method for growing zinc oxide crystals, films and powders
JP2004289034A (ja) * 2003-03-25 2004-10-14 Canon Inc 酸化亜鉛膜の処理方法、それを用いた光起電力素子の製造方法
US7303631B2 (en) * 2004-10-29 2007-12-04 Sharp Laboratories Of America, Inc. Selective growth of ZnO nanostructure using a patterned ALD ZnO seed layer
US8679587B2 (en) * 2005-11-29 2014-03-25 State of Oregon acting by and through the State Board of Higher Education action on Behalf of Oregon State University Solution deposition of inorganic materials and electronic devices made comprising the inorganic materials
US20070287221A1 (en) 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001220292A (ja) * 2000-02-09 2001-08-14 Japan Science & Technology Corp 配向性フレーク状酸化亜鉛およびその製法
JP2005093974A (ja) * 2003-09-18 2005-04-07 Ind Technol Res Inst 薄膜トランジスタ素子活性層の半導体材料とその製造方法
WO2006057533A1 (en) * 2004-11-26 2006-06-01 Seoul National University Industry Foundation New process for large-scale production of monodisperse nanoparticles
JP2008521591A (ja) * 2004-11-26 2008-06-26 ソウル ナショナル ユニバーシティー インダストリー ファンデーション 単分散ナノ粒子の新しい大量製造方法
WO2006138072A1 (en) * 2005-06-16 2006-12-28 Eastman Kodak Company Thin film transistors comprising zinc-oxide-based semiconductor materials
JP2008544522A (ja) * 2005-06-16 2008-12-04 イーストマン コダック カンパニー 亜鉛酸化物をベースとした半導体材料を含む薄膜トランジスタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011112295A2 (en) * 2010-03-12 2011-09-15 Wisconsin Alumni Research Foundation Large-area, free-standing metal oxide films and transistors made therefrom
WO2011112295A3 (en) * 2010-03-12 2011-11-10 Wisconsin Alumni Research Foundation Large-area, free-standing metal oxide films and transistors made therefrom
US8502218B2 (en) 2010-03-12 2013-08-06 Wisconsin Alumni Research Foundation Large-area, free-standing metal oxide films and transistors made therefrom
TWI638205B (zh) * 2013-08-07 2018-10-11 加州大學董事會 用於製造薄膜之組合物及製造薄膜的方法

Also Published As

Publication number Publication date
CN101582383A (zh) 2009-11-18
TW200910427A (en) 2009-03-01
CA2631046A1 (en) 2008-11-16
EP1993122A2 (en) 2008-11-19
US20080286907A1 (en) 2008-11-20
KR20080101734A (ko) 2008-11-21
EP1993122A3 (en) 2010-04-28

Similar Documents

Publication Publication Date Title
JP2008288593A (ja) 薄膜トランジスタのための半導体レイヤ
JP5410013B2 (ja) 薄膜トランジスタ
Minari et al. Controlled Self‐Assembly of Organic Semiconductors for Solution‐Based Fabrication of Organic Field‐Effect Transistors
US7491575B2 (en) Fabricating zinc oxide semiconductor using hydrolysis
Benwadih et al. High mobility flexible amorphous IGZO thin-film transistors with a low thermal budget ultra-violet pulsed light process
US7906415B2 (en) Device having zinc oxide semiconductor and indium/zinc electrode
US20070287221A1 (en) Fabrication process for crystalline zinc oxide semiconductor layer
US8222076B2 (en) Fabricating amorphous zinc oxide semiconductor layer
KR20080008999A (ko) 전기 전도성 피쳐의 제조방법
US20060088962A1 (en) Method of forming a solution processed transistor having a multilayer dielectric
Sun et al. Low-temperature sintering of in-plane self-assembled ZnO nanorods for solution-processed high-performance thin film transistors
WO2014136942A1 (ja) 有機薄膜の形成方法
JP2019153653A (ja) 有機半導体装置
US9202924B2 (en) RFID tags based on self-assembly nanoparticles
JP6321992B2 (ja) 電極修飾用組成物、電極修飾方法および有機薄膜トランジスタの製造方法
JP2014170857A (ja) 有機半導体溶液、当該有機半導体溶液を用いた有機半導体インク
JP2011096704A (ja) 薄膜トランジスタ
US10586874B2 (en) Thin film transistor and manufacturing method thereof
Oh et al. P‐28: ZnO TFTs Fabricated at Room Temperature by Solution Process
JP2015176919A (ja) 有機薄膜トランジスタおよびその製造方法
JP2015170652A (ja) 有機薄膜トランジスタの製造方法および有機薄膜トランジスタ
KR20200083246A (ko) 잉크젯 에칭 방법 및 상기 방법에 의해 제조되는 전극
JP2015170651A (ja) 有機半導体材料含有組成物、有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130610

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130613

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130625

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130801

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130802

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20131029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131119