JP2008251096A - 不揮発性半導体記憶装置と、制御信号発生回路およびそれを用いた半導体装置 - Google Patents
不揮発性半導体記憶装置と、制御信号発生回路およびそれを用いた半導体装置 Download PDFInfo
- Publication number
- JP2008251096A JP2008251096A JP2007091782A JP2007091782A JP2008251096A JP 2008251096 A JP2008251096 A JP 2008251096A JP 2007091782 A JP2007091782 A JP 2007091782A JP 2007091782 A JP2007091782 A JP 2007091782A JP 2008251096 A JP2008251096 A JP 2008251096A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- signal
- power supply
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】フラッシュメモリ4においてプログラム用の電圧を発生する正昇圧回路50および降圧回路51は、スタンバイモードSTBYではリセット電圧を発生し、プログラムパルス印加モードPPではプログラム電圧を発生し、プログラムベリファイモードPVではプログラムベリファイ電圧を発生し、モードPP,PVの各々の終了後にプログラム電圧とプログラムベリファイ電圧の間のホームポジション電圧を発生する。したがって、モードPP,PVの各々を行なう度に電源のセットアップおよびリセットを行なっていた従来に比べ、プログラム時間が短くなる。
【選択図】図23
Description
Claims (9)
- しきい値電圧のレベル変化によってデータを記憶するメモリセルを備えた不揮発性半導体記憶装置であって、
前記メモリセルにプログラム電圧を印加して前記メモリセルのしきい値電圧を変化させるプログラムパルス印加動作と、前記メモリセルにプログラムベリファイ電圧を印加して前記メモリセルのしきい値電圧が前記プログラムベリファイ電圧に到達したか否かを判定するプログラムベリファイ動作とを繰り返して、前記メモリセルにデータをプログラムするプログラム回路と、
スタンバイ時はリセット電圧を発生し、前記プログラムパルス印加動作時は前記プログラム電圧を発生し、前記プログラムベリファイ動作時は前記プログラムベリファイ電圧を発生し、前記プログラムパルス印加動作および前記プログラムベリファイ動作の各々の終了後に前記リセット電圧と前記プログラム電圧の間のホームポジション電圧を発生し、発生した各電圧を前記プログラム回路に与える内部電圧発生回路とを備える、不揮発性半導体記憶装置。 - 前記内部電圧発生回路は、前記メモリセルのデータのプログラムが指示されたことに応じて前記ホームポジション電圧を発生し、前記メモリセルのしきい値電圧が前記プログラムベリファイ電圧に到達して前記メモリセルのデータのプログラムの終了が指示されたことに応じて前記リセット電圧を発生する、請求項1に記載の不揮発性半導体記憶装置。
- 前記内部電圧発生回路は、複数の電圧のうちのいずれかの電圧を選択して前記プログラム回路に与える切換回路を含み、
前記切換回路は、それらの第1の電極がそれぞれ前記複数の電圧を受け、それらの第2の電極が前記プログラム回路に接続される複数のスイッチング素子を有し、
前記複数のスイッチング素子のうちのあるスイッチング素子が導通する第1の期間と他のスイッチング素子が導通する第2の期間との間には、全てのスイッチング素子が非導通にされる第3の期間が設けられている、請求項1または請求項2に記載の不揮発性半導体記憶装置。 - しきい値電圧のレベル変化によってデータを記憶するメモリセルを備えた不揮発性半導体記憶装置であって、
前記メモリセルに消去電圧を印加して前記メモリセルのしきい値電圧を変化させる消去パルス印加動作と、前記メモリセルに消去ベリファイ電圧を印加して前記メモリセルのしきい値電圧が前記消去ベリファイ電圧に到達したか否かを判定する消去ベリファイ動作とを繰り返して、前記メモリセルのデータを消去する消去回路と、
スタンバイ時はリセット電圧を発生し、前記消去パルス印加動作時は前記消去電圧を発生し、前記消去ベリファイ動作時は前記消去ベリファイ電圧を発生し、前記消去パルス印加動作および前記消去ベリファイ動作の各々の終了後に前記リセット電圧と前記消去電圧の間のホームポジション電圧を発生し、発生した各電圧を前記消去回路に与える内部電圧発生回路とを備える、不揮発性半導体記憶装置。 - 前記内部電圧発生回路は、前記メモリセルのデータの消去が指示されたことに応じて前記ホームポジション電圧を発生し、前記メモリセルのしきい値電圧が前記消去ベリファイ電圧に到達して前記メモリセルのデータの消去の終了が指示されたことに応じて前記リセット電圧を発生する、請求項4に記載の不揮発性半導体記憶装置。
- 前記内部電圧発生回路は、複数の電圧のうちのいずれかの電圧を選択して前記消去回路に与える切換回路を含み、
前記切換回路は、それらの第1の電極がそれぞれ前記複数の電圧を受け、それらの第2の電極が前記消去回路に接続される複数のスイッチング素子を有し、
前記複数のスイッチング素子のうちのあるスイッチング素子が導通する第1の期間と他のスイッチング素子が導通する第2の期間との間には、全てのスイッチング素子が非導通にされる第3の期間が設けられている、請求項4または請求項5に記載の不揮発性半導体記憶装置。 - 前記内部電圧発生回路を制御するための複数の制御信号を発生する信号発生回路を備え、
前記信号発生回路は、
基準制御信号が非活性化レベルから活性化レベルにされたことに応じて活性化され、クロック信号のパルス数をカウントする第1のカウンタと、
前記基準制御信号が活性化レベルから非活性化レベルにされたことに応じて活性化され、前記クロック信号のパルス数をカウントする第2のカウンタと、
各制御信号に対応して設けられ、前記第1のカウンタのカウント値が対応の制御信号に対して予め定められた第1の値になったことに応じてスタート信号を出力する第1のデコーダと、
各制御信号に対応して設けられ、前記第2のカウンタのカウント値が対応の制御信号に対して予め定められた第2の値になったことに応じてストップ信号を出力する第2のデコーダと、
各制御信号に対応して設けられ、対応の第1のデコーダから前記スタート信号が出力されたことに応じて対応の制御信号を活性化レベルにし、対応の第2のデコーダから前記ストップ信号が出力されたことに応じて対応の制御信号を非活性化レベルにするフリップフロップとを含む、請求項1から請求項6までのいずれかに記載の不揮発性半導体記憶装置。 - 順次入力される第1〜第N(ただし、Nは2以上の整数である)のスタート信号に応答してそれぞれ第1〜第Nの制御信号を活性化レベルにした後、順次入力される第1〜第Nのストップ信号に応答してそれぞれ前記第1〜第Nの制御信号を非活性化レベルにする制御信号発生回路であって、
それぞれ前記第1〜第Nの制御信号に対応して設けられ、各々が、クロック信号の各パルスに応答して入力信号を取り込み、取り込んだ信号を対応の制御信号として出力し、予めリセットされて前記非活性化レベルの信号を出力する第1〜第Nのフリップフロップと、
前記第1のスタート信号に応答して前記第Nのフリップフロップの出力信号の反転信号を前記第1のフリップフロップに入力させるとともに前記第1の制御信号を前記第1のフリップフロップに入力させ、前記第1のストップ信号に応答して前記第1のフリップフロップの入力信号を前記非活性化レベルにする第1のゲート回路と、
それぞれ前記第2〜第Nのフリップフロップに対応して設けられ、それぞれ第2〜第Nのスタート信号に応答して前段のフリップフロップの出力信号を対応のフリップフロップに入力させるとともに対応のフリップフロップの出力信号を対応のフリップフロップに入力させ、それぞれ第2〜第Nのストップ信号に応答して対応のフリップフロップの入力信号を前記非活性化レベルにする第2〜第Nのゲート回路とを備える、制御信号発生回路。 - 請求項8に記載の制御信号発生回路と、
第1〜第Nの電源回路と、
前記第1〜第Nの制御信号が前記非活性化レベルから前記活性化レベルに変化したことに応じてそれぞれ前記第1〜第Nの電源回路をセットアップし、前記第1〜第Nの制御信号が前記活性化レベルから前記非活性化レベルに変化したことに応じてそれぞれ前記第1〜第Nの電源回路をリセットする電源制御回路とを備える、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007091782A JP5183087B2 (ja) | 2007-03-30 | 2007-03-30 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007091782A JP5183087B2 (ja) | 2007-03-30 | 2007-03-30 | 不揮発性半導体記憶装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012210743A Division JP5386026B2 (ja) | 2012-09-25 | 2012-09-25 | 制御信号発生回路およびそれを用いた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008251096A true JP2008251096A (ja) | 2008-10-16 |
JP5183087B2 JP5183087B2 (ja) | 2013-04-17 |
Family
ID=39975865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007091782A Expired - Fee Related JP5183087B2 (ja) | 2007-03-30 | 2007-03-30 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5183087B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013054389A1 (ja) * | 2011-10-11 | 2013-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JPWO2011111290A1 (ja) * | 2010-03-10 | 2013-06-27 | パナソニック株式会社 | 不揮発性半導体記憶装置 |
JP2013200932A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP6170596B1 (ja) * | 2016-06-15 | 2017-07-26 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10199275A (ja) * | 1996-12-27 | 1998-07-31 | Sony Corp | 半導体不揮発性記憶装置 |
JPH10241385A (ja) * | 1997-02-27 | 1998-09-11 | Toshiba Corp | 中間電圧発生回路およびこれを有する半導体集積回路装置 |
JP2002367389A (ja) * | 2001-06-12 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
JP2003077283A (ja) * | 2001-08-31 | 2003-03-14 | Hitachi Ltd | 半導体集積回路、半導体不揮発性メモリ、メモリカード及びマイクロコンピュータ |
-
2007
- 2007-03-30 JP JP2007091782A patent/JP5183087B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10199275A (ja) * | 1996-12-27 | 1998-07-31 | Sony Corp | 半導体不揮発性記憶装置 |
JPH10241385A (ja) * | 1997-02-27 | 1998-09-11 | Toshiba Corp | 中間電圧発生回路およびこれを有する半導体集積回路装置 |
JP2002367389A (ja) * | 2001-06-12 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
JP2003077283A (ja) * | 2001-08-31 | 2003-03-14 | Hitachi Ltd | 半導体集積回路、半導体不揮発性メモリ、メモリカード及びマイクロコンピュータ |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2011111290A1 (ja) * | 2010-03-10 | 2013-06-27 | パナソニック株式会社 | 不揮発性半導体記憶装置 |
WO2013054389A1 (ja) * | 2011-10-11 | 2013-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9143118B2 (en) | 2011-10-11 | 2015-09-22 | Renesas Electronics Corporation | Semiconductor memory device with power interruption detection and reset circuit |
CN103858349B (zh) * | 2011-10-11 | 2016-11-09 | 瑞萨电子株式会社 | 半导体装置 |
JP2013200932A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9543020B2 (en) | 2012-03-26 | 2017-01-10 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JP6170596B1 (ja) * | 2016-06-15 | 2017-07-26 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5183087B2 (ja) | 2013-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100332001B1 (ko) | 반도체불휘발성기억장치 | |
JP3583703B2 (ja) | 半導体装置 | |
TWI637400B (zh) | 非揮發性半導體儲存裝置及其字元線的驅動方法 | |
US7489566B2 (en) | High voltage generator and related flash memory device | |
US10720215B2 (en) | Methods and apparatus for writing nonvolatile 3D NAND flash memory using multiple-page programming | |
US20150170752A1 (en) | Fast-reading nand flash memory | |
KR100322470B1 (ko) | 고밀도 노어형 플래시 메모리 장치 및 그것의 프로그램 방법 | |
JP2001229684A (ja) | 不揮発性半導体メモリ装置のプログラム方法 | |
US7382651B2 (en) | Nonvolatile semiconductor memory device | |
JP2010073246A (ja) | 不揮発性半導体記憶装置 | |
US20120092931A1 (en) | Nonvolatile semiconductor memory device | |
JPH07169284A (ja) | 不揮発性半導体記憶装置 | |
CN112102870B (zh) | 半导体装置及编程方法 | |
TWI613653B (zh) | 快閃記憶體裝置及其抹除方法 | |
JP2004227748A (ja) | Nand型フラッシュメモリのページバッファ | |
JP2006252641A (ja) | 半導体記憶装置および半導体記憶装置の駆動方法 | |
CN109584933B (zh) | 半导体器件 | |
JP5183087B2 (ja) | 不揮発性半導体記憶装置 | |
JP4426082B2 (ja) | 読出時間を短縮させる不揮発性半導体メモリ装置 | |
KR20170054969A (ko) | 불휘발성 반도체 메모리 장치 및 그 소거 방법 | |
US10083755B2 (en) | Discharge circuit and semiconductor memory device | |
JP4846814B2 (ja) | 不揮発性半導体記憶装置 | |
JP5386026B2 (ja) | 制御信号発生回路およびそれを用いた半導体装置 | |
JP6741811B1 (ja) | 不揮発性半導体記憶装置の消去制御回路及び方法、並びに不揮発性半導体記憶装置 | |
US10192623B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100204 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |