JP2008244081A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2008244081A
JP2008244081A JP2007081533A JP2007081533A JP2008244081A JP 2008244081 A JP2008244081 A JP 2008244081A JP 2007081533 A JP2007081533 A JP 2007081533A JP 2007081533 A JP2007081533 A JP 2007081533A JP 2008244081 A JP2008244081 A JP 2008244081A
Authority
JP
Japan
Prior art keywords
wiring
layer
protrusions
insulating layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007081533A
Other languages
English (en)
Other versions
JP4841483B2 (ja
JP2008244081A5 (ja
Inventor
Katsumi Yamazaki
克巳 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007081533A priority Critical patent/JP4841483B2/ja
Publication of JP2008244081A publication Critical patent/JP2008244081A/ja
Publication of JP2008244081A5 publication Critical patent/JP2008244081A5/ja
Application granted granted Critical
Publication of JP4841483B2 publication Critical patent/JP4841483B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】エンボス工法による金型からの離型剤の付着残留を起こさずに突起を形成して、層間接続部としての配線層の隆起部を形成できる、配線基板の製造方法を提供する。
【解決手段】下層絶縁層の表面に所定パターンの突起を設け、この突起上に配線層の一部を延在させて配線層隆起部とし、この配線層上に形成する絶縁層の表面にこの配線層隆起部の頂面を露出させて接続部とする配線基板の製造方法において、
熱剥離シートに導体箔を積層し、突起の所定パターンに対して相補的な形態の導体パターンを形成し、熱剥離シートに密着した導体パターンを成形型として配線板基材上の絶縁層を成形することにより所定パターンの突起を形成し、加熱により熱剥離シートを剥離し、エッチングにより突起間の導体パターンを除去し、下層絶縁層上に配線層とその上の絶縁層とを形成し、絶縁層の表面を研磨することにより、配線層隆起部の頂面を露出させる。
【選択図】図3

Description

本発明は、多層配線構造における配線層間の接続部、または表面に搭載した半導体チップもしくは半導体装置との接続部を改良した配線基板の製造方法に関する。
半導体装置の小型化・高密度化、半導体チップのファインピッチ化等に対応すべく、半導体装置あるいは半導体チップを搭載して最終製品としての半導体装置に組み込まれる半導体パッケージを構成するための配線基板の高密度化すなわち微細配線化が求められている。
従来、多層配線構造における配線層間の接続は、絶縁層にレーザ加工により開口したビア穴に導体を充填して形成したビアにより行なっている。しかし、ビアによる接続には、配線の高密度化の観点から下記の問題があった。
(1)高密度の配線に必要な多数のビア穴をレーザ加工により形成すると、加工処理コストが著しく増大する。
(2)ビアと配線との接続部にはビアより大径のパッドを設ける必要があり、このパッド径が配線の高密度化を制限する。
(3)パッド部で配線幅が増大すること、更に、パッドを避けて配線を引き回すため配線長さが増大することの両方により、配線基板の電気特性が低化する。
また、半導体パッケージに搭載する半導体チップのファインピッチ化により、特にフリップチップ接続により搭載した半導体チップと配線基板表面との間隙へのアンダーフィル樹脂の充填が困難になるという問題もあった。
本出願人は、特願2006−168360において、上記の諸問題を解消する方法として、配線層間の接続をビアによらず、配線層を部分的に隆起させて配線層間の接続を行なうことを提案した。下層絶縁層の表面に突起を設け、この下層絶縁層表面に形成する配線層の一部を突起上に延在させて形成することで隆起させ、この配線層上に形成する絶縁層の表面にこの配線層の隆起部の頂面を露出させ、上層配線層との接続部とする。
下層配線層の表面に突起を設ける方法としては、印刷等によりペースト状またはインク状の樹脂を盛り付ける方法とエンボス工法(インプリント法)により金型で基板上の樹脂層を成形する方法が提示されている。このうち、ペーストまたはインクの盛り付け法に比べて、エンボス工法は、突起の寸法・形状を金型で精密に制御できるので、突起上に形成する配線層隆起部すなわち層間接続部の寸法・形状を精密に制御できる点で優れている。
しかし、成形後の樹脂層表面には金型表面に施されていた離型剤が付着残留するため、樹脂層上に形成する配線層の密着性が低下する虞がある。
図1(1)〜(3)を参照してこれを説明する。(1)ガラスエポキシ基板(FR−4基板等)のような配線板用基材10に絶縁樹脂フィルム12を積層し、この樹脂フィルム12を金型14で矢印のように押圧する。金型14の成形面には離型剤16が被覆されている。(2)樹脂フィルム12は金型成形面のパターンに対して相補的なパターンに成形されて突起18が形成される。その際、金型成形面の離型剤16が樹脂フィルム12の成形面に付着する。(3)成形完了後、金型14を樹脂フィルム12から引き離すと、樹脂フィルム12の成形面には離型剤16が付着残留している。
本発明は、エンボス工法による金型からの離型剤の付着残留を起こさずに突起を形成して、層間接続部としての配線層の隆起部を形成できる、配線基板の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明によれば、下層絶縁層の表面に所定パターンの突起を設け、この下層絶縁層表面に形成する配線層の一部を突起上に延在させて形成することで配線層隆起部を形成し、この配線層上に形成する絶縁層の表面にこの配線層隆起部の頂面を露出させて上方への接続部とする配線基板の製造方法であって、
熱剥離シートに導体箔を積層して密着させ、
上記導体箔のフォトリソグラフィーおよびエッチングにより、上記突起の所定パターンに対して相補的な形態の導体パターンを形成し、
上記熱剥離シートに密着した状態の上記導体パターンを、配線板基材上に積層して密着した絶縁樹脂フィルムに押圧することにより該絶縁樹脂フィルムを成形して上記所定パターンの突起を形成し、
加熱により上記導体パターンから上記熱剥離シートを剥離して上記導体パターンを上記突起間に残し、
エッチングにより、上記突起間の上記導体パターンを除去して、平坦面に上記所定パターンの突起が配置された絶縁樹脂フィルムの表面全体を露出させ、
上記絶縁樹脂フィルムから成る下層絶縁層上に配線層とその上の絶縁層とを形成し、
上記絶縁層の表面を研磨することにより、上記突起上に延在する上記配線層の隆起部の頂面を露出させる、
ことを特徴とする配線基板の製造方法が提供される。
本発明によれば、熱剥離シートとその上に密着形成された導体パターンとを一体の成形型として用い、絶縁樹脂フィルムを押圧成形することにより、平坦面に突起が配置された表面形態を備えた下層絶縁層を形成するので、従来のエンボス工法のように金型からの離型剤が下層絶縁層に付着残留することがなく、下層絶縁層上に良好な密着性で配線層を形成することができる。
成形型を構成した熱剥離シートと導体パターンはそれぞれ加熱剥離とエッチングにより除去されるので、離型剤は必要としない。
図2〜図4を参照して、本発明の望ましい一実施形態による配線基板の製造方法を説明する。
先ず、図2(1)に示すように、熱剥離シート100に導体箔102を積層して密着させる。熱剥離シート100は、通常の粘着テープのように貼り付けることで密着でき、加熱すると粘着力が失われて容易に剥離できる。例えば、日東電工(株)から商品名「リバアルファ」で市販されており、ポリエステルフィルム基材の表面に熱剥離粘着材の層を設けた構造である。剥離するための加熱温度は90℃、120℃、150℃といった選択肢から選択できる。片面粘着タイプと両面粘着タイプが市販されているが、本発明においては一般に片面粘着タイプを用いる。導体箔102は、一般にビルドアップ多層配線に用いる周知の配線層形成用の銅箔を用いることができる。
このように熱剥離テープ100上に積層密着させた導体箔(以下「銅箔」)102にフォトリソグラフィーおよびエッチングを施すことにより成形型を形成する。これは図2(2)〜図3(1)に示す手順で行なう。
すなわち、図2(2)に示すように、銅箔102上に感光性樹脂フィルムとして、これも一般にビルドアップ工法に用いる周知のドライフィルムレジスト(以下「DFR」)104を真空ラミネートする。
次いで、図2(3)に示すように、パターン露光と現像を含むフォトリソグラフィーによりDFR104をパターニングする。得られたDFRパターン104は、以降の工程で形成する成形型としての銅箔パターンと対応しており、絶縁層上に形成する突起のパターンに対して相補的な反転パターンである。
次いで、図2(4)に示すように、DFRパターン104をマスクとしてエッチングを行ない、銅箔102をパターニングする。
次いで、図3(1)に示すように、使用済のDFRパターン104を除去して銅箔パターン102を露出させる。
これにより、熱剥離シート100上に銅箔パターン102が密着した一体構造の成形型103が得られる。
得られた成形型103を用いて、配線基板用基材上の絶縁層に突起を形成する。これは図3(2)〜図3(4)に示す手順で行なう。
すなわち、図3(2)に示すように、ガラスエポキシ基板(FR−4基板等)のような配線板用基材106上にABF樹脂フィルム等の絶縁樹脂フィルム108を積層し、上記で作製した成形型103の銅箔パターン102を絶縁樹脂フィルム108に押圧して成形する。これにより、絶縁樹脂フィルム108には、平坦面に所定パターンの突起110が配置された表面形態が付与される。
次いで、図3(3)に示すように、加熱により熱剥離シート100を剥離除去する。剥離のための加熱温度は、上述したように選択した熱剥離シート100に応じた温度を用いる。これにより、突起110間に銅箔パターン102が残った状態となる。
次いで、図3(4)に示すように、エッチングにより銅箔パターン102を除去する。これにより、平坦面に突起110が所定パターンで配置された表面形態を持つ絶縁層108が露出する。
このようにして表面に突起を備えた絶縁層108を下層絶縁層として、その上に配線層を形成して配線基板を完成させる。これは図4(1)〜図4(5)に示す手順で行なう。
すなわち、図4(1)に示すように、下層絶縁層108の突起を含む表面全体にデスミア処理を施して配線密着性確保のための表面粗化を行なった後、無電解めっき、スパッタリング等により銅の給電層112を形成する。
次いで、図4(2)に示すように、給電層112の上に、DFRパターン114を形成する。DFRパターン114は配線層形成位置が開口しており、それ以外の部分は下地を覆っている。
次いで、図4(3)に示すように、電解めっきによりDFRパターン114の開口内に露出している給電層112上に銅めっき層から成る配線層116を形成する。事実上、給電層112とその上の銅めっき層116とは一体となって配線層を構成している。配線層116の一部は下層絶縁層108の平坦部から突起部110上に延在して隆起部を形成している。
次いで、図4(4)に示すように、DFRパターン114を剥離した後、露出した給電層112の不要箇所をフラッシュエッチングにより除去して、配線層116を所定パターンに仕上げる。その後、下層絶縁層108上の配線層116を含む全面に絶縁樹脂フィルム118を積層する。絶縁樹脂フィルム108は下層絶縁層108を形成した絶縁樹脂フィルムと同様にビルドアップ工法に用いる周知の市販品である。絶縁樹脂フィルム118と108とは両者の馴染み(密着性)が良い組み合わせであれば、同一品種であっても別品種であってもよい。絶縁樹脂フィルムから成る絶縁層118は下層絶縁層108の表面形態を反映して平坦面に突起が配置した表面形態をしている。
最後に、図4(5)に示すように、上記積層により形成した絶縁層118の表面を研磨する。これにより、下層絶縁層108の突起110上にある配線層116の隆起部の頂面Aを露出させ、絶縁層118の表面Sと同一平面に揃える。これにより、本発明による配線基板120が完成する。
なお、図4(3)、(4)に示した研磨前の状態に対して、図4(5)に示した研磨後の状態では、頂面Aは研磨により多少位置低下しているが、図示の便宜上同一記号Aで表示した。
このように配線層116を埋め込んでいる絶縁層118の表面Sに露出した配線層116の隆起部頂面Aは、絶縁層118上に形成する配線層との接続部として、また、配線基板120上に搭載した半導体チップの電極との接続部として機能する。したがって、絶縁層を貫通して電気的に接続するために従来のようにビアを形成する必要がない。
また、成形型を構成した熱剥離シート100と導体パターン116は、それぞれ加熱剥離とエッチングにより除去されるので、離型剤を必要としない。
特に、本実施形態の配線基板120は、配線層116の隆起部頂面Aと、この配線層116を埋め込んでいる絶縁層118の表面Sとが同一平面を成している。すなわち配線基板120の表面が平坦である。したがって、半導体チップをフリップチップ接続した場合に、半導体チップ下面と基板上面との間隙へのアンダーフィル樹脂の充填が容易である。このことは特に、半導体チップのファインピッチ化に対応する上で1つの重要な利点となる。アンダーフィル樹脂の充填不良は水分浸入等による種々のデバイス不良の原因となるからである。
本発明によれば、エンボス工法による金型からの離型剤の付着残留を起こさずに突起を形成して、層間接続部としての配線層の隆起部を形成できる、配線基板の製造方法が提供される。
従来のエンボス工法による突起形成の工程を示す断面図である。 本発明により熱剥離シート上に導体パターンを形成する工程を示す断面図である。 本発明により、図2の工程に続けて、導体パターンを成形型として下層絶縁層に突起を形成する工程を示す断面図である。 本発明により、図3の工程に続けて、下層配線層の突起上に延在する配線隆起部から成る接続部を備えた配線基板を作製する工程を示す断面図である。
符号の説明
10 配線板用基材(ガラスエポキシ基板(FR−4基板等))
12 絶縁樹脂フィルム
14 金型
16 離型剤
18 突起
100 熱剥離シート
102 導体箔
103 成形型
104 ドライフィルムレジスト(DFR)
106 配線板用基材(ガラスエポキシ基板(FR−4基板等))
108 絶縁樹脂フィルム(ABF樹脂フィルム等)
110 突起
112 給電層
114 ドライフィルムレジストパターン(DFRパターン)
116 配線層
118 絶縁樹脂フィルム
120 配線基板

Claims (1)

  1. 下層絶縁層の表面に所定パターンの突起を設け、この下層絶縁層表面に形成する配線層の一部を突起上に延在させて形成することで配線層隆起部を形成し、この配線層上に形成する絶縁層の表面にこの配線層隆起部の頂面を露出させて上方への接続部とする配線基板の製造方法であって、
    熱剥離シートに導体箔を積層して密着させ、
    上記導体箔のフォトリソグラフィーおよびエッチングにより、上記突起の所定パターンに対して相補的な形態の導体パターンを形成し、
    上記熱剥離シートに密着した状態の上記導体パターンを、配線板基材上に積層して密着した絶縁樹脂フィルムに押圧することにより該絶縁樹脂フィルムを成形して上記所定パターンの突起を形成し、
    加熱により上記導体パターンから上記熱剥離シートを剥離して上記導体パターンを上記突起間に残し、
    エッチングにより、上記突起間の上記導体パターンを除去して、平坦面に上記所定パターンの突起が配置された絶縁樹脂フィルムの表面全体を露出させ、
    上記絶縁樹脂フィルムから成る下層絶縁層上に配線層とその上の絶縁層とを形成し、
    上記絶縁層の表面を研磨することにより、上記突起上に延在する上記配線層の隆起部の頂面を露出させる、
    ことを特徴とする配線基板の製造方法。
JP2007081533A 2007-03-27 2007-03-27 配線基板の製造方法 Expired - Fee Related JP4841483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007081533A JP4841483B2 (ja) 2007-03-27 2007-03-27 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007081533A JP4841483B2 (ja) 2007-03-27 2007-03-27 配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2008244081A true JP2008244081A (ja) 2008-10-09
JP2008244081A5 JP2008244081A5 (ja) 2010-02-18
JP4841483B2 JP4841483B2 (ja) 2011-12-21

Family

ID=39915075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007081533A Expired - Fee Related JP4841483B2 (ja) 2007-03-27 2007-03-27 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4841483B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190136918A (ko) * 2018-05-30 2019-12-10 주식회사 엘지화학 임프린팅용 포토마스크 및 이의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126974A (ja) * 1997-10-24 1999-05-11 Asahi Chem Res Lab Ltd 多層配線板の製造方法
JP2006196758A (ja) * 2005-01-14 2006-07-27 Renesas Technology Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126974A (ja) * 1997-10-24 1999-05-11 Asahi Chem Res Lab Ltd 多層配線板の製造方法
JP2006196758A (ja) * 2005-01-14 2006-07-27 Renesas Technology Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190136918A (ko) * 2018-05-30 2019-12-10 주식회사 엘지화학 임프린팅용 포토마스크 및 이의 제조방법
KR102314284B1 (ko) * 2018-05-30 2021-10-19 주식회사 엘지화학 임프린팅용 포토마스크 및 이의 제조방법
US11966163B2 (en) 2018-05-30 2024-04-23 Lg Chem, Ltd. Photomask for imprinting and manufacturing method therefor

Also Published As

Publication number Publication date
JP4841483B2 (ja) 2011-12-21

Similar Documents

Publication Publication Date Title
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
JP5461323B2 (ja) 半導体パッケージ基板の製造方法
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
TW201132268A (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
JP6691451B2 (ja) 配線基板及びその製造方法と電子部品装置
JP5048005B2 (ja) 金属バンプを持つプリント基板及びその製造方法
JP2011035358A (ja) プリント基板及びその製造方法
JP4994988B2 (ja) 配線基板の製造方法
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
JP2013187255A (ja) 配線基板の製造方法
KR100633855B1 (ko) 캐비티가 형성된 기판 제조 방법
JP2011124555A (ja) プリント配線板及びプリント配線板の製造方法
JP2000349437A (ja) 多層配線基板とその製造方法
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
WO2018219220A1 (zh) 一种半埋入线路基板结构及其制造方法
JP5177855B2 (ja) 配線基板の製造方法
JP2006245213A (ja) 配線基板の製造方法
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP4841483B2 (ja) 配線基板の製造方法
KR20100111858A (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JP4589519B2 (ja) 半導体回路部品の製造方法
JP2011097010A (ja) バンプを備えた印刷回路基板の製造方法
JP7412735B2 (ja) 半導体パッケージの製造方法
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111004

R150 Certificate of patent or registration of utility model

Ref document number: 4841483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees