JP2008227413A - Ｃｍｐ方法 - Google Patents

Abstract

【課題】ＣＭＰ中、特に過剰研磨を行った際に顕著に現われるウェハ外周部の平坦性の劣下の防止、及びＣＭＰ中にウェハ外周部で発生し易いＬｏｗ−ｋ膜とキャップ膜との界面や、Ｌｏｗ−ｋ膜とバリアメタル膜との界面などでの膜の剥離を効果的に防止できる技術を提供することである。
【解決手段】ＣＭＰによって導電膜（配線膜）或いは絶縁膜を処理するに際して、ウェハ周辺部における膜厚をウェハ中心部における膜厚より薄いものとした後、ウェハ周辺部での研磨速度をウェハ中心部での研磨速度より小さくしてＣＭＰを行う。
【選択図】図１２

Description

本発明はＣＭＰ方法に関する。特に、ＣＭＰによって導電膜（配線膜）或いは絶縁膜を処理（加工処理）する半導体装置の製造方法に関する。

ＬＳＩ（半導体集積回路）等の半導体素子の高集積化や高性能化に伴って、ＣＭＰ（化学的機械研磨）等の研磨技術が、層間絶縁膜の平坦化、上層配線と下層配線との間の金属接続部形成や埋込み配線形成などの半導体素子製造工程において広く用いられている。

又、ＬＳＩの高速性能化を達成する為、配線材料を従来のアルミニウム又はアルミニウム合金（Ａｌ）から低抵抗の銅又は銅合金（Ｃｕ）に代えることが提案されている。そして、Ｃｕ配線形成にはダマシン法と呼ばれる技術が主に用いられている。

ダマシン法を用いた配線の形成方法では、層間接続用の孔もしくは配線用溝（以下、纏めて、溝）を形成した絶縁膜（例えば、酸化シリコン（ＳｉＯ_２）や窒化シリコン（ＳｉＮ）等）上に、密着力強化やＣｕの拡散防止を目的として、バリアメタル膜を設け、このバリアメタル膜上にＣｕ配線膜を設けている。尚、ＳｉＮ層は、エッチングストッパとして設けられるものであり、下層配線との接続が必要な部分は選択的に除去される。バリアメタル膜は、１０〜５０ｎｍ程度の厚さのＴｉ，Ｗ，Ｔａや、前記金属の窒化物もしくは窒素シリコン物などで構成される。そして、絶縁膜として、比誘電率が低い絶縁膜（Ｌｏｗ−ｋ膜）材料がＳｉＯ_２やＳｉＮに代わって用いられ始めている。これは、配線間の静電容量を一層低減でき、配線を通る信号の遅延を低減でき、ＬＳＩの性能向上を図ることが出来るからである。尚、このようなＬｏｗ−ｋ膜としては、フッ素含有酸化シリコンや炭化シリコン（ＳｉＣ）が知られている。フッ素含有酸化シリコンは、その機械的性質がＳｉＯ_２と余り変わらず、従来と同じＬＳＩ製造技術を適用できる利点を有している。

ところで、上記Ｃｕ配線膜の形成には電解メッキ法が用いられており、ＣＭＰを行う前のＣｕ配線膜の膜厚を基板（シリコンウェハ）面内で均一に形成するのが普通である。例えば、特開２００４−３６３４２２号公報によれば、優れた面内均一性と微細化されたダマシン構造に対する優れた埋設性を付与する為のメッキ条件が開示されている。又、Ｃｕ配線膜のＣＭＰではＣｕの研磨速度をウェハ中心部からウェハ端部まで均一にすることが提案されている。又、特開２００４−３４９４４４号公報では、ウェハ端部のＣｕの研磨残りを抑制することを目的として、ウェハ中心部よりもウェハ端部の研磨速度が速くなるように、研磨圧力、スラリ（研磨液）の流量、研磨時の線速度の調整を行うことが提案されている。

同様に、前記層間絶縁膜の平坦化工程においても、ＣＭＰを行う前の絶縁膜の形成はウェハ面内で均一となるように形成し、絶縁膜の研磨速度分布がウェハ面内で均一となるようなＣＭＰ条件で研磨を行い、下層で形成された段差の平坦化工程を行っている。
特開２００４−３６３４２２号公報 特開２００４−３４９４４４号公報

さて、これまでの半導体装置の製造方法では、ＣＭＰを行う前段階でのＣｕ配線膜はウェハ面内で均一なように構成されている。ところで、このような厚さのＣｕ配線膜のウェハに対してＣＭＰを行った場合（ウェハ面内を一様な圧力で押圧して研磨を行った場合）、ウェハ外周部の研磨速度が低下する為、一般的にウェハ外周の研磨圧力（ウェハ外周部に掛かる圧力）を中心部に比べて１．５〜３倍も高くして、ウェハ全面における研磨速度が均一となるようにしている。特に、φ３００ｍｍのように直径が大きなウェハを用いる場合には、ウェハ外周の研磨圧力を高く設定する必要がある。この為、ウェハ中心部に比べてウェハ外周部ほど平坦性（ディッシング、エロージョン）が劣下し易い。特に、過剰研磨を行った際には平坦性の劣下が顕著に現れる。又、比誘電率が３以下の低い絶縁膜（Ｌｏｗ−ｋ膜）を用いた場合には、ＣＭＰ中にＬｏｗ−ｋ膜とキャップ膜との界面や、Ｌｏｗ−ｋ膜とバリアメタル膜との界面などで膜の剥離が発生し易くなる。そして、ウェハ中心部に比べて研磨圧力が高いウェハ外周部ほど、膜剥離が発生し易い。又、ＣＭＰ中での膜剥離を抑制する為には、研磨圧力を低くすることが有効な手段であるが、ウェハ外周部の研磨圧力を高く設定しなければならないことは、ウェハ中心部の研磨圧力を低圧にした場合でも同じである。尚、圧力を低くしたことに伴って研磨速度の大幅な減少といった新たな課題も生じる。

従って、本発明が解決しようとする課題は、ＣＭＰ中、特に過剰研磨を行った際に顕著に現われるウェハ外周部の平坦性の劣下の防止、及びＣＭＰ中にウェハ外周部で発生し易いＬｏｗ−ｋ膜とキャップ膜との界面や、Ｌｏｗ−ｋ膜とバリアメタル膜との界面などでの膜の剥離を効果的に防止できる技術を提供することである。

前記の課題は、ＣＭＰによって膜を処理する方法において、
膜の周辺部における膜厚が膜の中心部における膜厚より薄い状況下においてＣＭＰを開始し、該ＣＭＰ時における膜の周辺部での研磨速度が膜の中心部での研磨速度より小さい状態で行う
ことを特徴とするＣＭＰ方法によって解決される。

又、ＣＭＰによって膜を処理する方法において、
膜の周辺部における膜厚が膜の中心部における膜厚より薄いものとなる膜厚制御工程と、
前記膜厚制御工程の後、膜の周辺部での研磨速度を膜の中心部での研磨速度より小さくして研磨を行う研磨工程
とを具備することを特徴とするＣＭＰ方法によって解決される。

又、上記ＣＭＰ方法であって、膜の周辺部における膜厚が膜の中心部における膜厚の５０〜９０％であることを特徴とするＣＭＰ方法によって解決される。

又、上記ＣＭＰ方法であって、膜の周辺部での研磨速度が膜の中心部での研磨速度の５０〜９０％となる条件下で研磨を行うことを特徴とするＣＭＰ方法によって解決される。

そして、上記発明が半導体装置の製造方法に適用された場合、上記膜は導電膜あるいは絶縁膜である。

従来技術による半導体装置の製造方法は、電解メッキ法等を用いてＣｕ配線膜の膜厚がウェハ面内で均一となるように形成した後、この均一な厚さのＣｕ配線膜に対してＣＭＰを行っているのであるが、このＣＭＰにおける研磨速度はウェハ全面において均一となるような条件で研磨したり、或いはウェハ端部のＣｕ研磨残りが起きないようにする為、ウェハ中心部よりもウェハ端部での研磨速度を速くしている。

これに対して、本発明による半導体装置の製造方法は、ＣＭＰ前段階におけるＣｕ配線膜の膜厚はウェハ中心部よりもウェハ外周部において薄くなるようにして、このような厚さに構成（調整：整形）されたＣｕ配線膜に対して、ウェハ周辺部での研磨速度をウェハ中心部での研磨速度より小さくして研磨を行うようにしている。

そして、上記のようにしてＣＭＰを行うと、ウェハ外周部における研磨圧力を従来よりも低く設定することが可能となり、従来技術の課題であったウェハ外周部の平坦性の劣下（ディッシング、エロージョンの増加）を抑制できる。

しかも、絶縁膜として機械的に脆弱なＬｏｗ−ｋ膜を用いた場合においても、従来技術の課題であったＣＭＰを行った際の膜剥離を抑制できる。

本発明はＣＭＰ方法である。特に、ＣＭＰ方法を用いた半導体装置の製造方法である。そして、膜の周辺部（ウェハ周辺部）における膜厚が膜の中心部（ウェハ中心部）における膜厚より薄い状況下においてＣＭＰを開始し、該ＣＭＰ時における膜の周辺部（ウェハ周辺部）での研磨速度が膜の中心部（ウェハ中心部）での研磨速度より小さい状態で行うものである。或いは、膜の周辺部（ウェハ周辺部）における膜厚が膜の中心部（ウェハ中心部）における膜厚より薄いものとなるように膜厚を制御（調整：整形）した後、膜の周辺部（ウェハ周辺部）での研磨速度を膜の中心部（ウェハ中心部）での研磨速度より小さくして研磨（ＣＭＰ）を行う。膜の周辺部（ウェハ周辺部）における膜厚は、特に、膜の中心部（ウェハ中心部）における膜厚の５０〜９０％（中でも、６０％以上。８５％以下。）である。ＣＭＰに際しての膜の周辺部（ウェハ周辺部）での研磨速度は、特に、膜の中心部（ウェハ中心部）での研磨速度の５０〜９０％（中でも、６０％以上。８５％以下。）である。

尚、本発明における「中心部」とは、ウェハを円形とした場合、半径の半分より内側に近い側を指し、本発明における「周辺部」とは、半径の半分より外側の位置を指す。好ましくは、「中心部」とは半径の１／３より内側の位置であり、「周辺部」とは半径の２／３より外側の位置である。更に好ましくは、「中心部」とは半径の１／５より内側の位置であり、「周辺部」とは半径の４／５より外側の位置である。尚、中心部と周辺部との間の中間部は、中心部から周辺部に向かってほぼ漸近的な変化で薄くなって行くものでも、或いは中心部の厚さとほぼ同程度でも良く、要するに、周辺部の厚さが中心部の厚さに比べて薄いものであれば良い。勿論、中間部の厚さが中心部より厚いと言うものでは無い。

本発明にあっては、目的とする本来のＣＭＰ工程の前に、予め、ウェハ外周部におけるＣｕ配線膜（或いは、絶縁膜・低誘電率膜）の膜厚を薄くしておくことである。

ウェハ外周部におけるＣｕ配線膜（或いは、絶縁膜・低誘電率膜）の膜厚を薄くする手段としては、幾つもの手法が有る。
例えば、Ｃｕ配線膜をメッキで構成するに際して、メッキ工程における電極の位置、電流密度などの条件を考慮することで達成できる。すなわち、メッキ条件を制御することによって、ウェハ外周部におけるＣｕ配線膜の膜厚をウェハ中心部におけるＣｕ配線膜の膜厚より薄く出来る。

又、目的とする本来のＣＭＰの前工程として、同一ＣＭＰ装置におけるＣＭＰ条件を変えてＣＭＰを行い、ウェハ外周部におけるＣｕ配線膜などの膜厚を薄くしてもよい。或いは、異なる２台のＣＭＰ装置を用いて、本来のＣＭＰの前工程として、１台のＣＭＰ装置を用いてウェハ外周部におけるＣｕ配線膜などの膜厚を薄くした後、残る１台を用いて前記前工程で残ったＣｕ配線膜などの膜に対して目的とするＣＭＰを行うようにしても良い。

中心部と周辺部とにおける膜厚を上記のような関係にする為の手法としては如何なるものであっても良い。すなわち、上記した方法に限られるものでは無い。

膜の厚さは上記した通りである。好ましくは、ウェハ周辺部における膜厚が、ウェハ中心部における膜厚の５０〜９０％（中でも、６０％以上。８５％以下。）である。このようにする理由は次の通りである。９０％を超えて大きすぎる場合、即ち、中心部と周辺部との間で膜厚に差が実質上無い場合には、本発明が奏する特長（ウェハ外周部の平坦性の劣下の抑制、膜剥離の抑制）が得られないからである。逆に、５０％未満と小さ過ぎる場合、即ち、膜厚に大きな差が有り過ぎた場合、ウェハ外周部における凹凸段差がＣＭＰによっても十分には解消されず、凹部ではディッシングの増加、凸部ではＣｕ研磨残りが解消できないからである。又、ＣＭＰ装置によって膜厚を制御しようとした場合には、特に、５０％より小さな値のものに制御しようとした場合には、ウェハ外周部での圧力を必要以上に高く設定することになる為、ウェハ外周部では膜剥離が生じ易くなるからである。逆に、９０％よりも大きな値のものとした場合には、ＣＭＰ工程時にウェハ外周部の圧力を従来技術に比べて大幅に低くすることが出来ない為、平坦性（ディッシング、エロージョン）の劣化やＣＭＰ中の膜剥離を十分に抑制することが出来ないからである。尚、膜厚の変化は、段階的な変化、又は直線的・曲線的な連続的な変化であっても良い。

次のステップである本来のＣＭＰ工程は上記した条件で行われる。好ましくは、ウェハ周辺部での研磨速度がウェハ中心部での研磨速度の５０〜９０％の条件である。このようにする理由は次の通りである。５０％未満の小さ過ぎる場合では、研磨圧力が低くなり過ぎ、研磨安定性に欠け、逆に、９０％よりも大き過ぎる場合には、ウェハ外周部での圧力を大幅に低く出来ず、平坦性（ディッシング、エロージョン）の劣下やＣＭＰ中の膜剥離を十分に抑制することが出来難かったからである。特に、好ましくは、膜厚変化を補う研磨速度の条件でのＣＭＰである。例えば、周辺部での厚さが中心部での厚さのＸ％ならば、周辺部での研磨速度は中心部での研磨速度のＸ％±１０％であるような相補関係でのＣＭＰである。勿論、Ｘ％±１０％も５０〜９０％の範囲内に在ることが好ましい。

又、Ｃｕ配線膜のＣＭＰを行う際の研磨圧力は、脆弱なＬｏｗ−ｋ膜を絶縁膜に用いた時の膜剥離を抑制する観点からすると、ウェハ中心部（ゾーン）に加える圧力を０．０１〜２．５ｐｓｉの範囲にすることが特に好ましい。それは、研磨圧力が０．０１ｐｓｉ未満では、研磨速度が遅くなり過ぎる為、実用的ではなく、逆に、２．５ｐｓｉを超えた場合には、ウェハ全面で膜剥離が発生し易くなったからである。

以下、具体的な実施例を挙げて説明する。
本発明の半導体装置の製造方法の一実施形態として、Ｃｕ配線膜のＣＭＰの前工程として、同じＣＭＰ装置を用いてウェハ外周部における膜厚が薄くなる条件でＣｕ配線膜を整形（調整）した後、残ったＣｕ配線膜に対して本来のＣＭＰを行う方式を、図１〜図１２を参照しながら説明する。

図１は、本発明の実施に際して用いるＣＭＰ装置（機械的化学研磨装置）の概略平面図である。
本ＣＭＰ装置は、研磨定盤、研磨ヘッドやドレッサ等からなる研磨部を三組（研磨部Ａ，Ｂ，Ｃ）有する。そして、研磨部ＡでＣＭＰ処理された半導体基板（ウェハ）は、研磨部Ｂ、更には研磨部Ｃが用いられ、順次、複数種の薄膜のＣＭＰ処理を連続的に施すことが出来る構造となっている。本発明では、研磨部ＡをＣｕ配線膜のＣＭＰの前工程用（Ｃｕ配線膜の厚さの整形（調整）用）として、又、研磨部Ｂを残ったＣｕ配線膜の本来のＣＭＰ工程用として使用した。尚、ここでは省略するが、研磨部Ｃはバリアメタル膜のＣＭＰ工程用として用いる。

図２は、図１に示したＣＭＰ装置における１組の研磨部の詳細を表した概略断面図である。
図２中、２１は研磨定盤、２２は研磨定盤２１の上に貼り付けられた研磨パッド、２３は研磨ヘッド、２４は研磨ヘッド２３に取り付けられたリテーナリング、２５は半導体素子等が形成された直径３００ｍｍの基板（ウェハ）である。このウェハ２５には、Ｌｏｗ−ｋ膜として比誘電率が３．０以下のＭＳＱ系の絶縁膜が設けられている。尚、ＭＳＱ系以外であっても、比誘電率が３．０以下で機械的に脆弱な他の材料、例えばＨＳＱ系や有機ポリマー系材料でも良い。２６は研磨パッド２２の表面を一定の状態に保つ為のドレッサ、２７はスラリを研磨パッド２２の上に供給する為のスラリ供給ノズルである。尚、本実施例では、直径３００ｍｍウェハに対応したＣＭＰ装置を用いており、研磨パッド２２は直径約７６３ｍｍサイズで格子溝と同心円の溝が加工処理された発泡ポリウレタン樹脂製のＩＣ１４００（ニッタ・ハーストレーディング（株）製）である。ＣＭＰに用いるスラリはシリカ系砥粒を含有した市販のＣｕ用スラリＡを用いた。

図３は、図１，２に示した研磨ヘッド部の概略図である。研磨ヘッド３１にはウェハ３２へ圧力を加える為のメンブレン３３が取り付けられている。メンブレン３３は、所謂、エアーバッグ方式となっており、ウェハ３２の中央部に加える圧力を制御する為のゾーン１と、ウェハ３２外周部に加える圧力を制御する為のゾーン２と、ウェハ３２最外周部に加える圧力を制御する為のゾーン３との三つに分割された各々の領域に、リテーナリング３４とは独立して、圧力を加えられる構造となっている。本実施例では、メンブレン３３の直径が約３００ｍｍに対して、ゾーン３がメンブレン３３（ウェハ３２）の端から約３ｍｍ、ゾーン２がゾーン３よりさらに約２０ｍｍ内側の領域に設けられたメンブレンを使用した。

先ず、図１に示した研磨部Ａを用いて行うウェハ外周部におけるＣｕ配線膜の膜厚を薄くする条件（前工程条件）は次の通りである。圧力は、図４に示される如く、ゾーン３には１．５ｐｓｉの圧力を加え、ゾーン２とゾーン１とには加圧なし（０ｐｓｉ）とした。研磨定盤の回転数は１３０ｒｐｍ、研磨ヘッドの回転数は１２５ｒｐｍ、スラリには市販のＣｕ用スラリAを用い、１００ｍｌ／ｍｉｎの流量で研磨パッド上にスラリを供給した。

上記ＣＭＰ条件におけるＣｕ配線膜の研磨速度の測定には、Ｃｕブランケットウェハを用いた。Ｃｕブランケットウェハは、直径３００ｍｍのＳｉウェハの表面全面にスパッタリング法によりバリアメタル膜（１０ｎｍ厚のタンタルナイトライド膜、その上に１０ｎｍ厚のタンタル膜）を設け、この後でスパッタリング法により６０ｎｍ厚のＣｕシード膜を設け、更にその上に電解メッキ法により４００〜１６００ｎｍ厚のＣｕ配線膜を設け、そして２５０℃で３分間のアニール処理を施して作製したものである。

図５に、Ｃｕ配線膜（メッキ膜）を約４００ｎｍの厚さに形成したＣｕブランケットウェハのウェハ直径方向の膜厚分布を示す。Ｃｕ膜の膜厚は四探針シート抵抗測定器を用いて測定した。測定範囲はウェハ中心から±１４５ｍｍの範囲で、測定ポイントはウェハ中心から９８ｍｍまでが７ｍｍ間隔、９８ｍｍから１３０ｍｍまでが４ｍｍ間隔、１３０ｍｍから１３３ｍｍまでが３ｍｍ間隔、１３３ｍｍから１４５ｍｍまでが２ｍｍ間隔で測定した。図５に示したＣｕ配線膜（メッキ膜）を約４００ｎｍの厚さに形成したＣｕブランケットウェハの膜厚平均値は約４７０ｎｍ、膜厚均一性（１σ）は２．１％である。

図６に、Ｃｕブランケットウェハ（メッキ膜の厚みが約４００ｎｍ）を用いて前記前工程条件で１分間のＣＭＰを行った際のウェハ直径方向の研磨速度分布を示す。研磨速度は、ＣｕブランケットウェハのＣＭＰ前後の膜厚差から求めた。ウェハ最外周のゾーン３のみに１．５ｐｓｉの圧力を加えたことにより、ウェハ中心から約１１０ｍｍまでの領域では研磨速度が実質上ゼロであり、それよりも外周側では徐々に研磨速度が上昇し、ウェハ最外周で約１５０ｎｍ／ｍｉｎの研磨速度となる分布であった。

図７に、図５に示したＣｕブランケットウェハ（メッキ膜の厚みが約４００ｎｍ）を前記前工程条件で１分間のＣＭＰを行った後の膜厚分布を示す。前工程後の膜厚分布は、ウェハ中心から１１０ｍｍの範囲内における膜厚平均値が約４７０ｎｍである。これに対して、最も膜厚が薄いウェハ外周部（ウェハ中心から１４５ｍｍ）の膜厚は約３３０ｎｍであり、ウェハ中心部に対するウェハ外周部の膜厚の割合は約７０％となっている。

次に、図１に示した研磨部Ｂを用いて行う前記前工程後のＣｕ配線膜の目的とする本来のＣＭＰを行う条件は次の通りである。圧力は、図８に示すようにゾーン３には２．５ｐｓｉの圧力、ゾーン２とゾーン１とには２ｐｓｉの圧力を加えた。研磨定盤の回転数は７０ｒｐｍ、研磨ヘッドの回転数は６５ｒｐｍ、スラリは前工程と同じく市販のＣｕ用スラリAを用いて、３００ｍｌ／ｍｉｎの流量で研磨パッド上に供給した。ここで、前工程とＣｕ配線膜の本来のＣＭＰ工程で同じスラリを用いる必要はなく、Ｃｕ配線膜のＣＭＰ工程でスラリ中の成分が異なるＣｕ用スラリＢを用いても構わない。

図９に、前記Ｃｕブランケットウェハ（メッキ膜の厚みは約１０００ｎｍ）を用いて上記ＣＭＰ条件で１分間のＣＭＰを行った際のウェハ直径方向の研磨速度分布を示す。研磨速度は、ウェハ中心から約１００ｍｍまでの領域では均一（均一性（１σ）＝０．６％）で、その研磨速度の平均値は約５０５ｎｍ／ｍｉｎである。これに対して、最も研磨速度が小さい（遅い）ウェハ外周部（ウェハ中心から１４３ｍｍ）での研磨速度は約３９５ｎｍ／ｍｉｎであり、ウェハ中心部に対するウェハ外周部での研磨速度の割合は約７８％となっている。

次に、図１０を用いて本発明を説明する。
先ず、直径３００ｍｍのＳｉウェハ（図示せず）の表面全面にプラズマＣＶＤ（Chemical Vapor
Deposition）法により下地絶縁膜（５００ｎｍ厚のＳｉＯ_２）１０１を形成し、次いでエッチングストッパ膜（５０ｎｍ厚のＳｉＣＮ膜）１０２を形成した。そして、その上に回転塗布法を用いて低誘電率絶縁膜Ａを塗布し、この後でプリベーク及びキュア処理を施して、膜厚が１５０ｎｍで比誘電率が２．４の低誘電率絶縁膜Ａ１０３を形成した。この後、低誘電率絶縁膜Ａ１０３表面にヘリウムプラズマ処理を行なった後、更にプラズマＣＶＤ法によりキャップ絶縁膜（６０ｎｍ厚のＳｉＯ_２）１０４を形成した（図１０（ａ）参照）。

この後、レジスト膜（図示せず）を塗布により設け、次いでリソグラフィ工程とドライエッチング工程によって、絶縁膜（低誘電率絶縁膜Ａ１０３とキャップ絶縁膜１０４）にＣｕ配線用の溝を形成した（図１０（ｂ）参照）。

次に、スパッタリング法により、バリアメタル膜（１０ｎｍ厚のタンタルナイトライド膜、その上１０ｎｍ厚のタンタル膜）１０５を設けた（図１０（ｃ）参照）。

この後、スパッタリング法により、バリアメタル膜１０５の上に６０ｎｍ厚のＣｕシード膜を設け、次いで電解メッキ法によって４００ｎｍ厚のＣｕ配線膜１０６を設けた（図１０（ｄ）参照）。そして、これに２５０℃で３分間のアニール処理を行った。尚、このメッキ後のＣｕ配線膜の膜厚と均一性は図５と同様なものであった。

この図１０（ｄ）に示されるパターンのウェハに対して、先ず、図１に示したＣＭＰ装置の研磨部ＡでＣＭＰ前工程（ウェハ外周部のＣＭＰによる膜厚の整形（調整））を行い、次いで研磨部Ｂで残ったＣｕ配線膜に対して本来のＣＭＰを行った。この処理によるＣｕ配線／スペース＝１００μｍ／１００μｍ部のディッシング量の測定結果を図１１に示す。

尚、前工程条件および本来のＣＭＰ条件は前述の通りで、研磨部Ａ（前工程）でのＣＭＰ時間は１分間、研磨部Ｂ（ＣＭＰ工程）でのＣＭＰ時間は研磨終点（ＯＰ；０％）までが１分間であったが、更に研磨終点までの時間に対して３０％および５０％の過剰研磨を行った。

ウェハ直径方向で１２点のディッシングを測定した結果、研磨終点（ＯＰ；０％）では、ウェハ中心部と外周部とのディッシングは、略同じで、４１ｎｍであった。又、５０％の過剰研磨（ＯＰ；５０％）を行っても、ウェハ中心部でのディッシングが８０ｎｍであったのに対して、外周部では最大でも８７ｎｍであり、両者の差は小さく、過剰研磨によるウェハ外周部での大幅なディッシングの増加は認められなかった。

尚、本実施例における前工程後で整形されたＣｕ配線膜のウェハ中心部の膜厚に対するウェハ外周部の膜厚の割合が７０％であるのに対して、ＣＭＰ工程時のウェハ中心部の研磨速度に対するウェハ外周部の研磨速度の割合が７８％と前記膜厚の割合よりも大きい為、Ｃｕ配線膜のＣＭＰ工程でウェハ外周部の研磨速度を低くしたにも拘らず、研磨終点（ＯＰ；０％）においてもパターン付ウェハ全面でＣｕの研磨残りは見られなかった。

さて、図１２に、前工程（研磨部Ａ）条件やＣＭＰ工程（研磨部Ｂ）条件によるＣＭＰ時の膜剥離の評価を行った結果を示す。

膜剥離評価用のウェハは次のようにして得られたものである。先ず、直径３００ｍｍのシリコンウェハの表面全面にプラズマＣＶＤ（Chemical Vapor
Deposition）法により下地絶縁膜（５００ｎｍ厚のＳｉＯ_２膜）と、エッチングストッパ膜（５０ｎｍ厚のＳｉＣＮ膜）を形成し、更にその上に回転塗布法により低誘電率絶縁膜Ａを塗布し、プリベーク及びキュア処理を施して、膜厚が１５０ｎｍで比誘電率が２．４の低誘電率絶縁膜Ａを設けた。更に、低誘電率絶縁膜Ａの上にプラズマＣＶＤ法によりキャップ絶縁膜（６０ｎｍ厚のＳｉＯ_２膜）を設けた後、その上にレジスト膜を設けた。そして、リソグラフィ工程とドライエッチング工程とを経て、２０ｍｍ角のチップ１２２となるように線幅１００μｍで深さ２０ｎｍのＳｉＯ_２膜のドライエッチングを行い、レジスト膜の除去を行った。次に、スパッタリング法によりバリアメタル膜（１０ｎｍ厚のタンタルナイトライド膜、その上に１０ｎｍ厚のタンタル膜）を積層した後、同じくスパッタリング法により６０ｎｍ厚のＣｕシード膜を設け、更にその上に電解メッキ法により４００ｎｍ厚のＣｕ配線膜を設けた。そして、２５０℃で３分間のアニール処理を行った。このようにして得られたウェハを用い、前記前工程（研磨部Ａ）条件で１分間のＣＭＰを、引き続き、前記ＣＭＰ工程（研磨部Ｂ）条件でＣＭＰ時間（研磨終点時間）；１分間、更に時間に対して３０％の過剰研磨を行った。しかしながら、チップ１２２内に膜剥離が観察されたものは一箇所も認められなかった。

尚、上記にあっては、同じＣＭＰ装置を用いて異なる研磨部でＣＭＰ条件を変えてＣｕ配線膜の整形（膜厚の制御：周辺部における膜厚を中心部における膜厚より薄いものとする調整）とＣｕ配線膜のＣＭＰを行う方法について説明したが、この方法に限られるものでは無い。例えば、同じ研磨部でＣＭＰの条件を変えてＣｕ配線膜の整形とＣｕ配線膜に対する本来のＣＭＰを行っても良い。又、異なる２台のＣＭＰ装置を用いて、１台のＣＭＰ装置でＣｕ配線膜の整形を行なった後、残る１台を用いてＣｕ配線膜に対する本来のＣＭＰを行なっても良い。更に、メッキ工程における電極の位置、電流密度などの条件を最適化して、ウェハ外周部の膜厚が薄くなるように整形した後、ＣＭＰ装置を用いてＣｕ配線膜のＣＭＰを行なっても良い。

又、上記にあっては、Ｃｕ配線膜のＣＭＰの際のウェハ中心部の研磨圧力が２ｐｓｉの条件を用いた一例について挙げたが、研磨圧力はこれに限られたものでは無く、Ｃｕ配線膜の膜厚や必要とする研磨速度に合わせてウェハ中心部での研磨圧力の調整を行えば良く、そのウェハ中心部での研磨圧力に合わせてウェハ外周部での研磨速度が低くなるようにウェハ外周部での圧力を調整すれば良い。但し、好ましくは、少なくともウェハの中心を含む領域の圧力が０．０１〜２．５ｐｓｉの範囲であることが脆弱なＣｕ／Ｌｏｗ−ｋ配線構造に適用する上では好ましい。

又、上記にあっては、Ｃｕ配線膜のＣＭＰの際のウェハ外周部の研磨速度の調整は圧力を可変することにより行う例について挙げたが、ウェハ外周部の研磨速度の調整はこれに限られたものではなく、例えばＣＭＰ条件の中で研磨定盤と研磨ヘッドの回転数や、スラリの流量、スラリのパッド供給位置の調整によって、ウェハ外周部の研磨速度が中心部よりも遅くなるようにしても構わない。

又、上記にあっては、Ｃｕ配線膜の整形とＣｕ配線膜に対する本来のＣＭＰを行う方法について例を挙げたが、材料はこれに限られたものではなく、バリアメタル膜のＣＭＰ工程や層間絶縁膜のＣＭＰによる平坦化工程などにも適応することが可能である。

次に、図１３〜図１６を用いて、本発明に対する比較例を説明する。
メッキ後のＣｕ配線膜の膜厚が均一に形成された半導体基板を用い、上記したＣＭＰ工程の前工程（膜厚制御：膜厚調整）を行なわず、Ｃｕ配線膜の研磨速度が均一となる条件でＣＭＰを行なった。この比較例では、図１に示したＣＭＰ装置の研磨部ＡをＣｕ配線膜のＣＭＰ工程に用いた。圧力は、図１３に示すように、ゾーン３に５．５ｐｓｉの圧力、ゾーン２に２．２ｐｓｉの圧力、ゾーン１に２ｐｓｉの圧力を加えた。上記本発明の実施例におけるＣＭＰ工程時の圧力（図８）と比較すると、本比較例のゾーン３では２．２倍、ゾーン２では１．１倍の圧力が加わっている。又、研磨定盤の回転数は７０ｒｐｍ、研磨ヘッドの回転数は６５ｒｐｍ、スラリは本実施例と同じく市販のＣｕ用スラリAを用いて、３００ｍｌ／ｍｉｎの流量で研磨パッド上に供給した。

図１４に、前記Ｃｕブランケットウェハ（メッキ膜の厚みは約１０００ｎｍ）を用いて上記ＣＭＰ条件で１分間のＣＭＰを行った際のウェハ直径方向の研磨速度分布を示す。研磨速度は、ウェハ中心から外周１４５ｍｍまで均一（均一性（１σ）＝１．７％）で、その研磨速度の平均値は約５０２ｎｍ／ｍｉｎである。

図１５に、図１０に示したパターン付ウェハを用いて、上記比較例のＣＭＰ条件でＣｕ配線膜のＣＭＰを行った際のＣｕ配線／スペース＝１００μｍ／１００μｍ部のディッシング量の測定結果を示す。ＣＭＰ時間は研磨終点（ＯＰ；０％）までが５５秒間であったが、更に研磨終点までの時間に対して３０％および５０％の過剰研磨を行った。ウェハ直径方向で１２点のディッシングを測定した結果、研磨終点（ＯＰ；０％）ではウェハ中心部と外周部とのディッシングは、大差なく、４３〜４６ｎｍであったが、５０％の過剰研磨（ＯＰ；５０％）を行なった場合には、ウェハ中心部でのディッシングは８５ｎｍであるのに対して、外周部でのディッシングは最大１１０ｎｍであり、ウェハ中心部と外周部とで大きな差が生じた。

図１６は、上記実施例で説明した膜剥離評価用のウェハを用いて、上記比較例のＣＭＰ条件で５５秒間のＣＭＰを行ない、そして更に３０％の過剰研磨を行った結果であるが、圧力が高いウェハ外周部のチップ１２２内に膜剥離が多数発生していることが観察された。

ＣＭＰ装置の概略平面図 ＣＭＰ装置研磨部の概略断面図 研磨ヘッド部の概略図 前工程時のＣＭＰ圧力説明図 Ｃｕブランケットウェハの膜厚分布図 前工程時の研磨速度分布図 前工程後の膜厚分布図 ＣＭＰ工程時のＣＭＰ圧力説明図 ＣＭＰ工程時の研磨速度分布図 パターン付ウェハの製造工程図 本発明を実施した場合のディッシング測定結果説明図 本発明を実施した場合の膜剥離評価結果説明図 比較例におけるＣＭＰ工程時のＣＭＰ圧力説明図 比較例におけるＣＭＰ工程時の研磨速度分布図 比較例におけるディッシング測定結果説明図 比較例における膜剥離評価結果説明図

符号の説明

１１ 研磨定盤Ａ
１２ 研磨ヘッドＡ
１３ ドレッサＡ、
１４ 研磨定盤Ｂ
１５ 研磨ヘッドＢ
１６ ドレッサＢ
１７ 研磨定盤Ｃ
１８ 研磨ヘッドＣ
１９ ドレッサＣ
２０ 脱着テーブル
２１ 研磨定盤
２２ 研磨パッド
２３ 研磨ヘッド
２４ リテーナリング
２５ ウェハ
２６ ドレッサ
２７ スラリ供給ノズル
３１ 研磨ヘッド
３２ ウェハ
３３ メンブレン
３４ リテーナリング
１０１ 下地絶縁膜
１０２ エッチングストッパ膜
１０３ 低誘電率絶縁膜
１０４ キャップ絶縁膜
１０５ バリアメタル膜
１０６ Ｃｕ膜
１２１ ウェハ
１２２ チップ

特許出願人 次世代半導体材料技術研究組合
代 理 人 宇 高 克 己

Claims (5)

1. ＣＭＰによって膜を処理する方法において、
   膜の周辺部における膜厚が膜の中心部における膜厚より薄い状況下においてＣＭＰを開始し、該ＣＭＰ時における膜の周辺部での研磨速度が膜の中心部での研磨速度より小さい状態で行う
   ことを特徴とするＣＭＰ方法。
2. ＣＭＰによって膜を処理する方法において、
   膜の周辺部における膜厚が膜の中心部における膜厚より薄いものとなる膜厚制御工程と、
   前記膜厚制御工程の後、膜の周辺部での研磨速度を膜の中心部での研磨速度より小さくして研磨を行う研磨工程
   とを具備することを特徴とするＣＭＰ方法。
3. 膜が導電膜あるいは絶縁膜であることを特徴とする請求項１又は請求項４のＣＭＰ方法。
4. 膜の周辺部における膜厚が膜の中心部における膜厚の５０〜９０％であることを特徴とする請求項１〜請求項３いずれかのＣＭＰ方法。
5. 膜の周辺部での研磨速度が膜の中心部での研磨速度の５０〜９０％となる条件下で研磨を行うことを特徴とする請求項１〜請求項４いずれかのＣＭＰ方法。

Images