JP2005217002A - 研磨装置、研磨方法並びに半導体装置の製造方法 - Google Patents

Abstract

【課題】 Ｃｕ−ＣＭＰプロセスにおけるｌｏｗ−ｋ膜の剥離を抑制する。
【解決手段】 研磨定盤５を基板１に対して相対的に移動させて基板１を研磨する研磨装置であって、研磨定盤５上に研磨布４を設け、基板１の研磨面１ａと研磨布４の表面とが研磨液７である粘性流体の流速が及ぶ距離だけ離間するように、キャリアヘッド３により基板１を保持する。基板１と研磨布４の間に、研磨布４に設けられた複数の研磨液供給穴４ａから研磨液７を供給する。
【選択図】 図１

Description

本発明は、研磨装置、研磨方法並びに半導体装置の製造方法に係り、特に低誘電率膜とＣｕ配線とを組み合わせた配線構造の形成に関する。

半導体集積回路（以下「ＬＳＩ」という。）の高集積化及び高性能化に伴い、新たな微細加工技術が提案されている。その１つとして化学機械研磨（以下「ＣＭＰ」という。）法があり、特に、多層配線形成工程における層間絶縁膜の平坦化、金属プラグの形成、埋め込み配線の形成に利用されている（例えば、特許文献１参照。）。
近年、配線の信号遅延が問題となっており、配線材料を従来のＡｌ合金から低抵抗のＣｕ合金に変更する動きが進んでいる。Ｃｕ合金はドライエッチングによる微細加工が困難であるため、絶縁膜内に溝を形成し、該溝内にＣｕ膜を堆積させ、溝以外の不要なＣｕ膜をＣＭＰ法を用いて除去することにより埋め込みＣｕ配線を形成する、いわゆるダマシン法が採用されている（例えば、特許文献２参照）。
さらに、配線間の寄生容量を低減するため、ＳｉＯ_２膜よりも比誘電率が低い低誘電率膜（以下「ｌｏｗ−ｋ膜」ともいう。）を層間絶縁膜として用いたＬＳＩが開発されている。すなわち、比誘電率ｋが約４．２であるＳｉＯ_２膜に代えて、ｋが３．５以下である低誘電率膜が用いられている。また、ｋが２．５以下である低誘電率膜材料の開発も進められている。このｋが２．５以下である材料は、空孔（ポア）が導入されたポーラスｌｏｗ−ｋ膜材料であることが多い。

しかし、低誘電率膜はＳｉＯ_２膜と比較して機械的強度が弱い。このため、低誘電率膜とＣｕ配線とを組み合わせた多層配線構造を形成する際、ＣＭＰの研磨荷重によって低誘電率膜に構造的破壊が発生する問題や、低誘電率膜がキャップ膜又は下地絶縁膜との間で剥離する問題があった。特に、ヤング率や硬度が低い低誘電率膜材料や、キャップ膜に対する接着性が低い低誘電率膜材料を用いた場合、上記問題が顕著に発生してしまう。特に低誘電率膜のヤング率が５ＧＰａ以下になると剥離が発生しやすい結果が報告されている（例えば、非特許文献１参照。）。
かかる剥離を抑制するために、従来は、ＣＭＰの研磨荷重を下げて研磨を行っていた。

米国特許第４，９４４，８３６号明細書 特開平２−２７８８２２号公報 Simon Lin、外１１名、"Low-k Dielectrics Characterization for Damascene Integration"、２００１年、IITC2001

しかしながら、ＣＭＰの研磨荷重を下げても、ヤング率や硬度が低い低誘電率膜材料を用いた場合には、低誘電率膜の剥離を完全に防ぐことができないという問題があった。低誘電率膜材料の多くはヤング率や硬度が低いため、このような低誘電率膜の剥離はＣｕ配線開発において大きな問題となっていた。

本発明は、上記従来の課題を解決するためになされたもので、Ｃｕ−ＣＭＰプロセスにおけるｌｏｗ−ｋ膜の剥離を抑制することを目的とする。

本発明に係る研磨装置は、研磨定盤を基板に対して相対的に移動させて基板を研磨する研磨装置であって、
前記研磨定盤上に設けられた研磨布と、
前記基板の研磨面と前記研磨布の表面とが粘性流体の流速が及ぶ距離だけ離間するように該基板を保持するキャリアヘッドと、
離間した前記基板と前記研磨布との間に粘性流体を供給する粘性流体供給機構とを備えたことを特徴とするものである。

本発明に係る研磨装置において、前記基板の研磨面と、前記研磨布の表面の離間距離が３ｍｍ以下であることが好適である。

本発明に係る研磨装置において、前記研磨布は、前記粘性流体を供給する粘性流体供給穴を複数有することが好適である。さらに、複数の粘性流体供給穴を等間隔で有することがより好適である。

本発明に係る研磨方法は、研磨布と基板とを相対的に移動させて該基板を研磨する方法であって、
研磨布の表面と基板の研磨面とを粘性流体の流速が及ぶ距離だけ離間させ、前記研磨布と前記基板との間に粘性流体を供給しながら、前記研磨布の表面を前記基板の研磨面に対して相対的に移動させることを特徴とするものである。

本発明に係る研磨方法において、前記研磨布の表面から前記基板の研磨面に対して均一に前記粘性流体を供給することが好適である。

本発明に係る研磨方法において、前記粘性流体の粘度は１０ｃｐｓ以上であることが好適である。

本発明に係る研磨方法において、前記粘性流体の供給速度は４００ｃｃ／分〜１０００ｃｃ／分であることが好適である。

本発明に係る半導体装置の製造方法は、半導体素子が形成された基板上に、比誘電率が３以下である低誘電率膜を形成する工程と、
前記低誘電率膜上にキャップ膜を形成する工程と、
前記キャップ膜及び前記低誘電率膜内に溝を形成する工程と、
前記溝の内部及び前記キャップ膜上に導電膜を形成する工程と、
研磨布表面と前記導電膜の表面とを粘性流体の流速が及ぶ距離だけ離間させ、前記研磨布表面と前記導電膜表面との間に粘性流体を供給しながら、前記研磨布を前記基板とを相対的に移動させることにより、前記キャップ膜上に形成された前記導電膜を除去する工程とを含むことを特徴とするものである。

本発明に係る半導体装置の製造方法において、前記粘性流体は、酸化剤、有機酸及び防食剤を含有することが好適であり、界面活性剤又は増粘剤を更に含有することが好適である。

本発明は以上説明したように、基板と研磨布とを離間させて研磨を行うことにより、Ｃｕ−ＣＭＰプロセスにおけるｌｏｗ−ｋ膜の剥離を抑制することができる。

実施の形態１．
図１は、本発明の実施の形態１による研磨装置を説明するための断面図である。詳細には、オービタル方式の研磨装置を説明するための断面図である。

図１に示すように、キャリアヘッド３により研磨面１ａを下向きにして基板１が保持され、基板１の外周を囲むようにリテーナーリング２が配置されている。キャリアヘッド３は、基板１が研磨布４と接触しないように、基板１を保持する。研磨速度の観点から、基板１の研磨面１ａと研磨布４の表面とが研磨液７である粘性流体の流速が及ぶ距離だけ離間するように、キャリアヘッド３により基板１を保持する。具体的には、研磨面１ａと研磨布４の離間距離８は３ｍｍ以下が好適であり、１ｍｍ以下がより好適である。本発明者は、該離間距離８が３ｍｍである場合の研磨速度を基準として、離間距離８が１ｍｍに短くすると研磨速度が２倍以上に増加し、さらに離間距離８を０．５ｍｍに短くすると研磨速度が４倍以上に増加することを確認した。

図示しないが、研磨対象である基板１上には例えばＭＩＳトランジスタのような半導体素子が形成され、該半導体素子の上層には比誘電率が３以下である低誘電率膜が形成され、さらに該低誘電率膜に形成された溝の内部を含む基板１全面に導電膜が形成されている。すなわち、基板１の表面（研磨面１ａ）には導電膜が露出している（詳細は、後述する実施の形態２参照）。

基板１に対して相対的に移動（オービタル回転）する研磨定盤（プラテン）５上には、研磨布（研磨パッド）４が設けられている。研磨布４は発泡ポリウレタン製の単層パッドであり、該単層パッドに研磨液供給用の穴（以下「研磨液供給穴」という。）４ａが等間隔で複数形成されている。直径３００ｍｍの基板１を研磨する場合、研磨液供給穴４ａの数は、１０個以上が好適であり、１００個以上がより好適である。また、研磨液供給穴４ａは、研磨定盤５に形成された複数の研磨液供給穴５ａと連通している。図中の矢印で示すように、研磨液７は、研磨定盤５下方から導入され分岐された後、複数の研磨液供給穴５ａ，４ａを通って、基板１と研磨布４との間に供給される。研磨液供給穴４ａは基板１に対して均一に設けられていることが好適である。該均一に設けられた複数の研磨液供給穴４ａから基板１に対して研磨液７を供給することにより、基板研磨面１ａと研磨布４表面との離間距離８を精度良く制御することができる。本発明者は、研磨液供給穴４ａの数を、１０個、３０個、１００個、３００個の場合についてそれぞれ研磨速度を調べた。この結果、研磨液供給穴４ａの数が多いほど研磨速度が増加し、且つ、研磨速度の面内均一性が向上することが分かった。

研磨液７である粘性流体の粘度は、１０ｃｐｓ以上が好適であり、１００ｃｐｓ以上がより好適である。また、本発明者は、研磨液７の供給速度を低速にすると導電膜にディッシングが発生してしまうため、基板研磨面１ａに対して研磨液７を高速に流動させる必要性を認識した。研磨液７の供給速度は、例えば、４００ｃｃ／分〜１０００ｃｃ／分が好適である。
図示しないが、上述したように基板研磨面１ａに対して研磨液７を高速に流動させる観点から、研磨布４の表面には格子状や同心円状の溝を形成しておくことが好ましい。さらに、高研磨速度を得るため、研磨布４表面の全面積に対して、溝が施されている面積が１０％〜４０％であることが好ましい。かかる面積比で溝を形成している場合、溝が全く施されていない場合と比較して２倍以上の研磨速度で研磨を行うことができる。

Ｃｕ膜のような導電膜のＣＭＰに用いられる研磨液７は、酸化剤と有機酸と防食剤を含有するものが好適である。酸化剤は金属を酸化し、有機酸は酸化された金属と錯体を形成して水溶性化する働きがある。一方、防食剤は、金属と錯体を形成し、該錯体が金属膜表面に保護膜を形成することにより、金属膜の腐食や過剰なエッチングが抑制される。

酸化剤としては、例えば、過酸化水素水が好適である。過酸化水素水は、重金属を含まず、安価であり、さらに作業者にとって取扱いが容易だからである。
有機酸としては、ヒドロキシ酸（ＯＨ基を含む有機酸）若しくはカルボン酸（ＣＯＯＨ基を含む有機酸）が好適であり、それらの両方の特性を有するヒドロキシカルボン酸（ＯＨ基とＣＯＯＨ基とを１分子中に含む有機酸）がより好適である。例えば、クエン酸、リンゴ酸、マロン酸、コハク酸、酒石酸、フタル酸、マレイン酸、フマル酸、乳酸、ピメリン酸、アジピン酸、グルタル酸、シュウ酸、サリチル酸、グルコール酸、安息香酸、ギ酸、酢酸、プロピオン酸、酪酸、吉草酸などが挙げられる。これらのうちで、クエン酸、リンゴ酸、マロン酸、コハク酸、酒石酸が、高研磨速度の観点から好適である。
防食剤としては、ベンゾトリアゾール又はその誘導体が好適である。

また、研磨液７は、界面活性剤を更に含有することが好適である。界面活性剤は、Ｃｕのエッチング速度を抑制すると共に、Ｃｕの研磨速度を高める効果を有する。界面活性剤としては、例えば、ポリアクリル酸若しくはポリアクリル酸アンモニウムが挙げられる。
また、研磨液７の粘性を上げるために増粘剤を添加することが好適である。増粘剤としても、上記界面活性剤と同様に、ポリアクリル酸若しくはポリアクリル酸アンモニウムが挙げられる。増粘剤及び該増粘剤が添加された研磨液７は、分子量が１万を超えるポリマーが好適であり、分子量が１０万を超えるポリマーがさらに好適である。また、架橋型ポリマーを添加することによっても、研磨液の粘性が向上し、研磨速度を高くすることが可能である。

また、研磨液７は、有機酸の代わりに、或いは有機酸と共に、無機酸を含んでもよい。無機酸としては、例えば、リン酸が高研磨速度の観点から好適である。
また、研磨液７のｐＨを調整するため、研磨液７にアンモニアを添加することが有効である。

なお、研磨液７は、５重量％以下の砥粒を含んでいてもよい。研磨液中の砥粒が１重量％以下であればＣＭＰ後の洗浄工程において高い洗浄性が得られる。本願発明は、基板１と研磨布４とを非接触にして研磨を行うため、研磨液７は砥粒を全く含まなくてもよく、この場合の研磨液７のｐＨと酸化還元電位とは、研磨対象である金属の腐食域であることが望ましい。研磨液７に防食剤を添加する場合は、防食剤を添加する前の研磨液のｐＨと酸化還元電位が、研磨対象である金属の腐食域であることが望ましい。例えば、研磨対象がＣｕ膜である場合、ｐＨが７未満の酸性域や、ｐＨが１２．５以上のアルカリ性域であることが望ましい。但し、研磨液にアンモニア等の薬品を添加することにより研磨液のｐＨを調整した場合には、ｐＨが７以上１２．５未満の中性域でも金属の腐食域となる場合がある。この点に関しては、プールベイ図から読み取ることができる。

以上説明したように、本実施の形態１では、基板１の研磨面１ａと研磨布４の表面とを、研磨液７である粘性流体の流速が及ぼす距離８だけ離間させた。これにより、研磨布４に対して非接触で基板１を研磨することができるため、ＣＭＰ時に低誘電率膜に応力が加わらない。よって、ＣＭＰ時に低誘電率膜の剥離を防止することができる。

実施の形態２．
図２は、本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である。詳細には、ポーラスｌｏｗ−ｋ膜を用いてダマシンＣｕ配線を形成する方法を説明するための図である。
先ず、図２（ａ）に示すように、ＭＩＳトランジスタのような半導体素子（図示せず）が形成された基板１１としてのシリコン基板上に、ＣＶＤ法により下地ＣＶＤ膜１２を、例えば、３０ｎｍ〜２００ｎｍの膜厚で形成する。下地ＣＶＤ膜１２としては、例えば、ＳｉＯ_２膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＣＯ膜、ＳｉＮ膜を用いることができる。

次に、下地ＣＶＤ膜１２上に、スピン塗布法によりｌｏｗ−ｋ膜１３を、例えば、１００ｎｍ〜１０００ｎｍの膜厚で形成する。その後、不活性ガス雰囲気中でベーク処理及びキュアを行う。ｌｏｗ−ｋ膜１３としては、例えば、ＭＳＱ（Methyl Silsesquioxane）膜、ＨＳＱ（Hydrogen Silsesquioxane）膜若しくはポリマー（例えば、ダウケミカル社製のＳｉＬＫ（登録商標））、又はそれらに空孔が導入されたものを用いることができる。なお、本願発明は、比誘電率ｋが３以下のｌｏｗ−ｋ膜を用いた場合に好適であり、比誘電率ｋが２．５以下のｌｏｗ−ｋ膜を用いた場合、すなわち、ヤング率や硬度が低いｌｏｗ−ｋ膜を用いた場合に特に好適である。ｌｏｗ−ｋ膜１３としてＭＳＱ膜を用いる場合、珪素の濃度は２０％〜４０％、炭素の濃度は１０％〜３０％、酸素の濃度は４０％〜６０％であることが望ましい。

ｌｏｗ−ｋ膜１３上にキャップＣＶＤ膜１４を形成する前に、Ｈｅプラズマを照射することにより、ｌｏｗ−ｋ膜１３の表面改質処理を施すことが好適である。該プラズマ処理により、ｌｏｗ−ｋ膜１３とキャップＣＶＤ膜１４の密着性を改善することができる。プラズマ処理で用いるガスとしては、ＮＨ_３、Ｎ_２Ｏ、Ｈ_２、Ｈｅ、Ｏ_２、ＳｉＨ_４、Ａｒ、Ｎ_２、又はそれらの混合ガス等を用いることができ、これらのうちでＨｅガス単体やＨｅを含む混合ガスが、ｌｏｗ−ｋ膜１３へのダメージ抑制の観点から好適である。
次に、ｌｏｗ−ｋ膜１３上に、ＣＶＤ法によりキャップＣＶＤ膜１４を、例えば、３０ｎｍ〜２００ｎｍの膜厚で形成する。キャップＣＶＤ膜１４としては、ＳｉＯ_２膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＣＯ膜若しくはＳｉＮ膜、又はそれらの積層膜を用いることができる。

次に、図２（ｂ）に示すように、リソグラフィ技術とドライエッチングにより、キャップＣＶＤ膜１４及びｌｏｗ−ｋ膜１３内にダマシン配線用の溝１５を形成する。そして、溝１５の内壁及びキャップＣＶＤ膜１４上にバリアメタル膜１６を形成し、該バリアメタル膜１６上にシードＣｕ膜を形成する。バリアメタル膜１６としては、例えば、Ｔａ膜、Ｔｉ膜、ＴａＮ膜若しくはＴｉＮ膜、又はそれらの積層膜を用いることができる。さらに、シードＣｕ膜上に電解メッキ法によりＣｕ膜１７を形成する。これにより、溝１５の内部が、バリアメタル膜１６、シードＣｕ膜及びＣｕ膜１７からなる導電膜により埋め込まれる。その後、アニール処理を行う。

次に、上記実施の形態１で説明したオービタル方式の研磨装置を用いて、研磨布４表面と基板１１の研磨面（Ｃｕ膜１７表面）とを３ｍｍ以下だけ離間させ、研磨布４と基板１１との間に研磨液７である粘性流体を高速で流動させて、キャップＣＶＤ膜１４上に形成された不要なＣｕ膜１７及びバリアメタル膜１６を除去する。

以上の工程を経ることにより、図２（ｃ）に示すような断面構造を有する半導体装置が得られる。本実施の形態２では、研磨布４と基板表面とを離間させてＣｕ膜１７及びバリアメタル膜１６の研磨を行うことにより、Ｃｕ膜１７及びバリアメタル膜１６の研磨時に、ｌｏｗ−ｋ膜１３に研磨応力が加わらない。よって、Ｃｕ膜１７のＣＭＰプロセスにおいて、ｌｏｗ−ｋ膜１３の剥離を抑制することができる。
なお、本発明者は、本実施の形態２のように第１層目のＣｕ配線層だけでなく、第２層目のＣｕ配線層においてもＣｕ−ＣＭＰプロセスでｌｏｗ−ｋ膜の剥離を抑制することができ、第３層目以上のＣｕ配線層においてもＣｕ−ＣＭＰプロセスでｌｏｗ−ｋ膜の剥離を抑制することができることを確認した。

（実施例）
次に、実施の形態２による半導体装置の製造方法を更に詳細に説明した実施例について述べる。本実施例の説明は、図２を参照して行う。
先ず、図２（ａ）に示すように、直径３００ｍｍのシリコン基板１１上に、ＣＶＤ法によりＳｉＣ膜１２を５０ｎｍの膜厚で形成する。
次に、ＳｉＣ膜１２上に、スピン塗布法により空孔を有するＭＳＱ膜１３を３５０ｎｍの膜厚で形成する。そして、該ＭＳＱ膜１３が形成された基板１１を、ホットプレートを用いて窒素雰囲気中、１５０℃の温度で７５秒間第１のベーク、さらに２５０℃の温度で７５秒間第２のベークを行った後、さらに４５０℃の温度で１０分間キュアを行う。ＭＳＱ膜１３の比誘電率ｋは１．８であり、空孔率は５５％、ヤング率は１．６ＧＰａ、硬度は０．１８ＧＰａ、密度は０．６８ｇ／ｃｍ^３である。また、ＭＳＱ膜１３におけるＳｉとＯとＣの組成は、Ｓｉが３０％、Ｏが５３％、Ｃが１７％である。

次に、プラズマＣＶＤ装置を用いて、基板にＨｅプラズマ処理を施すことにより、ＭＳＱ膜１３の表面改質を行う。Ｈｅプラズマ処理の条件は、例えば、Ｈｅガス流量：１０００ｓｃｃｍ、圧力：１０００Ｐａ、高周波電力（ソース）：５００Ｗ、高周波電力（バイアス）：４００Ｗ、ステージ温度：４００℃である。このＨｅプラズマを用いた表面改質は、ＭＳＱ膜（ｌｏｗ−ｋ膜）１３とキャップ膜１４（後述）との接着性を改善するために行うものである。
そして、ＭＳＱ膜１３上に、ＣＶＤ法によりＳｉＯ_２膜１４を５０ｎｍの膜厚で形成する。

次に、図２（ｂ）に示すように、リソグラフィ技術とドライエッチングにより、ＳｉＯ_２膜１４及びＭＳＱ膜１３内に、ダマシン配線用の溝１５を形成する。
次に、スパッタリング法により溝１５内及びＳｉＯ_２膜１４上に、ＴａＮ膜／Ｔａ膜１６を１０ｎｍ／１５ｎｍの膜厚で形成する。そして、ＴａＮ膜／Ｔａ膜１６上に、スパッタリング法によりシードＣｕ膜を７５ｎｍの膜厚で形成する。さらに、シードＣｕ膜上に、電解メッキ法によりＣｕ膜１７を５００ｎｍの膜厚で形成する。その後、アニール処理を２５０℃の温度で３０分間行う。

次に、上記実施の形態１で説明したオービタル方式の研磨装置を用いて、研磨布４表面と基板１１の研磨面（Ｃｕ膜１７表面）とを０．３ｍｍだけ離間させてＣｕ膜１７の研磨を行う。本実施例においても、研磨布と基板とを非接触にして研磨を行うため、ＣＭＰ荷重を０ｐｓｉに設定した。研磨条件は、例えば、オービタル回転数：６００ｒｐｍ、ヘッド回転数：２４ｒｐｍ、研磨液７供給速度：４００ｃｃ／分である。Ｃｕ研磨用の研磨液７は、過酸化水素水（３０体積％）とリンゴ酸（０．２重量％）とベンゾトリアゾール（０．２重量％）とポリアクリル酸アンモニウム（０．０１重量％）とを含む砥粒フリー研磨液を用いた。ＴａＮ／Ｔａ研磨用の研磨液は、Ｃｕ研磨用の研磨液に砥粒を１重量％含有させたものを用いた。この条件でＣｕ膜１６のＣＭＰを行った結果、Ｃｕ膜１６の研磨速度は２００ｎｍ／分であり、研磨開始から約３分後に光学式終点検出信号が検知されＣｕ膜１６の研磨が終了した。その後、研磨液を替えて、ＳｉＯ_２膜１４が露出するまでＴａＮ／Ｔａ膜１６のＣＭＰを２分間行った。ＣＭＰ後は、図２（ｃ）に示すような断面構造が得られる。ＣＭＰ後の基板を電子顕微鏡により検査したが、ＭＳＱ膜１３の剥離は全く観察されなかった。

また、本発明者は、研磨液７の供給速度を遅くすると、図３に示すようにＣｕ膜１６の表面が窪んでしまう、すなわちディッシングが発生することを確認した。さらに、ディッシングは溝１５の幅、すなわちＣｕダマシン配線の幅が広いほど発生しやすいことを確認し、ディッシングを抑制するには研磨液の供給速度を４００ｃｃ／分〜１０００ｃｃ／分にすることが好適であることを確認した。

本発明者は、研磨布表面と基板表面の離間距離８と、研磨速度との関係について実験した。具体的には、離間距離８を５ｍｍ、３ｍｍ、１ｍｍ、０．５ｍｍに設定した場合のＣｕ研磨速度をそれぞれ調べた。離間距離が５ｍｍの場合には、Ｃｕ膜の研磨速度は５０ｎｍ／分以下となり、実質的に研磨することができなかった。離間距離が３ｍｍの場合にＣｕの研磨速度は１００ｎｍ／となり、１ｍｍの場合は２００ｎｍ／分、０．５ｍｍの場合は３００ｎｍ／分となった。よって、離間距離は３ｍｍ以下が好適であり、離間距離が短いほど高い研磨速度が得られることが分かった。

（比較例）
本発明者は、上記実施例に対する比較例として、Ｃｕ膜１７を形成した後、図４に示すように、１ｐｓｉの研磨荷重で研磨布４と基板１とを接触させてＣｕ膜のＣＭＰを行った。しかし、本比較例では、研磨開始から３０秒でＭＳＱ膜１３の剥離が発生した。また、研磨荷重を１ｐｓｉから０．１ｐｓｉに下げてＣｕ膜１７のＣＭＰを行ってみたが、この場合も研磨開始から１分でＭＳＱ膜１３の剥離が発生した。これらの基板を走査型電子顕微鏡で観察した結果、ＭＳＱ膜（ｌｏｗ−ｋ膜）１３とＳｉＯ_２膜（キャップ膜）１４との界面付近で剥離が発生していることが確認された。

本発明の実施の形態１による研磨装置を説明するための断面図である。 本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である。 本発明の実施の形態２において、研磨液の供給速度が遅い場合の半導体装置を示す断面図である。 本発明の実施の形態２において、比較例で用いられる研磨装置を説明するための断面図である。

符号の説明

１ 基板
１ａ 研磨面
２ リテーナーリング
３ キャリアヘッド
４ 研磨布
４ａ 研磨液供給穴
５ 研磨定盤
５ａ 研磨液供給穴
７ 研磨液（粘性流体）
８ 離間距離
１１ 基板
１２ 下地ＣＶＤ膜（ＳｉＣ膜）
１３ ｌｏｗ−ｋ膜（ＭＳＱ膜）
１４ キャップＣＶＤ膜（ＳｉＯ_２膜）
１５ 溝
１６ バリアメタル膜（ＴａＮ膜／Ｔａ膜）
１７ Ｃｕ膜

Claims (10)

1. 研磨定盤を基板に対して相対的に移動させて基板を研磨する研磨装置であって、
   前記研磨定盤上に設けられた研磨布と、
   前記基板の研磨面と前記研磨布の表面とが粘性流体の流速が及ぶ距離だけ離間するように該基板を保持するキャリアヘッドと、
   離間した前記基板と前記研磨布との間に粘性流体を供給する粘性流体供給機構とを備えたことを特徴とする研磨装置。
2. 請求項１に記載の研磨装置において、
   前記基板の研磨面と、前記研磨布の表面の離間距離が３ｍｍ以下であることを特徴とする研磨装置。
3. 請求項１又は２に記載の研磨装置において、
   前記研磨布は、前記粘性流体を供給する粘性流体供給穴を複数有することを特徴とする研磨装置。
4. 研磨布と基板とを相対的に移動させて該基板を研磨する方法であって、
   研磨布の表面と基板の研磨面とを粘性流体の流速が及ぶ距離だけ離間させ、前記研磨布と前記基板との間に粘性流体を供給しながら、前記研磨布の表面を前記基板の研磨面に対して相対的に移動させることを特徴とする研磨方法。
5. 請求項４に記載の研磨方法において、
   前記研磨布の表面から前記基板の研磨面に対して均一に前記粘性流体を供給することを特徴とする研磨方法。
6. 請求項４又は５に記載の研磨方法において、
   前記粘性流体の粘度は１０ｃｐｓ以上であることを特徴とする研磨方法。
7. 請求項４から６の何れかに記載の研磨方法において、
   前記粘性流体の供給速度は４００ｃｃ／分〜１０００ｃｃ／分であることを特徴とする研磨方法。
8. 半導体素子が形成された基板上に、比誘電率が３以下である低誘電率膜を形成する工程と、
   前記低誘電率膜上にキャップ膜を形成する工程と、
   前記キャップ膜及び前記低誘電率膜内に溝を形成する工程と、
   前記溝の内部及び前記キャップ膜上に導電膜を形成する工程と、
   研磨布表面と前記導電膜の表面とを粘性流体の流速が及ぶ距離だけ離間させ、前記研磨布表面と前記導電膜表面との間に粘性流体を供給しながら、前記研磨布を前記基板とを相対的に移動させることにより、前記キャップ膜上に形成された前記導電膜を除去する工程とを含むことを特徴とする半導体装置の製造方法。
9. 請求項８に記載の半導体装置の製造方法において、
   前記粘性流体は、酸化剤、有機酸及び防食剤を含有することを特徴とする半導体装置の製造方法。
10. 請求項９に記載の半導体装置の製造方法において、
    前記粘性流体は、界面活性剤又は増粘剤を更に含有することを特徴とする半導体装置の製造方法。

Images