JP2005340600A - 研磨装置及び半導体装置の製造方法 - Google Patents
研磨装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005340600A JP2005340600A JP2004159056A JP2004159056A JP2005340600A JP 2005340600 A JP2005340600 A JP 2005340600A JP 2004159056 A JP2004159056 A JP 2004159056A JP 2004159056 A JP2004159056 A JP 2004159056A JP 2005340600 A JP2005340600 A JP 2005340600A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pad
- film
- polishing
- semiconductor substrate
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【構成】 平面運動機構を有するプラテン520と、前記プラテン520上に配置され、導電性材料を用いた導電性パッド530と、前記導電性パッド530上に配置され、ウエハ300表面を前記導電性パッド530側に向けて支持するキャリア510と、を備え、前記プラテン520と共に前記導電性パッド530を平面運動させながら、ウエハ300表面を前記導電性パッド530で化学機械研磨すると共に、ウエハ300表面と前記導電性パッド530とに通電することによりウエハ300表面を電解研磨することを特徴とする。
【選択図】 図1
Description
図10では、デバイス部分等の形成方法は省略している。
図10(a)において、シリコン基板による基体200上に化学気相成長(CVD)等の方法により第1の絶縁膜221を成膜する。
図10(b)において、フォトリソグラフィ工程及びエッチング工程により、Cu金属配線或いはCuコンタクトプラグを形成するための溝構造(開口部H)を第1の絶縁膜221に形成する。
図10(c)において、第1の絶縁膜221上にバリアメタル膜240、Cuシード膜及びCu膜260をかかる順序で形成して、150℃から400℃の温度で約30分間アニール処理する。
図10(d)において、Cu膜260とバリアメタル膜240をCMPにより除去することにより、溝である開口部HにCu配線を形成する。
図10(e)において、前記Cu膜260表面に還元性プラズマ処理を施した後に第2の絶縁膜281を成膜する。
さらに、多層Cu配線を形成する場合は、これらの工程を繰り返して積層していくのが一般的である。ここで、第1の絶縁膜221と第2の絶縁膜281の大半がlow−k膜となる。
図11では、図10における第1の絶縁膜は、下地CVD膜となるSiC膜212とlow−k膜220とキャップCVD膜となるSiO2膜222とにより構成される。
図11において、図10に示す前述の方法によってlow−k膜220を基体200となるシリコンウエハ上に形成しても、low−k膜220はSiO2膜222と比較して機械的強度が弱いため、CMPの研磨荷重Pによって構造的な破壊が起こったり、キャップCVD膜となるSiO2膜222がlow−k膜220から剥離する問題があった。もしくはlow−k膜220と下地CVD膜となるSiC膜212の界面で剥離する問題があった。特にヤング率や硬度が低いlow−k材料や、キャップCVD膜とlow−k膜の接着強度が低い材料でこの問題が頻発した。
従来はこのようなlow−k膜の剥離を抑制するために、CMPの研磨荷重を下げることで対処していた。しかし、研磨荷重を下げると研磨速度も低下するという問題があった。そのために、従来は安定した研磨速度とウエハ面内均一性を得るために6.9×103Pa(1psi)以上の研磨荷重でCMPを行うことが一般的であった。この問題が、層間絶縁膜としてlow−k材を、配線としてCuを用いるlow−k/Cu配線開発の大きな問題となっていた。
図12は、ロータリ型CMP装置の概念図である。
まだ公然と公開されていない図12に示すロータリ型のCMP装置において、プラテン620上に配置された研磨パッド630上に、研磨面を下に向けて基板となるウエハ300をキャリア610が保持する。キャリア610を図に示すように中心を軸に回転することでウエハ300を回転させ、プラテン620も中心を軸に回転させる。そして、研磨パッド630上に電解研磨液660を供給ノズル650から供給する。その際、ウエハ300上に成膜されたCu膜とCMPプラテン620上の電極間に電圧を印加して電解研磨を行う。また、プラテン620は回転するため、外部の電源装置から電圧を印加するためには、可動式電極を接点640とする必要があった。ここで、図12に示したように、ウエハ300とプラテン620は同時に回転するために、それぞれ接点が常時接続していることができず、それぞれの電極からの電圧印加が安定しないという問題があった。さらに、特に、回転するプラテン620から飛び散る電解研磨液660の濡れから電極となる接点640を保護することが難しく、電解研磨液660による腐食等が発生する問題があった。このような状態の中、信頼性の高い配線接続を行うことが困難であった。
平面運動機構を有するテーブルと、
前記テーブル上に配置され、導電性材料を用いた導電性パッドと、
前記導電性パッド上に配置され、半導体基板表面を前記導電性パッド側に向けて支持する支持部と、
を備え、
前記テーブルと共に前記導電性パッドを平面運動させながら、前記半導体基板表面を前記導電性パッドで化学機械研磨すると共に、前記半導体基板表面と前記導電性パッドとに通電することにより前記半導体基板表面を電解研磨することを特徴とする。
オービタル運動機構を有するテーブルと、
前記テーブル上に配置され、導電性材料を用いた導電性パッドと、
前記導電性パッド上に配置され、半導体基板表面を前記導電性パッド側に向けて支持する支持部と、
前記導電性パッドと前記テーブルとのいずれかに配置され、前記導電性パッドに通電する電線と接続する接点と、
を備え、
前記テーブルと共に前記導電性パッドをオービタル運動させながら、前記半導体基板表面と前記接点を介して前記導電性パッドとに通電することにより前記半導体基板表面を電解研磨することを特徴とする。
基体上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜に開口部を形成する開口部形成工程と、
前記開口部前記開口部に導電性材料を堆積させる堆積工程と、
前記基体表面と対向する位置に配置する導電性パッドを用いて、前記導電性パッドをオービタル運動させながら前記導電性パッドに通電し、さらに、前記基体表面に通電し、前記導電性材料が堆積した基体表面を電解研磨する研磨工程と、
を備えたことを特徴とする。
図1は、実施の形態1における研磨装置の概要構成図である。
図1において、研磨装置は、オービタル型のCMP装置である。電解研磨による作用とCMPによる化学機械研磨の両方の作用で研磨を行う。平面運動の一例であるオービタル運動機構を有するテーブルであるプラテン520上に配置された導電性材料を用いた導電性パッド530上に、研磨面を下に向け、すなわち前記導電性パッド530側に向けてウエハ300を支持部の一例であるキャリア510が支持する。ウエハ300表面には、後述するCu膜が形成され、Cu膜には外部装置より正の電位が印加される。一方、導電性パッド530には、外部装置より負の電圧を印加するために通電する電線と接続する接点540が配置され設けられている。電解研磨液560は、プラテン520の下部より導電性パッド530を抜けてウエハ300面内に供給される。
前記プラテン520と共に前記導電性パッド530をオービタル運動させながら、ウエハ300表面と前記接点540を介して前記導電性パッド530とに通電することにより前記ウエハ300を電解研磨する。供給された電解研磨液560は、プラテン520のオービタル運動に伴い、外周部から排出される。ウエハ300表面の前面すぐ近くで、ウエハ300と平行な面との間で電場を形成することができる。よって、均一な電解研磨を行なうことができる。ウエハ300表面を電解研磨することにより、電解研磨により研磨される分、CMPの研磨量を減らすことができ、その分、CMPの研磨速度を低下させることができる。よって、CMPの研磨荷重を下げることができる。
図2において、C1は、導電性パッド530の中心位置、C2は、キャリア510に支持されたウエハ300の中心位置、Aは、導電性パッド530に配置された接点540の位置を示している。
図2に示すように、ウエハ300の位置を固定して表わすと、導電性パッド530は、自転せずに所定の周回軌道を移動する。オービタル型の研磨装置では、研磨プラテン520がその中心を軸として回転するのではなく、研磨プラテン520上の全ての点が円を描くように回転するものである。その回転半径は1cmから10cmの範囲であることが望ましい。ロータリ型のプラテン回転機構では、電解研磨を行うために必要な導電性のCMPパッドの電極となる接点の位置が、プラテンの回転とともにずれてしまうが、オービタル型のプラテン回転機構を用いることによって、プラテンが回転しても電極となる接点540は常に同じ方向に向けることが可能となるために、前記接点540を前記導電性パッドに固定して配置することができる。よって、電極の接続が安定しており、電解研磨装置の信頼性が向上する。前記接点540は、プラテン520に固定して配置してもよい。プラテン520を介してプラテン520上に置かれた導電性パッド530に接続して通電すればよい。
図3は、半導体装置の構成のうち、層間絶縁膜として、下層のSiO2膜形成工程からlow−k膜上のSiO2膜形成工程までを示す工程断面図である。それ以降の工程は後述する。
図4(a)において、開口部形成工程として、リソグラフィ工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部150をSiO2膜222とlow−k膜220と下地SiC膜212内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経てSiO2膜222の上にレジスト膜が形成された基体200に対し、露出したSiO2膜222とその下層に位置するlow−k膜220を、下地SiC膜212をエッチングストッパとして異方性エッチング法により除去し、その後、下地SiC膜212をエッチングして開口部150を形成すればよい。異方性エッチング法を用いることで、基体200の表面に対し、略垂直に開口部150を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部150を形成すればよい。
前記バリアメタル膜は、Ta膜、TaN膜、もしくはその積層膜であることが望ましい。前記バリアメタル膜の成膜方法は、CVD法もしくはALD法であることが被覆性の観点から望ましいが、上述したスパッタ法などのPVD法であっても有効である。
図5において、研磨工程として、CMP法によってSiO2膜222の表面に堆積された導電部としての配線層となるCu膜260、シード膜250、及びバリアメタル膜240をCMP研磨及び電解研磨により除去することにより、図5に表したような埋め込み構造を形成する。前記研磨工程において、電解研磨により研磨加重を小さくすることができるので、一部に形成された比誘電率が3.5以下の低誘電率絶縁膜と他の部分に形成された絶縁膜との剥離を抑制することができる。
研磨装置は、電解研磨による作用とCMPによる作用の両方で研磨を行うメカニズムである。CMP荷重は1.3×103Pa(0.2psi)の超低荷重に設定し、オービタル回転数は600min−1(600rpm)、電解研磨液の供給速度は0.4L/min(400cc/分)とする。
研磨布となる導電性パッド530は、導電性のパッドは、導電性の物質をCMPパッドに含ませたもので良く、例えばカーボン製、特にカーボンファイバー製の単層パッドを用いるとよい。金属を用いるとウエハ300表面を傷つけてしまうが、前記導電性パッドの材料として、カーボンファイバーを用いたことで、導電性材料でありながらやわらかいソフトな材料に形成でき、ウエハ300表面を研磨しても傷つけず、研磨パッドとしてより好ましい。
電極シートにはプラテン520の外側で電源と接続されており、他方の電極はウエハ300表面に接続されている。図1では、接点540は、導電性パッド530上に配置されているが、図6のようにパッドの裏側にあってもどちらでもよい。
電解研磨を促進するために過酸化水素のような酸化剤を添加することも有効である。これによってCu表面が酸化され、電解研磨の速度が速くなる。
電解研磨液は砥粒を含むことが可能である。砥粒の濃度は10重量%以下であることがスクラッチ低減の観点から望ましい。さらに、5重量%以下の砥粒であればCMP後の洗浄性が良くなる観点から望ましい。1重量%以下の砥粒であれば分散性の観点から望ましい。砥粒を含まなければ廃液処理の観点から、なお望ましい。
図7(a)に示すように、導電性パッド530の表面には、格子状の溝が形成されている。溝の交差する位置の底部に前記供給孔550が設けられている。導電性パッド530の上面に溝が形成され、前記溝の底部から電解研磨液560が供給されることにより、溝をつたって電解研磨液560をウエハ300表面全体に供給することができる。また、前記導電性パッド530とウエハ300表面との間に残った電解研磨液560を排出し、新しい電解研磨液560と置換することができる。そして、前記溝が格子状に形成されることで、さらに、電解研磨液の広がりを促進することができる。図7(b)に示すように、溝は、例えば、幅1mm、深さ2mmに形成する。図7では、格子状の溝が形成されているが、これに限るものではなく、例えば、同心円状の溝が形成されてもよい。
オービタル型の電解研磨装置では、電圧を10V、電流を3A必要とした。
CMP後のウエハを顕微鏡で検査したところ、low−k膜の剥離は全く見られなかった。これに対してロータリ型の電解研磨装置でCMPを行った場合、図8に示すように、プラテンの電極に研磨液が付着して度々電流が不安定になり、電解研磨がストップする問題が発生した。また、電極が回転する端子によって擦れ(図12参照)、かつそこが研磨液によって腐食する問題が多発した。オービタル式の電解研磨装置では電極を被覆することができるために腐食することは無く、安定で信頼性の高い研磨を行うことが可能であった(図1参照)。また、ロータリ型の電解研磨装置では、電圧を10V、電流を5A必要とした。オービタル型の方が、ウエハ面積とパット面積の差がはるかに小さいので、少ない電流で効率よく研磨することができる。
研磨パッドの溝に関しては、本実施例では格子溝のものを用いた。溝部分の面積比が30%のものを用いたが、溝が全く形成されていない研磨パッドを用いた場合と比較すると研磨速度が4倍以上増加した。
研磨パッドに設けられた研磨液の供給穴の数については、10個、30個、100個、300個の場合で比較すると、多ければ多いほど研磨速度が増加し、かつウエハ内の研磨均一性が向上することがわかった。
本実験をデバイスが搭載されたウエハで実施しても同様の効果を確認することができた。1層目のCu配線層だけでなく、2層目のCu配線層においてもlow−k膜が剥離なく研磨することができ、さらに3層目以上のCu配線層でも剥離なく研磨することができた。low−k材料としては、HSQやポリマー、CVD法によるSiOCを用いても剥離なく研磨することができた。
図9は、平坦化する研磨工程後、第2の絶縁膜としてのlow−k膜形成工程までを示す工程断面図である。
図9において、研磨処理後、還元性プラズマ処理工程として、CVD装置内でアンモニア(NH3)プラズマ処理を行なう。この処理により図5における平坦化工程でのCu−CMPの際にスラリーとの反応によって形成されたCu表面の錯体を還元し、キャップSiO2膜上に存在する残留有機物を除去することができる。この処理によりCu−CMPの際にスラリーとの反応によって形成されたCu表面の錯体が還元され、キャップSiO2膜上にある残留有機物も除去されることから絶縁耐圧は改善される。前記還元性のプラズマはアンモニアプラズマ、もしくは水素(H2)プラズマが効果的であり、特にアンモニアプラズマが処理装置内におけるガスの扱い易さから好ましい。
特に、多孔質の低誘電率材料に上記各実施の形態を適用した場合には、上述の如く顕著な効果が得られる。上記各実施の形態において多孔質絶縁膜の材料として用いることができるものとしては、例えば、各種のシルセスキオキサン化合物、ポリイミド、炭化フッ素(fluorocarbon)、パリレン(parylene)、ベンゾシクロブテンをはじめとする各種の絶縁性材料を挙げることができる。
200 基体
210,222 SiO2膜
212,275 SiC膜
220,280 low−k膜
221,281 絶縁膜
240 バリアメタル膜
250 シード膜
260 Cu膜
300 ウエハ
510,610 キャリア
520,620 プラテン
530 導電性パッド
540,640 接点
550 供給孔
560,660 電解研磨液
630 研磨パッド
650 供給ノズル
Claims (10)
- 平面運動機構を有するテーブルと、
前記テーブル上に配置され、導電性材料を用いた導電性パッドと、
前記導電性パッド上に配置され、半導体基板表面を前記導電性パッド側に向けて支持する支持部と、
を備え、
前記テーブルと共に前記導電性パッドを平面運動させながら、前記半導体基板表面を前記導電性パッドで化学機械研磨すると共に、前記半導体基板表面と前記導電性パッドとに通電することにより前記半導体基板表面を電解研磨することを特徴とする研磨装置。 - オービタル運動機構を有するテーブルと、
前記テーブル上に配置され、導電性材料を用いた導電性パッドと、
前記導電性パッド上に配置され、半導体基板表面を前記導電性パッド側に向けて支持する支持部と、
前記導電性パッドと前記テーブルとのいずれかに配置され、前記導電性パッドに通電する電線と接続する接点と、
を備え、
前記テーブルと共に前記導電性パッドをオービタル運動させながら、前記半導体基板表面と前記接点を介して前記導電性パッドとに通電することにより前記半導体基板表面を電解研磨することを特徴とする研磨装置。 - 前記接点には、オービタル運動により移動する前記接点の移動量を許容する尤度をもった前記電線が接続されることを特徴とする請求項2記載の研磨装置。
- 前記支持部は、前記半導体基板を回転させずに支持することを特徴とする請求項2記載の研磨装置。
- 前記導電性パッドは、前記導電性パッドと前記半導体基板表面と間に電解研磨液を供給する供給孔が設けられていることを特徴とする請求項1又は2記載の研磨装置。
- 前記導電性パッドは、上面に溝が形成され、前記溝の底部に前記供給孔が設けられていることを特徴とする請求項5記載の研磨装置。
- 前記導電性パッドには、前記溝が格子状に形成されていることを特徴とする請求項6記載の研磨装置。
- 前記電解研磨液は、リン酸或いは硫酸を含有することを特徴とする請求項5記載の研磨装置。
- 前記導電性パッドの材料として、カーボンファイバーを用いたことを特徴とする請求項1又は2記載の研磨装置。
- 基体上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜に開口部を形成する開口部形成工程と、
前記開口部前記開口部に導電性材料を堆積させる堆積工程と、
前記基体表面と対向する位置に配置する導電性パッドを用いて、前記導電性パッドをオービタル運動させながら固定された接点を介して前記導電性パッドに通電し、さらに、前記基体表面に通電し、前記導電性材料が堆積した基体表面を電解研磨する研磨工程と、
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004159056A JP2005340600A (ja) | 2004-05-28 | 2004-05-28 | 研磨装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004159056A JP2005340600A (ja) | 2004-05-28 | 2004-05-28 | 研磨装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005340600A true JP2005340600A (ja) | 2005-12-08 |
JP2005340600A5 JP2005340600A5 (ja) | 2007-06-28 |
Family
ID=35493803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004159056A Pending JP2005340600A (ja) | 2004-05-28 | 2004-05-28 | 研磨装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005340600A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002264009A (ja) * | 2001-03-05 | 2002-09-18 | Matsushita Electric Ind Co Ltd | 研磨方法および研磨装置 |
JP2003038663A (ja) * | 2001-08-03 | 2003-02-12 | Nidek Co Ltd | レーザ治療装置 |
WO2003061905A1 (en) * | 2002-01-22 | 2003-07-31 | Applied Materials, Inc. | Process control in electro-chemical mechanical polishing |
JP2004141990A (ja) * | 2002-10-22 | 2004-05-20 | Sony Corp | 電解研磨組成物 |
JP2005101585A (ja) * | 2003-08-29 | 2005-04-14 | Rohm & Haas Electronic Materials Cmp Holdings Inc | エレクトロケミカルメカニカルポリッシングのための研磨パッド |
-
2004
- 2004-05-28 JP JP2004159056A patent/JP2005340600A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002264009A (ja) * | 2001-03-05 | 2002-09-18 | Matsushita Electric Ind Co Ltd | 研磨方法および研磨装置 |
JP2003038663A (ja) * | 2001-08-03 | 2003-02-12 | Nidek Co Ltd | レーザ治療装置 |
WO2003061905A1 (en) * | 2002-01-22 | 2003-07-31 | Applied Materials, Inc. | Process control in electro-chemical mechanical polishing |
JP2004141990A (ja) * | 2002-10-22 | 2004-05-20 | Sony Corp | 電解研磨組成物 |
JP2005101585A (ja) * | 2003-08-29 | 2005-04-14 | Rohm & Haas Electronic Materials Cmp Holdings Inc | エレクトロケミカルメカニカルポリッシングのための研磨パッド |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3805588B2 (ja) | 半導体装置の製造方法 | |
US7605082B1 (en) | Capping before barrier-removal IC fabrication method | |
TWI291760B (en) | Method for producing semiconductor device and semiconductor device | |
US7935242B2 (en) | Method of selectively removing conductive material | |
US20030032292A1 (en) | Fabrication method of semiconductor integrated circuit device | |
US20060003521A1 (en) | Method of and apparatus for manufacturing semiconductor device | |
JP4864402B2 (ja) | 半導体装置の製造方法 | |
US20050282378A1 (en) | Interconnects forming method and interconnects forming apparatus | |
WO2006112202A1 (ja) | 半導体装置及びその製造方法 | |
US20040253809A1 (en) | Forming a semiconductor structure using a combination of planarizing methods and electropolishing | |
TW200540980A (en) | Wafer clean process | |
EP1423868A2 (en) | Forming a semiconductor structure using a combination of planarizing methods and electropolishing | |
US20070173056A1 (en) | Semiconductor device fabrication method and polishing apparatus | |
JPH1140526A (ja) | 配線形成方法及び半導体装置の製造方法 | |
US6436832B1 (en) | Method to reduce polish initiation time in a polish process | |
JP2006140240A (ja) | 研磨パッド、研磨装置及び半導体装置の製造方法 | |
JP2005340600A (ja) | 研磨装置及び半導体装置の製造方法 | |
JP2005340460A (ja) | 半導体装置の形成方法 | |
JP2006135045A (ja) | 研磨装置及び半導体装置の製造方法 | |
JP2006156519A (ja) | 半導体装置の製造方法 | |
JP2005340601A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2011252218A (ja) | 電子部品の製造方法及び電解めっき装置 | |
JP2005340602A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2006120664A (ja) | 半導体装置の製造方法 | |
JP2005217002A (ja) | 研磨装置、研磨方法並びに半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070515 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |