JP2008227395A - サブマウントおよびその製造方法 - Google Patents

サブマウントおよびその製造方法 Download PDF

Info

Publication number
JP2008227395A
JP2008227395A JP2007066968A JP2007066968A JP2008227395A JP 2008227395 A JP2008227395 A JP 2008227395A JP 2007066968 A JP2007066968 A JP 2007066968A JP 2007066968 A JP2007066968 A JP 2007066968A JP 2008227395 A JP2008227395 A JP 2008227395A
Authority
JP
Japan
Prior art keywords
plating
plating layer
gold
submount
surface roughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007066968A
Other languages
English (en)
Inventor
Yohei Takemoto
洋平 竹本
Masatoshi Sunamoto
昌利 砂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007066968A priority Critical patent/JP2008227395A/ja
Publication of JP2008227395A publication Critical patent/JP2008227395A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】本発明の解決しようとする課題は、下地基板上に蒸着法などに依らずに接合強度が良好なめっき層が形成されたサブマウントおよびその製造方法を提供することにある。
【解決手段】平均表面粗さ(Ra)が0.1〜0.5μmの下地基板1上に無電解めっき法あるいは電解めっき法などの湿式めっき法により、Niめっき層2、Auめっき層3、およびAu−Snめっき層4を形成し、且つNiめっき層2、Auめっき層3、およびAu−Snめっき層4の各平均表面粗さ(Ra)が0.05μm以下とするサブマウントおよびその製造方法である。
【選択図】図1

Description

本発明は、半導体素子の実装に用いられるサブマウントおよびその製造方法に関するものである。
半導体素子は、放熱のために、通常、ヒートシンク上に搭載されてパッケージ化されているが、当該半導体素子と当該ヒートシンクとの熱膨張係数差に起因して生じるストレスによる破壊を防止するため、両者の熱膨張係数差を緩和する部材、すなわちサブマウントを介在させる必要がある。
上記サブマウントに関する技術として、後記する特許文献1により、下地基板上にAu薄層とSn薄層との交互多層膜からなる積層半田を形成した回路基板において、前記積層半田の最上層および最下層をAu薄層にするとともに、Au薄層の合計膜厚よりSn薄層の合計膜厚が大である回路基板が従来公知である。また特許文献1においては、Au薄層とSn薄層とを交互に積層するために、Au−Sn組成比を高精度に調整することが要求されるとして、それらの形成に蒸着法が用いられている。
サブマウントに関する他の技術として、後記する特許文献2により、下地基板の表面に形成される下地基板保護層と、当該下地基板保護層上に形成される電極層と、当該電極層上に形成される半田層とを含み、上記下地基板の平均粗さ(Ra)が、0.1μm未満であるサブマウントが従来公知である。
サブマウントに関するさらに他の技術として、後記する特許文献3により、窒化アルミニウムを主成分とする下地基板の上に金属回路を形成したサブマウントにおいて、上記下地基板として、表面粗さ(Ra)が0.1〜0.5μmのものを採用することが従来公知である。また上記金属回路としての、0.05μm厚のTi層およびその上の0.2μm厚のPt層をスパッタリングにより形成する記載もある。
特開2001−237533(請求項1、段落番号0025) 特開2006−261569(請求項3、段落番号0022) 特開2001−308438(請求項2、段落番号0021)
ところで特許文献1では、Au薄層とSn薄層とを交互に積層する際に、前記したようにAu−Sn組成比を高精度で管理する要求があるために蒸着法が用いられるが、その場合には下地基板の表面と裏面とに別々に成膜する必要がある。またAu−Su多層半田においては、工程数が非常に多くて複雑となる。さらに蒸着法は、サブマウントの下地基板上のみならず、蒸着室内の各所にも高価なAu−Sn合金が付着し、材料収率の低下は避けられず、高コスト処理となる問題点がある。
また特許文献2では、下地基板として表面粗さが0.1μm以下の、換言すると表面粗さの程度が小さいものを採用するので、その比較例2に示されているように、十分な接合強度が得られない場合が生じる問題がある。また特許文献3では、上記金属回路をスパッタリングにより形成するが、スパッタリングも上記の蒸着法と同様の問題がある。したがって、本発明の解決しようとする課題は、下地基板上に蒸着法などに依らずに接合強度が良好なめっき層が形成されたサブマウントおよびその製造方法を提供することにある。
本発明にかかるサブマウントは、下地基板の両面上に形成されたニッケルめっき層、上記両ニッケルめっき層上に形成された金めっき層、上記両金めっき層の片面上または両面上に形成された金−錫めっき層を含み、上記下地基板の平均表面粗さ(本発明における平均表面粗さは、すべて(Ra)である。)が、0.1μm〜0.5μmであり、上記ニッケルめっき層、上記金めっき層、および上記金−錫めっき層の各平均表面粗さが0.05μm以下であることを特徴とするものである。
また本発明にかかるサブマウントの製造方法は、下地基板の両面の平均表面粗さが0.1μm〜0.5μmとなるように粗面化処理する第一工程、粗面化処理された上記下地基板の両面上に平均表面粗さが0.05μm以下のニッケルめっき層を湿式めっき法により形成する第二工程、上記両ニッケルめっき層の両面上に平均表面粗さが0.05μm以下の金めっき層を湿式めっき法により形成する第三工程、上記両金めっき層の片面上または両面上に平均表面粗さが0.05μm以下の金−錫めっき層を湿式めっき法により形成する第四工程を含むことを特徴とするものである。
本発明に係るサブマウントは、下地基板として平均表面粗さが0.1μm〜0.5μmのものを使用するために、下地基板とその両面に形成されたニッケルめっき層との接合強度がアンカー効果によって向上し、サブマウントの切断加工時のチッピングによるめっき剥がれが防止できるため、歩留まりが向上する。下地基板の両面のニッケルめっき層、ニッケルめっき層上の金めっき層、および金−錫めっき層の各平均表面粗さが0.05μm以下であるので、洗浄が容易となり、不純物の付着が軽減されるため、接合信頼性が向上する効果がある。また金−錫めっき層上にさらに金めっき層を形成すると、それが金−錫めっき層の表面酸化を防止する効果がある。
本発明に係るサブマウントの製造方法は、ニッケルめっき層、金めっき層、および金−錫めっき層を湿式めっき方法により形成するので、従来技術における蒸着法やスパッタリング法と比べて、製造時における材料収率が向上し、しかもめっきプロセスを簡略化することができるため、大幅なコスト低減が可能となる。なお本発明において、湿式めっき方法とは、無電解めっき、電解めっきなど、めっき液を使用するめっき方法を意味する。
実施の形態1.
図1は、本発明の実施の形態1を説明する断面図であって、実施の形態1のサブマウントは、下地基板1の両面にNiめっき層2が形成され、両Niめっき層2の上にAuめっき層3が形成され、両Auめっき層3の上にAu−Snめっき層4が形成されている。両Au−Snめっき層4は、Au−Sn半田として機能する。下地基板1としては、当該下地基板1とNiめっき層2との間で良好なアンカー効果が生じるように、その平均表面粗さが0.1μm未満とならないように注意する。一方、平均表面粗さが0.5μmより大きいと、Niめっき層2の一般的な層厚、例えば1μm〜5μmを得る場合、レベリング不足により、部分的にめっきむらが生じる問題がある。よって、本発明における下地基板1のNiめっき層2の形成前における平均表面粗さは、0.1μm〜0.5μm、特に0.15μm〜0.5μm、さらに0.2μm〜0.45μmであることが好ましい。
下地基板1の平均表面粗さは、通常のラッピング装置やポリッシング装置、あるいはそれらを適宜組み合わせ使用することにより所望の平均表面粗さとすることができる。下地基板1の構成材料としては、斯界で従来から公知あるいは周知のものであってよく、例えば窒化アルミニウム(AlN)、シリコンカーバイド(SiC)、シリコン(Si)、銅タングステン合金(CuW)等が例示される。就中、コスト面で成膜には電解めっきを使用することが好ましいため、導電性に優れる銅タングステン合金(CuW)の使用が特に好ましい。
Niめっき層2、Auめっき層3、およびAu−Snめっき層4の各層厚は、いずれも0.1μm〜10μm(Auめっき膜厚に関しては0.05〜0.5μm)、好ましくは2μm〜5μmであり、またそれら各層の平均表面粗さは、いずれも0.05μm以下、例えば0.01μm〜0.045μmとされる。Niめっき層2とAuめっき層3は、無電解めっきあるいは電解めっきのいずれで形成してもよいが、Au−Sめっき層4は、電解めっきで形成されることが好ましい。Auめっき層3とAu−Snめっき層4の平均表面粗さを上記の値とすることにより、ダイシング時に使用する切削油等の不純物の洗浄が容易となり、半導体素子、ヒートシンクとの接合信頼性が向上する効果がある。さらに、Auめっき層3については、平均表面粗さを上記の値とすることにより、はんだ濡れ性が向上する効果もある。
次に、実施の形態1のサブマウントの具体的な製造方法について説明する。まず、下地基板1を準備する。下地基板1としては、そのサイズが例えば幅50mm、長さ50mm、厚さ0.3mmである。下地基板1は、Niめっき層2が形成される両面の平均表面粗さが0.1μm〜0.5μmになるように加工する。
次に、研磨などにより平均表面粗さが上記の値に調整された下地基板1を脱脂用水溶液に浸漬して脱脂洗浄する。その脱脂方法としては、一般的に行われている、水酸化ナトリウム、炭酸ナトリウム、ホウ酸ナトリウム、リン酸ナトリウム等を使用したアルカリ洗浄が利用でき、洗浄後、塩酸浸漬による活性化を行う。その際のアルカリ脱脂は、リン酸ナトリウムが45質量%、ホウ酸ナトリウムが25質量%の水溶液を脱脂液として用い、液温50℃で1分間の洗浄を行う。次に、洗浄済みの下地基板1上にNiめっき層2を形成する。なおNiめっき層2の形成には、当該層2の仕上がり平均表面粗さが0.05μm以下となるようにするために、下記の操作1〜操作3の少なくとも一つを採用すると良い。
操作1:Niめっき層2の形成後、Niめっき層に平坦化効果を有するエッチング液を利用してエッチングを施して平坦化を図る。Niめっき層の形成には、成膜速度およびコストの面から電解Niめっきが有効である。電解Niめっきでは、例えばワット浴を利用する。ワット浴の組成は、硫酸ニッケルが240g/リットル(以下、L)、塩化ニッケルが45g/L、ホウ酸が30g/Lであり、液温は45℃程度である。Niめっき層形成後に、例えば硫硝酸40質量%、界面活性剤10質量%で構成されたエッチング液を使用し、50℃程度で30〜60秒間浸漬してNiめっき層の平坦化を行う。
操作2:Niめっき層2を層状析出膜としてNiめっき層2の平坦化を図る。即ち、平坦化効果を得るために、下地基板1の面に対して法線方向への結晶成長を防ぎ、当該基板1の面に沿っためっき膜の成長、即ち層状析出させることで下地基板1の凹凸を緩和させる必要がある。この際のNiめっきには、上記操作1に記載のワット浴を利用し、めっき液の改質を行うことで平坦化を行う。即ちめっき液の改質には、有機塩、例えばサッカリンのようなスルホンアミド、アセチレン誘導体のような不飽和炭化水素を使用する。かくすると、当該有機塩はめっき液中(水中)で電離し、電離した有機物イオンは電極への吸着剤となるため、めっき層の柱状析出の抑制が可能となる。つまり、有機物イオンは電着面に吸着し、さらに凹凸の凹に比べて、電界集中が起きる凸部位に多く吸着するため、凸部位での析出反応が抑制できる。
その結果、めっき層は層状析出となり、平滑性が得られる。吸着剤には、例えばサッカリンのようなスルホンアミドとアセチレン誘導体のような不飽和炭化水素の組み合わせが利用できる。Ni方法として、上記操作1に記載のNiワット浴にサッカリン、アセチレン誘導体などの有機吸着剤を添加し、液温45℃、電流密度2〜5A/dm2でNiめっきを行い、2μm以上成膜する。2A/dm2以下の低電流密度でめっきを行うと、電極表面のNiイオン濃度が小さいため、反応活性点に到達するイオン数が少ない。
その結果、安定した結晶の成長が起こるため、結晶粒が大きく、柱状析出し易くなり十分な平滑性が得られない。逆に、電流密度が5A/dm2以上となると、電極表面でのNi析出量が増加し、部分的にNiイオンの供給量不足となり、所謂やけが生じるため、めっきむらが生じ、平滑性が得られない。電流密度2〜5A/dm2の範囲でめっきを行うことで、Niイオンは、析出したNi上にも活性点を形成するようになり、結晶成長が進まないため、結晶粒を細かくすることが可能となり、十分な平滑性を確保することが可能である。また、基板の平均表面粗さが0.1〜0.5μmである場合、層厚が2μm未満では、部分的に特に電解めっきにおいては、中心部にめっきむらが生じ、十分な平滑性が得られないため、2μm以上の成膜が好ましくい。
操作3:Niめっきにおいて、めっき治具の線速度を5〜50m/minとして揺動撹拌を行って平坦化効果を向上させる。上記線速度が5m/min以下の場合、めっき面に付着する水素量が多くなるため、めっきむらが生じやすくなる。また、50m/min以上となると、めっき面に接するめっき液の流量が不均一となるため、めっきムラが発生する。
表面平均粗さ0.05μm以下のNiめっき層2を形成した後、Auめっき層4を形成する。Auめっき層3の形成には、成膜速度、コストの面から電解Auめっきを利用するのが好ましい。Auめっき液組成としては、例えばシアン化金カリウムが15g/L、クエン酸が40g/L、クエン酸アンモニウム塩が40g/Lの水溶液であって、Auめっき液のpHは4であり、液温は40℃程度のものが例示される。
本発明において、Auめっき層3上に形成されるAu−Snめっき層4におけるAuとSnとの組成比に就いては、後記の理由から、Auが65〜80質量%、Snが20〜35質量%の組成比とされる。即ち、サブマウントの一般的な実装温度は、300〜350℃であって、丸善株式会社の金属データブック(改定2版、日本金属学会編)における第437頁に記載されたAu−Sn合金状態図を参照すると、Au−Snめっき層の組成比が上記の範囲に入っていないと、半田として機能しない。一方、上記範囲内であるAu−Snめっき層は、溶融時に下地のAuめっき膜3と実装する半導体素子表面に形成されたAuの影響を受けた場合でも、実装温度内で溶融状態は安定する。
次に、Au−Snめっき層の形成方法に就き説明すると、Au−Snめっき液としては、例えばNEケムキャット(株)や大和化成(株)などめっき液が使用できる。かかるAu−Snめっき液におけるAu濃度とSn濃度とを調整することで所望の組成比を有するAu−Sn半田が形成可能であり、例えばAu濃度を8〜12g/L、Sn濃度を8〜12g/L、液温を50〜70℃の範囲に設定し、電流密度0.1〜1.0A/dm2でAu−Snめっきを行うことで、Auが65〜80質量パーセント、Snが20〜35質量パーセントの組成比のAu−Snめっき層が形成可能である。なおその際、上記電流密度が高すぎると、いわゆる焼けが生じてめっき厚にばらつきが起き、一方電流密度が低い場合にも組成のばらつきが生じる。めっき中は、めっき治具の線速度が5〜50m/minとなる揺動撹拌を行い、めっき時間を調節することにより所望の膜厚に調整が可能である。線速度が上記の範囲を外れると、めっき面に接するめっき液の流量が不均一となり、めっきむらが発生する。Au−Snめっき層形成後、得られた下地基板1をダイシングソー等の加工装置で所定の寸法に加工する。
本発明のサブマウントの特徴は、Au−Sn層4が湿式めっき膜であることと下地基板1の平均表面粗さが0.1〜0.5μmであっても、下地基板1の表面粗さを反映することなく、平均表面粗さが0.05μm以下のNiめっき層2およびAuめっき層3を形成することができる点にある。これにより、従来では困難であった良好な半田ぬれ性と下地基板1〜層4の各層間での高密着力を有するサブマウントの製造が可能となり、半田接合性が良好なサブマウントを歩留まりよく低コストで製造することが可能となる。なお実施の形態1において、電解Niめっきの代わりに無電解Niめっきを使用しても電解Niめっきと同様の効果を奏するのは言うまでもない。同様に電解Auめっきの代わりに無電解Auめっきを使用しても電解Auめっきと同様の効果を奏するのは言うまでもない。
実施の形態2.
図2は、本発明の実施の形態2を説明する断面図であって、実施の形態2は、前記実施の形態1とは、以下の点において相違する。即ち、実施の形態1に係るサブマウントは両面にAu−Snめっき層4が形成されているのに対して、実施の形態2に係るサブマウントではは片面にのみにAu−Snめっき層4が形成されている。
実施の形態2の製造方法に関して、Auめっき層3の形成までは実施の形態1に係るサブマウントと同じであるため、ここでの説明は省略する。Auめっき層3の形成後、Auめっき層3の一方をマスキングする。当該マスキング方法として、例えばマスキングテープ、あるいはフォトレジストによる方法が例示される。次に、マスクを形成していないAuめっき層上にAu−Snめっき層4を形成する。その形成方法は、実施の形態1に係るサブマウントのAu−Snめっき層4の形成方法と同じであってよいので、ここでの説明は省略する。
Au−Snめっき層4形成後、上記マスキングを剥離し、得られたサブマウントの下地基板1をダイシングソー等の加工装置で所定の寸法に加工する。以上のように、本実施の形態に係る発明を採用することにより、Au−Sn以外の半田付けを必要とする実装にも対応が可能である。また、良好な半田ぬれ性とサブマウント下地基板/めっき膜間の高密着力を兼ね備えたサブマウントの製造が可能となり、蒸着法と比較して工程数の削減と材料収率の向上から、製造コストの低減を図ることができる。
実施の形態3.
図3は、本発明の実施の形態3を説明する断面図であって、実施の形態3は、前記実施の形態1とは、両Au−Snめっき層4上にAuめっき層5が形成されている点において異なり、その他は実施の形態1と同じである。よって以下では、Auめっき層5に就いてのみ説明する。Auめっき層5は、両Au−Snめっき層4の形成後、その上にAuめっき層5を湿式めっきにより形成する。Auめっき層5の厚さは0.01μm〜0.1μm、例えば0.05μmである。Auめっき層5の形成には、成膜速度、コストの面から電解Auめっきを利用するのが望ましい。その際のめっき方法は、Auめっき層3の形成時と同様であってよく、例えばシアン化金カリウムが15g/L、クエン酸が40g/L、クエン酸アンモニウム塩が40g/Lの液を使用し、液温が40℃程度でめっきを行う。Auめっき層5の形成後、得られたサブマウントの下地基板をダイシングソー等の加工装置で所定の寸法に加工する。
前記実施の形態1、2のサブマウントは、長期間保存中に最外のAu−Snめっき層4が酸化して銀白色から金色に変化し、共晶温度でAu−Sn半田の溶融が起こらない問題がある。かかる問題に対して、Auめっき層5は、Au−Snめっき層4の酸化を防止してサブマウントの長期保存を可能にする効果がある。また厚さ0.05μmのAu層の形成においても蒸着法と比較して工程数の削減と材料収率の向上から、製造コストの低減を図ることができることは言うまでもない。なお上記実施の形態において、電解Auめっきの代わりに無電解Auめっきを使用しても電解Auめっきと同様の効果を奏する。また、Auめっき層5の厚みは、本発明のサブマウントの保存期間によるが、0.01μm以上であれば、多くの場合、Au−Snめっき層4の酸化を防止する効果がある。
実施の形態4.
図4は、本発明の実施の形態4を説明する断面図であって、実施の形態4は、前記実施の形態2とは、Au−Snめっき層4上にAuめっき層5が形成されている点において異なり、その他は実施の形態2と同じであって、Auめっき層5の形成方法および層厚に就いては前記実施の形態3での説明が当て嵌まるので省略する。実施の形態4におけるAuめっき層5は、前記実施の形態3におけるそれと同様にAu−Snめっき層4の酸化を防止する効果がある。
実施例1.
幅50mm、長さ50mm、厚さ0.3mm、表面平均粗さ0.10μmのシリコン(Si)下地基板を前記実施の形態1に説明した方法で洗浄し、次に前記実施の形態1に説明した成膜方法に従い、厚さ2μmのNiめっき層、および厚さ0.05μm、平均表面粗さが0.02μmのAuめっき層を順次形成した後、両Auめっき層のうちの片面上のみに前記実施の形態2に説明した成膜方法に従い、厚さ3μmのAu−Snめっき層(Au:70質量%、Sn:30質量%)を形成してサブマウントを作成した。
実施例2.
前記実施例1において用いたシリコン(Si)下地基板に代えて、表面平均粗さが0.50μmであるシリコン(Si)下地基板を用い、Auめっき層の平均表面粗さを0.05μmとした以外は実施例1と同様の方法および工程を行ってサブマウントを作成した。
比較例1.
前記実施例1において用いたシリコン(Si)下地基板に代えて、表面平均粗さが0.02μmであるシリコン(Si)下地基板を用い、前記実施の形態1に説明した方法で洗浄し、次に上村工業(株)製の無電解Niめっき液およびAuめっき液を用いて実施の形態1に説明した成膜方法に従い、厚さ2μmのNiめっき層、および厚さ0.05μm、平均表面粗さ0.20μmのAuめっき層を順次形成した後、両Auめっき層のうちの片面上のみに前記実施の形態2に説明した成膜方法に従い、厚さ3μmのAu−Snめっき層(Au:70質量%、Sn:30質量%)を形成してサブマウントを作製した。
比較例2.
前記実施例1において用いたシリコン(Si)下地基板に代えて、表面平均粗さが0.08μmであるシリコン(Si)下地基板を用い、前記実施の形態1に説明した方法で洗浄し、次に上村工業(株)製の無電解Niめっき液およびAuめっき液を用いて厚さ2μmのNiめっき層、および厚さ0.05μm、平均表面粗さ0.20μmのAuめっき層を順次形成した後、両Auめっき層のうちの片面上のみに前記実施の形態2に説明した成膜方法に従い、厚さ3μmのAu−Snめっき層(Au:70質量%、Sn:30質量%)を形成してサブマウントを作製した。
実施例1、2および比較例1、2の各サブマウントに就いて、下記のめっき剥がれ試験、半田塗布試験、および半田接合試験を行った。
めっき剥がれ試験:サブマウントをダイシングソーによって縦×横が10mm×10mmの試料に切断した際におけるめっき層の剥がれの有無を調べる。
半田塗布試験:半田としてSn:Ag:Cuの質量比が1.0:3.0:0.5のものを使用し、サブマウントの露出しているAu面に還元雰囲気中で上記半田を塗布し、半田のぬれ角を測定する。
接合性試験:サブマウントのAu面とCu板とを還元雰囲気中で上記半田を塗布後、接合させ、接合面におけるボイドの有無をX線探傷にて調べる。
めっき剥がれ試験の結果、実施例1、2から得られた各サブマウントは、ダイシングソーを使用した切断によってもめっき層の剥がれは生じなかった。一方、比較例1から得られた各サブマウントは6箇所、比較例2では1箇所の、各めっき層の剥がれが生じた。各剥がれ部位をSEM−EDX観察したところ、いずれも下地基板とNiめっき層との界面で生じていることが明らかとなった。半田塗布試験および接合性試験の結果、実施例1、2、比較例1、2から得られたサブマウントの各半田のぬれ角は、それぞれ10.7度、11.8度、14.1度、13.3度であり、実施例1、2ではボイドは検出されず、比較例1、2ではボイドが検出された。
以上の試験結果から、下地基板の平均表面粗さを0.1μm以上とすることによりめっき剥がれが生じないことがわかる。またAuめっき層の平均表面粗さが0.05μm以下であると、各半田のぬれ角が小さく、半田濡れ性が高いことがわかる。また、半田接合面でのボイド発生が防止され、しかもボイド発生に基づく放熱性低下の問題が回避される効果があることも判明した。
本発明は、前記した実施の形態1〜4、および実施例1、2に限定されるものではなく、本発明が解決しようとする課題並びにそれに対する解決手段の精神に沿った種々の変型形態を包含するものである。
本発明のサブマウントおよびその製造方法は、フォトダイオード、レーザダイオードあるいはその他の各種半導体の分野で利用される可能性が高い。
本発明の実施の形態1の断面図である。 本発明の実施の形態2の断面図である。 本発明の実施の形態3の断面図である。 本発明の実施の形態4の断面図である。
符号の説明
1 下地基板、2 Niめっき層、3 Auめっき層、4 Au−Snめっき層、
5 Auめっき層。

Claims (6)

  1. 下地基板の両面上に形成されたニッケルめっき層、上記両ニッケルめっき層上に形成された金めっき層、上記両金めっき層の片面上または両面上に形成された金−錫めっき層を含み、上記下地基板の平均表面粗さ(Ra)が0.1μm〜0.5μmであり、上記ニッケルめっき層、上記金めっき層、および上記金−錫めっき層の各平均表面粗さ(Ra)が0.05μm以下であることを特徴とするサブマウント。
  2. 上記ニッケルめっき層、上記金めっき層、上記金−錫めっき層は、湿式めっき方法により形成されたものであることを特徴とする請求項1に記載のサブマウント。
  3. 上記金−錫めっき層における金と錫との割合は、金が65〜80質量%であり、錫が20〜35質量%であることを特徴とする請求項1または請求項2に記載のサブマウント。
  4. 上記金−錫めっき層上に金めっき層を有することを特徴とする請求項1〜3のいずれか1項に記載のサブマウント。
  5. 上記下地基板は、窒化アルミニウム、シリコンカーバイト、銅タングステン合金から選ばれた少なくとも1種で形成されたものであることを特徴とする請求項1に記載のサブマウント。
  6. 下地基板の両面の平均表面粗さ(Ra)が0.1μm〜0.5μmとなるように粗面化処理する第一工程、粗面化処理された上記下地基板の両面上に平均表面粗さ(Ra)が0.05μm以下のニッケルめっき層を湿式めっき法により形成する第二工程、上記両ニッケルめっき層の両面上に平均表面粗さ(Ra)が0.05μm以下の金めっき層を湿式めっき法により形成する第三工程、上記両金めっき層の片面上または両面上に平均表面粗さ(Ra)が0.05μm以下の金−錫めっき層を湿式めっき法により形成する第四工程を含むことを特徴とするサブマウントの製造方法。
JP2007066968A 2007-03-15 2007-03-15 サブマウントおよびその製造方法 Pending JP2008227395A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007066968A JP2008227395A (ja) 2007-03-15 2007-03-15 サブマウントおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007066968A JP2008227395A (ja) 2007-03-15 2007-03-15 サブマウントおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2008227395A true JP2008227395A (ja) 2008-09-25

Family

ID=39845613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007066968A Pending JP2008227395A (ja) 2007-03-15 2007-03-15 サブマウントおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2008227395A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114411A (ja) * 2008-11-06 2010-05-20 Samsung Electro-Mechanics Co Ltd 化合物半導体発光素子及びその製造方法
US8188496B2 (en) 2008-11-06 2012-05-29 Samsung Led Co., Ltd. Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same
JP2012109288A (ja) * 2010-10-20 2012-06-07 Takamatsu Mekki:Kk Led用ウエハ
CN103840043A (zh) * 2012-11-26 2014-06-04 株式会社高松电镀 Led用晶片及其制造方法
JP2014192272A (ja) * 2013-03-27 2014-10-06 Takamatsu Mekki:Kk Led用のメタル基板
JP2022002273A (ja) * 2020-06-22 2022-01-06 日本電気硝子株式会社 膜付き基板、サブマウント、及び光学デバイス
WO2024045737A1 (zh) * 2022-08-31 2024-03-07 华为技术有限公司 光模块壳体及其制作方法、光模块和光通信设备
JP7532979B2 (ja) 2020-07-22 2024-08-14 日本電気硝子株式会社 はんだ膜、光学デバイス用部品、及び光学デバイス

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114411A (ja) * 2008-11-06 2010-05-20 Samsung Electro-Mechanics Co Ltd 化合物半導体発光素子及びその製造方法
US8188496B2 (en) 2008-11-06 2012-05-29 Samsung Led Co., Ltd. Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same
US8916402B2 (en) 2008-11-06 2014-12-23 Samsung Electronics Co., Ltd. Semiconductor light emitting device including substrate having protection layers providing protection against chemicals and method for manufacturing the same
JP2012109288A (ja) * 2010-10-20 2012-06-07 Takamatsu Mekki:Kk Led用ウエハ
CN103840043A (zh) * 2012-11-26 2014-06-04 株式会社高松电镀 Led用晶片及其制造方法
JP2014192272A (ja) * 2013-03-27 2014-10-06 Takamatsu Mekki:Kk Led用のメタル基板
JP2022002273A (ja) * 2020-06-22 2022-01-06 日本電気硝子株式会社 膜付き基板、サブマウント、及び光学デバイス
JP7468182B2 (ja) 2020-06-22 2024-04-16 日本電気硝子株式会社 膜付き基板、サブマウント、及び光学デバイス
JP7532979B2 (ja) 2020-07-22 2024-08-14 日本電気硝子株式会社 はんだ膜、光学デバイス用部品、及び光学デバイス
WO2024045737A1 (zh) * 2022-08-31 2024-03-07 华为技术有限公司 光模块壳体及其制作方法、光模块和光通信设备

Similar Documents

Publication Publication Date Title
JP2008227395A (ja) サブマウントおよびその製造方法
JP5707709B2 (ja) 半導体装置の製造方法
KR20100059987A (ko) 서브 마운트 및 그 제조 방법
JP4014549B2 (ja) ヒートシンク及びその製造方法
KR20100028791A (ko) 리드 프레임 및 그 제조방법
WO2019159694A1 (ja) 複合部材、及び複合部材の製造方法
JP2009235579A (ja) リードフレーム
JPH11106904A (ja) スパッタリングターゲットの製造方法
JP2004339584A (ja) リードフレーム及びそのめっき方法
JP3779218B2 (ja) サブマウントおよび半導体装置
KR20130029990A (ko) 고반사율을 갖는 led 리드프레임 및 그 도금 방법
JP2005220412A (ja) 金属−セラミックス接合部材およびその製造方法
WO2011016300A1 (ja) 半導体素子搭載部材とそれを用いた半導体装置
JP4362600B2 (ja) 金属−セラミックス接合部材
KR20180012585A (ko) 열전재료층 상에 도금층을 형성하는 방법 및 이에 의해 제조된 도금층을 포함하는 열전재료
JP6386310B2 (ja) Al−Cu接合体のめっき前処理方法
EP1587348A1 (en) Conductive base board
JP2012227327A (ja) 光半導体装置用リードフレーム、光半導体装置用リードフレームの製造方法
KR101902254B1 (ko) 고출력 led용 방열 기판
JP2011174131A (ja) めっき浴、めっき方法、めっき膜、放熱板
JP2000087291A (ja) アルミ基複合材製電子機器用ベース板およびその製造方法
KR101976627B1 (ko) 고출력 led용 방열 기판
JP2007123382A (ja) 配線板及びその製造法
US20120248612A1 (en) Method for the production of an electronic component and electronic component produced according to this method
JP2002307165A (ja) ろう付け方法