JP2008205169A - マイクロボールマウンタ用の振込みマスク - Google Patents

マイクロボールマウンタ用の振込みマスク Download PDF

Info

Publication number
JP2008205169A
JP2008205169A JP2007039224A JP2007039224A JP2008205169A JP 2008205169 A JP2008205169 A JP 2008205169A JP 2007039224 A JP2007039224 A JP 2007039224A JP 2007039224 A JP2007039224 A JP 2007039224A JP 2008205169 A JP2008205169 A JP 2008205169A
Authority
JP
Japan
Prior art keywords
substrate
mask
mounting
transfer mask
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007039224A
Other languages
English (en)
Other versions
JP4282724B2 (ja
Inventor
Kengo Aoya
健吾 青屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP2007039224A priority Critical patent/JP4282724B2/ja
Priority to US12/033,128 priority patent/US7882625B2/en
Priority to PCT/US2008/054397 priority patent/WO2008103714A2/en
Publication of JP2008205169A publication Critical patent/JP2008205169A/ja
Application granted granted Critical
Publication of JP4282724B2 publication Critical patent/JP4282724B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 基板の端子領域上に正確にマイクロボールを落とし込むことができる振込みマスクを提供する。
【解決手段】 薄板状の振込みマスク２００は、基板１００と対向するように配置され、かつ基板１００の一面に形成された複数の端子領域１０８にマイクロボール（はんだボール）を落とし込むための複数の貫通孔２４２を有している。振込みマスク２００の表面には、基板１００と対向したときに基板エッジＰ１から内側であって、かつ複数の貫通孔２４２が形成された領域よりも外側に、振込みマスク２００の長手方向および短手方向に延びるスリット２３０、２３２、２３４、２３６が形成されている。
【選択図】 図３

Description

本発明は、ＢＧＡやＣＳＰパッケージ等の表面実装型の半導体装置にマイクロボールを搭載するためのマイクロボールマウンタに関し、特に、マイクロボールを基板上の端子領域に落としこむための振込みマスクに関する。
携帯電話、携帯型コンピュータ、その他の小型電子機器の普及に伴い、これらに搭載する半導体装置の小型化・薄型化の要求が高まっている。こうした要求に応えるべくＢＧＡパッケージやＣＳＰパッケージが開発され、実用化されている。
ＢＧＡまたはＣＳＰパッケージは、表面実装用の半導体装置であり、パッケージの基板の一面には、外部接続端子用のマイクロボールが搭載され、そこに接続されている。このようなマイクロボールを搭載する方法には、吸着ヘッドを利用した方法と、振込みマスクを利用した方法がある。
前者の方法は、図９（ａ）に示すように、半導体チップ１を樹脂２でモールドした基板３をステージ上に載置する。基板３の端子領域（ランド）４には、フラックスまたははんだペーストが形成されている。吸着ヘッド５には、マイクロボール（はんだボール）６を真空吸着するための吸着孔７が形成され、マイクロボール６を吸着した状態で吸着ヘッド５を基板３へ向けて移動させ、吸着ヘッド５でマイクロボール６を加圧し、マイクロボール６を端子領域４に接続させる。このようなマイクロボールの搭載方法は、例えば特許文献１や特許文献２に開示されている。
後者の方法は、図９（ｂ）に示すように、基板３に対向するように振込みマスク１０を配置させる。振込みマスク１０には、基板３の端子領域４のパターンと同一パターンの貫通孔１１が形成されている。振込みマスク１０上に供給されたマイクロボール６が貫通孔１１内に落とし込まれ、端子領域４上に搭載される。その後、リフローによりマイクロボール６と端子領域４とを接続し、ＢＧＡまたはＣＳＰパッケージの外部接続用のバンプ電極が形成される。
特開２００１−３３２８９９号 特開平８−３３５７７１号
図１０（ａ）は、従来の振込みマスクを用いたマイクロボール搭載装置の模式図である。マイクロボール搭載装置は、基板を搭載するステージ２０と、ステージ２０の両側に取り付けられたバックアップブロック２２とを備えている。基板２４は、マイクロボールの搭載面が上方に開放されるようにモールド樹脂２６を下にしてステージ２０上に載置される。振込みマスク２８は、基板２４と位置合わせされ、その周縁部がバックアップブロック２２に真空吸着等により固定される。また、ステージ２０内には、マグネットが設けられており、マグネットの磁力により振込みマスク２８の中央部がステージ側に引き付けられるようになっている。
振込みマスク２８を用いてマイクロボールを落とし込む場合、振込みマスク２８と基板２４の搭載面との間隔（ギャップ）が一定であり、言い換えれば、振込みマスク２８の裏面と基板２４の搭載面とが平行であることが望ましい。振込みマスク２８と基板２４の搭載面との間隔が大きすぎたり、その間隔が一定でないと、振込みマスク２８の１つの貫通孔内に複数のマイクロボールが落とし込まれたり、落とし込まれたマイクロボールが基板２４の端子領域に正確に位置決めされないことがある。
ＢＧＡのような表面実装型のパッケージの場合、基板の他方の面にはモールド樹脂が形成されており、モールド樹脂の熱収縮等の影響により基板に反りが生じる。基板に反りが大きくなると、上記した間隔が大きくなり、あるいは間隔が一定でなくなる。このため、マイクロボール搭載装置では、基板の搭載面がバックアップブロック２２の表面から幾分突出するようにし、振込みマスク２８の周縁部で基板２４のエッジを押圧し、基板の反りを是正している。さらに、振込みマスク２８の中央部をマグネットで引き付けることで、振込みマスク２８と基板２４の搭載面との間隔を一定となるように近接させている。
図１０（ｂ）は、図１０（ａ）に示す振込みマスク周縁部のＡ部拡大図である。同図に示すように、振込みマスク２８により基板２４のエッジ２４ａを押圧するとき、振込みマスク２８の張力あるいは剛性が大きいと、基板２４のエッジ２４ａからの反力により振込みマスク２８が大きく持ち上がってしまい、基板の搭載面２４ｂと振込みマスクの貫通孔が形成された裏面との間に必要以上の間隔ｄが生じてしまう。間隔ｄが許容範囲より大きくなると、上記したように、落とし込まれたマイクロボールと基板２４の端子領域との接続が適切でなくなり、基板をリフロー工程へ搬送する途中で、マイクロボールが端子領域から脱落したり、あるいはリフロー接続されたマイクロボールの接続強度が弱くなったり、マイクロボール間のピッチがずれてしまい、これにより半導体装置の不良や欠陥を生じさせ、ひいては歩留りの低下、製品コストの上昇を招いてしまう。
本発明は、このような従来の課題を解決するものであり、基板の端子領域上に適切にボール状の金属端子を落とし込むことができるマスク、当該マスクを用いた半導体製造装置および半導体製造方法を提供することを目的とする。
さらに本発明の他の目的は、ＢＧＡやＣＳＰ等の表面実装型の半導体装置の歩留りを向上させ、製造コストを低減することができるマスク、当該マスクを用いた半導体製造装置および半導体製造方法を提供することを目的とする。
本発明に係る薄板状のマスクは、基板と対向するように配置され、かつ基板の一面に形成された複数の端子領域に導電性ボールを落とし込むための複数の貫通孔が形成されたものであって、マスクの表面には、基板と対向したときに基板のエッジから内側であって、かつ前記複数の貫通孔が形成された領域よりも外側に、マスクの長手方向および短手方向に延びるスリットが形成されている導電性ボールは、例えば、金属や樹脂等のコア表面にはんだ層などが形成されたはんだボールまたはマイクロボールである。
本発明に係る半導体製造装置は、上記特徴を備えたマスクと、マスクの周縁部を固定面上に固定する固定手段と、基板の一面が固定面から突出するように基板を載置面上に載置する載置手段とを含み、マスクの裏面は基板の一面と対向し、かつマスクの複数の貫通孔が基板の一面の複数の端子領域に整合される。
本発明の半導体装置の製造方法は、基板の一面に形成された複数の端子領域に導電性ボールを接続するものであって、上記特徴を備えたマスクを用意し、基板の一面が露出されるように基板を載置面上に載置し、マスクの裏面と基板の一面が対向するように、かつ基板の複数の端子領域とマスクの複数の貫通孔とがそれぞれ整合するようにマスクの周縁部を固定し、導電性ボールをマスクの複数の貫通孔からを落とし込み、対応する端子領域に接続させる工程を含む。
製造方法はさらに、基板の一面と対向する他面上に複数の半導体チップを実装する工程と、複数の半導体チップを樹脂で封止する工程とを含み、樹脂が載置面上に載置される。製造方法はさらに、基板の端子領域に接続された金属端子をリフローする工程、および半導体チップ毎に基板を切断するシンギュレーション工程を含む。
本発明によれば、マスクの表面にスリットを形成することにより、マスクの張力または剛性を緩和し、マスクに可撓性（フレキビリティ）を与えることで、従来と比較して、マスクと基板との間隔にむらが生じないように一定の距離で近接させることができる。これにより、導電性ボールがマスクの貫通孔から落とし込まれたとき、導電性ボールは、基板上の端子領域に正確に位置決めして接続される。その結果、導電性ボールの接続不良や欠陥が低減され、半導体装置の歩留りが改善され、製造コストを低減することができる。
以下、本発明の最良の実施形態について図面を参照して詳細に説明する。
図１は、本発明の実施例に係る半導体装置の好ましい製造工程の概略フローである。本実施例では、表面実装用の半導体装置としてＢＧＡパッケージを例にする。先ず、基板上に複数の半導体チップを実装し（ステップＳ１０１）、実装された半導体チップを樹脂でモールドする（ステップＳ１０２）。次に、振込みマスクを用いて基板の端子領域（電極ランド）にマイクロボールを搭載し（ステップＳ１０３）、リフローによりマイクロボールと端子領域とを接続し（ステップＳ１０４）、個々の半導体チップ毎に基板を切断するシンギュレーションが行われる（ステップＳ１０５）。
図２（ａ）は、半導体チップを実装した基板の平面図、図２（ｂ）は基板上に実装された１つの半導体チップの断面を示す図である。基板１００は、その構成が特に限定されるものではないが、絶縁層と配線層を積層した多層配線基板やフィルム基板を用いることができる。基板１００の外形は、例えば、長手方向が約２３０ｍｍ、短手方向が約６２ｍｍである。基板１００の表面上には、半導体チップ１０２が２次元アレイ状に実装される。例えば、５×５の半導体チップを１つのブロック１０４Ａとし、このようなブロック１０４Ｂ、１０４Ｃ、１０４Ｄを基板１００の長手方向に配列している。
一つの半導体チップ１０２は、図２（ｂ）に示すようにダイアタッチ等の接着剤を介して基板１００上に固定され、半導体チップ１０２の表面に形成された電極は、ボンディングワイヤ１０６により基板１００上の配線パターンに接続される。あるいは、半導体チップ１０２は、その表面に形成されたバンプ電極をフェイスダウンし基板の配線パターンに接続するフリップチップ実装であってもよい。基板１００の表面に形成された配線パターンは、内部配線を介して基板１００の裏面にアレイ状に形成された複数の端子領域（図中、黒で示された部分）１０８にそれぞれ接続される。端子領域１０８は、後述するように、ＢＧＡパッケージの外部接続端子用のマイクロボールを接続する領域を提供し、例えば、１つのＢＧＡパッケージ当り数十ないし数百個のマイクロボールを接続することができる。
また、基板１００上の個々の半導体チップ１０２は、樹脂１１０によりモールドされる。本実施例では、半導体チップ１０２の各々が個別にモールドされる例を示しているが、例えば、５×５の半導体チップのブロックを一括してモールドするようにしてもよい。基板１００の表面からの樹脂１１０の高さは、約４５０ミクロンであり、基板１００の厚さは、約２４０ミクロンである。
次に、マイクロボール搭載装置に用いられる振込みマスクについて説明する。図３（ａ）は、本実施例の振込みマスクの上面図、図３（ｂ）はそのＢ−Ｂ線断面図、図４は、振込みマスクの裏面図である。振込みマスク２００は、基板１００の外形より１回り大きな矩形状の外形を有し、その長手方向は、約６００ｍｍ、短手方向は、約５５０ｍｍである。振込みマスク２００は、図３（ｂ）に示すように、例えば、ステンレス（ＳＵＳ）またはニッケル合金等から成る金属層２１０とその下面に形成されたアクリル又はエポキシ等から成る樹脂層２２０の２層構造から構成される。金属層２１０の厚さは、約１４０ミクロン、樹脂層２２０の厚さは約６０ミクロンである。金属層２１０は、振込みマスクに一定の強度すなわち張力を与える。樹脂層２２０は、基板の端子領域に形成されたフラックスやはんだペースト等が金属層２１０へ付着するのを防止する。ここで、振込みマスク２００の厚さはマイクロボールの約１．１倍程度が好ましく、また、振込みマスク２００の樹脂層２２０の厚さは、マイクロボールの横ずれを防止する観点から、マイクロボール２７０の約１／３程度が好ましい。図３の例の場合、振込みマスク２００の厚さが約２００ミクロン程度であることから、マイクロボールの径は約１８０ミクロン程度が好ましい。
図３(ａ)に示すように、振込みマスク２００の表面には、一方の側面から対向する他方の側面まで長手方向に延びる２つの平行なスリット２３０、２３２と、同様に一方の側面から対向する他方の側面まで短手方向に延びる２つの平行なスリット２３４、２３６が形成されている。スリット２３０、２３２、２３４、２３６は、例えばレーザ加工により金属層２１０の表面に形成された溝であり、その深さは約５０ミクロンである。
マイクロボール搭載装置に振込みマスク２００を取り付け、振込みマスク２００を基板１００に対向させたときの基板エッジがＰ１で表わされ、基板に実装された半導体チップの外縁、ここでは各ブロック１０４Ａ〜１０４Ｂの外縁がＰ２で表されている。スリット２３０〜２３６が形成される位置は、基板１００のエッジＰ１よりも内側となる位置であって、かつ基板１００のブロックの外縁Ｐ２よりも外側の位置である。
また、振込みマスク２００には、各半導体チップの端子領域１０８のパターンと同一パターンを有する円形状の複数の貫通孔が形成されている。貫通孔の径は、落とし込まれるマイクロボールの径よりも幾分大きい。図３（ａ）には、便宜上、ブロック１０４Ａの１つの半導体チップに対応する領域２４０に形成された貫通孔２４２のパターンが示されている。この例は、半導体チップの端子領域１０８が５×５のパターンであり、振込みマスクには、これに対応して５×５の貫通孔のパターンが形成されている。なお、他の貫通孔のパターンは、図中省略している。
一方、振込みマスク２００の裏面を構成する樹脂層２２０には、基板の各々の半導体チップに対応する領域２４０を露出するために矩形状にエッチングした開口２６０が形成されている。この開口２６０はエッチングにより形成され、これにより、振込みマスク２００の金属層２１０の貫通孔２４２が貫通する。なお、図４には、便宜上、ブロック１０４Ａに含まれる１つの半導体チップに対応する領域２４０に形成された開口２６０を示し、他の開口を図中省略している。また、理解を容易にするため樹脂層２２０が形成されている領域をハッチングで示している。
次に、振込みマスクを用いたマイクロボール搭載装置の動作について説明する。図５は、マイクロボール搭載装置の概略構成を示す断面図であるが、同図は、説明を分かり易くするため基板上の半導体チップを拡大して表示していることに留意すべきである。
マイクロボール搭載装置３００は、ステージ３１０と、ステージ３１０の両側にバックアップブロック３２０とを有する。また、ステージ３１０の内部には、振込みマスク２００をステージ側に引き付けるためのマグネット３３０が設けられている。基板１００は、その端子領域１０８が上方に開放されるようにモールド樹脂１１０がステージ３１０の載置面３１２に載置される。このとき、基板１００の端子領域１０８が形成された面（以下、マイクロボール搭載面という）は、バックアップステージ３２０の固定面３２２より幾分高くなっている。
次に、振込みマスク２００がマイクロボール搭載装置に取り付けられる。振込みマスク２００は、基板に対して位置合わせされ、振込みマスク２００の周縁部がバックアップブロック３２０の固定面３２２に固定される。固定方法は、例えば、真空吸着が用いられる。基板１００のマイクロボール搭載面が固定面３２２より突出しているため、振込みマスク２００の樹脂層２２０は、マイクロボール搭載面の所定領域を押圧する。振込みマスク２００の金属層２１０に形成されたスリット２３０、２３２、２３４、２３６は、基板エッジＰ１より内側であって、かつマイクロボールが搭載される領域よりも外側に位置している。これらのスリットにより振込みマスク２００には可撓性が与えられる。
さらに、周縁部が固定された振込みマスク２００の中央部は、その金属層２１０がマグネット３３０により引き付けられる。このため、マイクロボール搭載面は振込みマスク２００によってステージ３１０側に押圧され、振込みマスク２００とマイクロボール搭載面との間隔がほぼ一定にされる。こうして、振込みマスク２００と基板１００とが位置合わせされた状態にあるとき、振込みマスク２００に形成された貫通孔２４２が基板１００の端子領域１０８に整合されている。
基板１００に形成されたモールド樹脂の熱収縮等により基板に反りが生じると、基板エッジＰ１が上方に傾斜する。基板エッジＰ１は、図６に示すように、振込みマスク２００の樹脂層２２０に接触し、振込みマスク２００の周縁部を上方に持ち上げようとするが、振込みマスク２００の表面には、基板の長手方向および短手方向にスリット２３０、２３２、２３４、２３６が形成されているため、振込みマスク２００の剛性が低減され（フレキシビリティが増加し）、振込みマスク２００の周縁部が基板に倣い、かつ基板エッジＰ１が大きく上方に向けて反るのを抑制する。従って、従来と比較して、振込みマスク２００と基板のマイクロボール搭載面との間隔をほぼ一定に近接させることができる。
再び図５を参照し、振込みマスク２００上に供給装置からマイクロボール３８０が供給されると、マイクロボール３８０は、振込み用部材等により貫通孔２４２内に落とし込まれる。振込みマスクとマイクロボール搭載面との間隔は最適化されているため、マイクロボール３８０は、基板１００の端子領域１０８に正確に位置決めされ端子領域１０８上に搭載される。端子領域１０８には、フラックスまたははんだペーストが形成されていることが好ましい。
次に、マイクロボールが搭載された基板は、リフローされ、マイクロボール表面に形成されたはんだが溶融し端子領域１０６に接続される。次に、基板は、ブレードにより個々の半導体チップに切り落とされる。こうして、マイクロボール３８０が搭載されたＢＧＡパッケージが得られる。
次に、本発明の実施例に係る振込みマスクの他の構成例を説明する。図７は、振込みマスクの他の例を示す上面図である。振込みマスク４００は、スリットが一方の側面から他方の側面まで延在するのではなく、長手方向と短手方向に延びる矩形状パターンの閉じたスリット４１０であってもよい。さらに、好ましくは、長手方向と短手方向が交差する部分Ｒを曲線状にし、振込みマスクの張力を緩和するようにしてもよい。さらに、スリットは、上記以外の形状であっても良いが、好ましくは、振込みマスクを基板に対向させたとき、基板の中心線に対して線対称となるように形成される。これにより、基板の反りが一様に是正され、振込みマスクと基板との間隔にむらが生じ難くなる。
さらに、図８（ａ）に示すように、金属層２１０に形成されたスリット２３４の形状は凹部のような窪み４２２であってもよい。さらに、図８（ｂ）に示すように、スリット２３４に加えてスリット４２４を形成した複数のスリットであってもよい。さらに、図８（ｃ）に示すように、複数のスリットを形成する場合、スリット２３４の深さよりも浅いスリット４２６を形成するようにしてもよい。
本発明の好ましい実施の形態について詳述したが、本発明に係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
上記実施例では、ＢＧＡパッケージを例にしたが、本発明は、ＣＳＰパッケージやその他の表面実装型の半導体装置についても適用することができる。また、上記実施例では、振込みマスクが金属層と樹脂層の２層構造からなる例を示したが、振込みマスクは、単層構造であってもよいし、さらには３層以上の積層構造であってもよい。また、振込みマスクを構成する材料は、金属、プラスチック、セラミック等を用いることができる。さらに、基板上に実装された半導体チップは、トランスファーモールドによる成型のほかにもポッテイング等の封止であってもよい。
本発明に係る振込みマスクは、表面実装型の半導体装置を製造する半導体製造装置、特に、マイクロボールを搭載する搭載装置において利用される。
本発明の実施例に係る半導体装置の製造工程を示す概略フローである。 図２（ａ）は半導体チップが実装された基板を例示する平面図、図２（ｂ）は基板上の１つの半導体チップを樹脂でモールドしたときの断面図である。 図３（ａ）は、本発明の実施例に係る振込みマスクの上面図、図３（ｂ）はそのＢ−Ｂ線断面図である。 図３に示す振込みマスクの裏面図である。 本発明の実施例に係るマイクロボール搭載装置の概略構成を示す断面図である。 本発明の実施例に係る振込みマスクにより反りのある基板を押圧するときの動作を説明する図であり、同図（ａ）はマイクロボール搭載装置の側面図、同図（ｂ）はＣ部拡大図である。 本発明の実施例に係る他の振込みマスクの例を示す上面図である。 本発明の実施例に係る振込みマスクの他の例を示す図である。 従来のマイクロボールの搭載方法を説明する図であり、同図（ａ）は新空吸着ヘッドを利用する方法、同図（ｂ）は振込みマスクを利用する方法を説明する図である。 従来の振込みマスクを用いたマイクロボールの搭載方法の課題を説明する図である。
符号の説明
１００：基板
１０２：半導体チップ
１０４Ａ、１０４Ｂ、１０４Ｃ、１０４Ｄ：ブロック
１０６：ボンディングワイヤ
１０８：端子領域
１１０：モールド樹脂
２００：振込みマスク
２１０：金属層
２２０：樹脂層
２３０、２３２、２３４、２３６：スリット
２４０：１つの半導体チップに対応する領域
２４２：貫通孔
２６０：開口
３８０：マイクロボール

Claims (15)

  1. 基板と対向するように配置され、かつ基板の一面に形成された複数の端子領域に導電性ボールを落とし込むための複数の貫通孔が形成された薄板状のマスクであって、
    マスクの表面には、基板と対向したときに基板のエッジから内側であって、かつ前記複数の貫通孔が形成された領域よりも外側に、マスクの長手方向および短手方向に延びるスリットが形成されている、マスク。
  2. マスクは、金属層と樹脂層の積層構造を含み、前記スリットは、金属層に一定の深さで形成されている、請求項１に記載のマスク。
  3. 前記スリットは、マスクが基板に対向したときに基板の中心線に対して線対称に形成される、請求項１に記載のマスク。
  4. 長手方向および短手方向に延びるスリットは、その交差部分が曲線状である、請求項１に記載のマスク。
  5. 請求項１ないし４いずれか１つに記載のマスクと、
    マスクの周縁部を固定面上に固定する固定手段と、
    前記基板の一面が前記固定面から突出するように前記基板を載置面上に載置する載置手段とを含み、
    マスクの裏面は前記基板の一面と対向し、かつマスクの複数の貫通孔が前記基板の一面の複数の端子領域に整合される、半導体製造装置。
  6. 半導体製造装置はさらに、マスクの複数の貫通孔が形成された領域を載置面側に向けて付勢する付勢手段を含む、請求項５に記載の半導体製造装置。
  7. 前記付勢手段は、マグネットを含み、マグネットの磁力によりマスクを基板側に向けて付勢する、請求項６に記載の半導体製造装置。
  8. 前記基板の一面と対向する他面に、半導体チップを封止する樹脂が形成され、当該樹脂が前記載置面上に当接される、請求項５に記載の半導体製造装置。
  9. 基板の前記他面には、複数のモールド樹脂が形成されている、請求項８に記載の半導体製造装置。
  10. 半導体製造装置はさらに、マスクの表面に導電性ボールを供給する手段を含み、供給された導電性ボールは、マスクの各々の貫通孔を介して前記基板の一面に形成された端子領域に接続される、請求項６に記載の半導体製造装置。
  11. 基板の一面に形成された複数の端子領域に導電性ボールを接続する半導体装置の製造方法であって、
    請求項１ないし４いずれか１つに記載のマスクを用意し、
    基板の一面が露出されるように基板を載置面上に載置し、
    マスクの裏面と基板の一面が対向するように、かつ基板の複数の端子領域とマスクの複数の貫通孔とがそれぞれ整合するようにマスクの周縁部を固定し、
    導電性ボールをマスクの複数の貫通孔からを落とし込み、対応する端子領域に接続させる、工程を含む製造方法。
  12. 製造方法はさらに、前記基板の一面と対向する他面上に複数の半導体チップを実装する工程と、複数の半導体チップを樹脂で封止する工程とを含み、前記樹脂が載置面上に載置される、請求項１１に記載の製造方法。
  13. 製造方法はさらに、基板の端子領域に接続された金属端子をリフローする工程を含む、請求項１１に記載の製造方法。
  14. 製造方法はさらに、半導体チップ毎に基板を切断するシンギュレーション工程を含む、請求項１１に記載の製造方法。
  15. 導電性ボールは、表面にはんだ層を含み、基板の端子領域にはフラックスまたはペーストが形成されている、請求項１１に記載の製造方法。
JP2007039224A 2007-02-20 2007-02-20 マイクロボールマウンタ用の振込みマスク Active JP4282724B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007039224A JP4282724B2 (ja) 2007-02-20 2007-02-20 マイクロボールマウンタ用の振込みマスク
US12/033,128 US7882625B2 (en) 2007-02-20 2008-02-19 Transfer mask in micro ball mounter
PCT/US2008/054397 WO2008103714A2 (en) 2007-02-20 2008-02-20 Transfer mask in micro-ball mounter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007039224A JP4282724B2 (ja) 2007-02-20 2007-02-20 マイクロボールマウンタ用の振込みマスク

Publications (2)

Publication Number Publication Date
JP2008205169A true JP2008205169A (ja) 2008-09-04
JP4282724B2 JP4282724B2 (ja) 2009-06-24

Family

ID=39705396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007039224A Active JP4282724B2 (ja) 2007-02-20 2007-02-20 マイクロボールマウンタ用の振込みマスク

Country Status (3)

Country Link
US (1) US7882625B2 (ja)
JP (1) JP4282724B2 (ja)
WO (1) WO2008103714A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229577A (ja) * 2012-03-26 2013-11-07 Hitachi Maxell Ltd 配列用マスク
CN107535053A (zh) * 2015-03-25 2018-01-02 西万拓私人有限公司 用于制造电路的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7780063B2 (en) * 2008-05-15 2010-08-24 International Business Machines Corporation Techniques for arranging solder balls and forming bumps
JP5642473B2 (ja) * 2010-09-22 2014-12-17 セイコーインスツル株式会社 Ｂｇａ半導体パッケージおよびその製造方法
KR102029077B1 (ko) 2013-02-04 2019-10-07 삼성전자주식회사 패키지의 외부접속단자 형성 방법 및 이를 수행하기 위한 장치
DE102017105600A1 (de) * 2017-03-16 2018-09-20 Bruker Daltonik Gmbh Trennung von Tropfenflüssigkeit und davon umschlossenem sedimentierten Material

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3086066B2 (ja) * 1991-10-29 2000-09-11 富士通株式会社 クリーム状はんだの印刷方法及び電子部品のソルダリング方法
JP3366155B2 (ja) 1995-06-06 2003-01-14 株式会社日立製作所 バンプ形成方法及びバンプ形成装置
US6159770A (en) 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
JP4402810B2 (ja) 2000-05-25 2010-01-20 Ｊｕｋｉ株式会社 電子部品搭載機
JP2002170759A (ja) * 2000-12-01 2002-06-14 Nec Corp 電子ビーム・プロジェクション・リソグラフィ用マスクとその製造方法
KR20030019082A (ko) * 2001-08-27 2003-03-06 산요 덴키 가부시키가이샤 회로 장치의 제조 방법
TWI285524B (en) * 2003-03-10 2007-08-11 Hitachi Metals Ltd Method and apparatus for carrying electric conductive ball
US7032807B2 (en) * 2003-12-23 2006-04-25 Texas Instruments Incorporated Solder contact reworking using a flux plate and squeegee
JP2006108342A (ja) * 2004-10-05 2006-04-20 Seiko Epson Corp 半導体装置の製造方法及び半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229577A (ja) * 2012-03-26 2013-11-07 Hitachi Maxell Ltd 配列用マスク
CN107535053A (zh) * 2015-03-25 2018-01-02 西万拓私人有限公司 用于制造电路的方法
US10701810B2 (en) 2015-03-25 2020-06-30 Sivantos Pte. Ltd. Method for manufacturing a circuit

Also Published As

Publication number Publication date
US7882625B2 (en) 2011-02-08
US20080196226A1 (en) 2008-08-21
WO2008103714A2 (en) 2008-08-28
WO2008103714A3 (en) 2008-12-04
JP4282724B2 (ja) 2009-06-24

Similar Documents

Publication Publication Date Title
JP5151053B2 (ja) 半導体装置の製造方法
US20100089631A1 (en) Wiring board and manufacturing method of the same
US7408257B2 (en) Packaging chip and packaging method thereof
JP2015195263A (ja) 半導体装置及びその製造方法
JP4282724B2 (ja) マイクロボールマウンタ用の振込みマスク
JP2001223297A (ja) 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法
US20090102049A1 (en) Semiconductor device, layered type semiconductor device using the same, base substrate and semiconductor device manufacturing method
US8803304B2 (en) Semiconductor package and manufacturing method thereof
JP4271241B2 (ja) マイクロボール搭載装置
WO2009130958A1 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
JP2008153324A (ja) マイクロボール搭載方法および搭載装置
JP5642473B2 (ja) Ｂｇａ半導体パッケージおよびその製造方法
KR20020070107A (ko) 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법
JP3925503B2 (ja) 半導体装置
JPH10256417A (ja) 半導体パッケージの製造方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
JP2004006670A (ja) スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP5025443B2 (ja) 半導体装置の製造方法および半導体装置
JP4849136B2 (ja) 導電性ボールの搭載方法
JP4701563B2 (ja) 半導体チップ搭載基板及びそれを用いた半導体装置
KR100426493B1 (ko) 반도체 패키지 제조용 부재와, 이것을 이용한 반도체 패키지 제조방법
JPH118330A (ja) 半導体パッケージの製造方法
JP2006040983A (ja) 半導体装置の製造方法
JP2008010632A (ja) 半導体装置の製造方法、その製造方法で製造した半導体装置およびその製造方法に用いるシート
JP2019036671A (ja) 半導体リードフレーム、半導体リードフレームの製造方法、及び半導体リードフレーム製造装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090317

R150 Certificate of patent or registration of utility model

Ref document number: 4282724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250