JP2008187055A - 回路装置およびその製造方法 - Google Patents
回路装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008187055A JP2008187055A JP2007020136A JP2007020136A JP2008187055A JP 2008187055 A JP2008187055 A JP 2008187055A JP 2007020136 A JP2007020136 A JP 2007020136A JP 2007020136 A JP2007020136 A JP 2007020136A JP 2008187055 A JP2008187055 A JP 2008187055A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit device
- semiconductor substrate
- metal layer
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】再配線パターンを有する回路装置の放熱特性を向上させる。
【解決手段】回路装置10に使用される半導体基板20は、回路素子22および回路素子22に接続された電極24を有する。半導体基板20の主表面側において電極24に接続された突起部41を有する配線層40が設けられ、半導体基板20の主表面と反対側に金属層70が設けられている。相対的に高温となる金属層70の上に高放射率層80が設けられ、高温部分での放射による放熱が図られている。
【選択図】図1
【解決手段】回路装置10に使用される半導体基板20は、回路素子22および回路素子22に接続された電極24を有する。半導体基板20の主表面側において電極24に接続された突起部41を有する配線層40が設けられ、半導体基板20の主表面と反対側に金属層70が設けられている。相対的に高温となる金属層70の上に高放射率層80が設けられ、高温部分での放射による放熱が図られている。
【選択図】図1
Description
本発明は、回路装置およびその製造方法に関する。
従来の回路装置にはCSP(Chip Size Package)と呼ばれるものがある。このCSPによる回路装置は、一主面にLSI(回路素子)およびこれに接続された外部接続電極が形成された半導体ウエハ(半導体基板)をダイシングして個別化することにより形成される。このため、回路装置はLSIチップと同等のサイズにて配線基板に固着することが可能となり、回路装置が実装される側の配線基板を小型化することが可能となる。
近年、電子機器の小型化・高機能化に伴い、電子機器に使用される回路装置のさらなる小型化が求められている。こうした回路装置の小型化に伴い、配線基板に実装するための電極間の狭ピッチ化が不可欠となっている。回路装置の表面実装方法としては、回路装置の外部接続電極にはんだバンプを形成し、はんだバンプと配線基板の電極パッドとをはんだ付けするフリップチップ実装方法が知られている。フリップチップ実装方法では、はんだバンプ自体の大きさや、はんだ付け時のブリッジ発生などが制約となり、外部接続電極の狭ピッチ化に限界があった。近年では、このような限界を克服するために、回路装置に再配線を形成することによる外部接続電極の再配置が行われている。このような再配置の方法としては、たとえば、金属板をハーフエッチすることによって形成した突起構造を電極またはビアとし、金属板にエポキシ樹脂などの絶縁層を介して回路装置を装着し、突起構造に回路装置の外部接続電極を接続する方法が知られている(特許文献1参照)。
特開平9−289264号公報
回路装置の小型化が進むにつれ、発熱密度がさらに増大し、動作時の回路装置の温度がますます上昇する傾向にある。このため、回路装置を安定的に動作させるために、回路装置の放熱特性をより一層向上させることが不可欠となっている。
本発明はこうした課題に鑑みてなされたものであり、その目的は、再配線パターンを有する回路装置の放熱特性を向上させることができる技術の提供にある。
本発明のある態様は、回路装置である。当該回路装置は、回路素子および回路素子に電気的に接続された電極が形成された半導体基板と、半導体基板の主表面側において電極に電気的に接続された配線層と、半導体基板と配線層との間に設けられた絶縁層と、配線層に電気的に接続された外部電極と、半導体基板の主表面と反対側に設けられた金属層と、金属層の上に設けられた高放射率層と、を備えることを特徴とする。
上記態様において、金属層は、相対的に高温となる領域の表面が平坦であり、相対的に低温となる領域の表面に溝が形成されていてもよい。この場合、溝の一端が平坦な部分に接続されていてもよい。
本発明の他の態様は、回路装置の製造方法である。当該回路装置の製造方法は、回路素子および回路素子に電気的に接続された電極が形成された半導体基板の主表面側に絶縁層を介して配線層を形成する工程と、半導体基板の主表面と反対側に金属層を形成する工程と、金属層の上に高放射率層を形成する工程と、を備えることを特徴とする。上記態様において、記金属層を形成する工程が、配線層を圧着する工程と同時に行われてもよい。これによれば、回路装置の製造方法の工程を簡便化、短縮化し、製造コストを低減させることができる。ここで、高放射率層とは、放射率が0.8以上の物質からなる層をいう。
上記態様において、高放射率層が形成される前に、金属層の表面のうち、相対的に低温となる領域に溝を形成する工程をさらに備えてもよい。また、当該溝の一端が金属層の表面のうち、相対的に低温となる領域に接続されてもよい。
本発明によれば、回路装置の放熱特性を向上させることができる。
以下、本発明を具現化した実施の形態について図面を参照して説明する。
図1は、実施の形態に係る回路装置の概略断面図である。回路装置10は、主な構成として、半導体基板20、絶縁層30、配線層40、外部電極50、応力緩和層60、金属層70および高放射率層80を含む。本実施の形態の回路装置10は、後述するウエハレベルパッケージ技術により製造される。
半導体基板20としては、P型シリコン基板などが用いられる。半導体基板20の主表面S1(図1では下側)に、周知の技術によりLSIなどの回路素子22および回路素子22に電気的に接続された電極24が形成されている。電極24を除く半導体基板20の主表面S1の上(図1では下側)には保護膜26が形成されている。保護膜26として、シリコン酸化膜(SiO2)、シリコン窒化膜(SiN)などを用いることができる。
半導体基板20の主表面S1には、電極24および保護膜26の上に絶縁層30が形成されている。絶縁層30は、加圧したときに塑性流動を引き起こす材料、たとえばエポキシ系樹脂性硬化型樹脂からなる。絶縁層30に用いられるエポキシ系熱硬化型樹脂は、たとえば、温度160℃、圧力8MPaの条件下で、粘度が1kPa・sの特性を有する材料であればよい。温度160℃の条件下で、この材料を15MPaで加圧した場合に、加圧しない場合と比較して、樹脂の粘度が約1/8に低下する。これに対して、熱硬化前のBステージのエポキシ樹脂は、ガラス転移温度Tg以下の条件下では、樹脂を加圧しない場合と同程度に粘性がなく、加圧しても粘性は生じない。
配線層(再配線パターン)40は、絶縁層30の上に形成されている。より具体的には、配線層40は、電極24に対応する位置に設けられ、絶縁層30を貫通して電極24の露出面に接続する突起部(突起状の導体部)41と、この突起部41が一体的に設けられた再配線部42とを有する。配線層40として、たとえば、圧延された銅からなる圧延金属を用いることができる。銅からなる圧延金属は、めっき処理等によって形成された銅からなる金属膜と比較すると、機械的強度の点において強く、再配線のための材料として優れている。再配線部42の厚さは、たとえば、約30μmであり、突起部41の高さ(厚さ)は、たとえば、約60μmである。突起部41は、丸形に設けられ、半導体基板20の電極24との接触面となる先端部43と、先端部43に近づくにつれて径が細くなるように形成された側面部44とを備える。突起部41の先端部43の径および再配線との接続部の径は、たとえば、それぞれ約40μmΦおよび約60μmΦである。
本実施の形態では、絶縁層30の上に電極24と接続されておらず、再配線パターンとは無関係な放熱板90が設けられている。放熱板90は、熱伝導性の高い金属で形成され、配線層40と同様に、圧延された銅からなる圧延金属を用いることができる。放熱板90が設置される位置は、相対的に高温になる部分が好ましく、たとえば、回路素子22の下方が適当である。
配線層40の下面側には、はんだバンプなどの外部電極50が設けられている。これにより、外部電極50のピッチが電極24のピッチに比べて広げられている。また、放熱板90の下面側には放熱用のはんだボール92が設けられている。これにより、放熱板90およびはんだボール92が熱伝達経路となるので、回路装置10の放熱特性が向上する。
外部電極50とはんだボール92の間には、フォトソルダーレジスト層48が設けられている。フォトソルダーレジスト層48により、外部電極50およびはんだボール92をはんだ付けする際の熱によるダメージが軽減される。
半導体基板20の主表面S1と反対側に、応力緩和層60が設けられている。応力緩和層60は、エポキシ系熱硬化型樹脂などの熱伝導性が高い絶縁体で形成される。応力緩和層60の膜厚は、たとえば、30μmである。応力緩和層60により、回路装置10にかかる応力が緩衝され、回路装置10の反りが抑制される。
応力緩和層60の上に、金属層70が設けられている。金属層70として用いられる金属は、配線層40と同様であり、金属層70と配線層40とは熱膨張率が同等である。金属層70の形状および厚さは、配線層40の配線パターンに応じて定められる。たとえば200℃で配線層40を形成したときに、配線層40と半導体基板20との熱膨張率の差に起因して半導体基板20に生じる応力が、金属層70と半導体基板20との熱膨張率の差に起因して半導体基板20に生じる応力によって相殺される。
金属層70は、表面が平坦な平坦部分72と溝が形成された凹凸部分74を含む(図2参照)。平坦部分72は、相対的に高温となる領域(ホットスポット)に設置される。相対的に高温となる領域は、たとえば、発熱量の大きい回路素子22の上方にあたる部分である。
凹凸部分74に設けられた溝76は、回路装置10の周縁と平坦部分72とを結ぶ方向を向いており、一方の端76が平坦部分72に接続している。回路装置10が動作することにより発熱すると、空気の対流が発生し、回路装置10の周辺の空気が溝76を通って平坦部分72の方へ流れる。その際、空気が溝76を通るため、放熱面積が増大する。平坦部分72では、放射により放熱が行われるため、空気が上昇する流れが形成される。これにより、複雑な構造や部材を設けることなく、空気の自然対流により回路装置10を効率的に冷却することができる。
なお凹凸部分74に設けられた溝76は、応力緩和層60を貫通し、半導体基板20に達していてもよい。これによれば、空気が半導体基板20と直に接するため、半導体基板20の放熱性がより向上する。
なお、溝76の幅(隣接する溝76の間のフィン78の間隔)、およびフィン78の枚数の最適値は、それぞれ次式(1)および(2)によって表される(「電子機器の放熱問題を解決する熱対策計算とシミュレーション技術」国峯尚樹著、技術情報協会1351、134頁参照)。
金属層70の最表面は、高放射率層80によって被覆されている。高放射率層80は、放射率が0.8以上、より好ましくは放射率が0.9以上の材料で形成される。高放射率層80の材料としては、エアログレイズ(黒色Z306、ロードケミカル社製)、ニッペノバ500アストロブラック(アストロブラック、ニッサンペイント社製)などの黒色塗料、酸化銅(放射率0.8)、酸化鉄(放射率0.9)などの金属酸化物、モリブデン(放射率0.9)、チタニウム(放射率0.8)、黒色銅、黒褐色銅などの金属類が挙げられる。
このように、金属層70の最表面を高放射率層80によって被覆することにより、回路装置10に蓄積した熱が放射伝熱により放熱されやすくなるため、回路装置10の放熱特性が向上する。また、相対的に高温となる領域の金属層70の表面が平坦になっていることにより、高温領域での放射による放熱がより効率的に行われる。
(製造方法)
まず、図3(A)に示すように、図1の突起部41の高さと再配線部42の厚さとの和より厚い銅板100を用意する。ここでは、銅板100の厚さは約300μmである。銅板100として、圧延された銅からなる圧延金属を用いることができる。
まず、図3(A)に示すように、図1の突起部41の高さと再配線部42の厚さとの和より厚い銅板100を用意する。ここでは、銅板100の厚さは約300μmである。銅板100として、圧延された銅からなる圧延金属を用いることができる。
次に、図3(B)に示すように、周知のリソグラフィ法を用いて、スクライブライン120によって区画された各回路装置形成領域R内の突起部形成領域にレジストマスク110を形成する。ここで、突起部形成領域の配列は、回路装置形成領域内に設けられる電極の位置に対応している。
次に、図3(C)に示すように、レジストマスク110をマスクとしてエッチング処理を行い、銅板100に所定パターンの突起部41を形成する。この際、エッチング条件を調整することにより、先端部43に近づくつれて径が細くなる側面部44を有する突起部41を形成する。ここでは、突起部41の高さは約60μmとし、突起部41の先端部43の径および再配線との接続部の径は、それぞれ約40μmΦおよび約60μmΦとする。なお、レジストマスク110に代えて銀(Ag)などの金属マスクを用いてもよい。これによれば、銅板100とのエッチング選択比が十分確保されるため、突起部41のパターニングのさらなる微細化を図ることができる。
レジストマスク110を剥離した後、図3(D)に示すように、突起部41が設けられた面と反対側に、周知のリソグラフィ法を用いて各回路装置形成領域内の再配線パターン形成領域および放熱板形成領域にレジストマスク112を形成する。
次に、図3(E)に示すように、レジストマスク112をマスクとしてハーフエッチ加工を行うことにより、再配線パターン形成領域および放熱板形成領域を除く銅板100を選択的に除去した後、図3(D)に示したレジストマスク112を除去する。これにより、一方の面に突起部41が形成され、他方の面に突起部41に対応する再配線部42および放熱板90が形成された銅板100が得られる。
以上の工程により製造した銅板100を別途用意しておき、これを以下に説明する実施の形態に係る回路装置の製造プロセスに用いる。
まず、図4(A)に示すように、一方の表面に回路素子22、電極24、保護膜26を有する半導体基板20がマトリクス状に形成された半導体ウエハ200を用意する。なお、半導体ウエハ200は、図5に示すように、複数のスクライブライン120によって複数の回路装置形成領域Rに区画されている。この回路装置形成領域Rのそれぞれに回路装置が形成される。
次に、図4(B)に示すように、半導体基板20の上面側に、ラミネート装置を用いて、応力緩和層60を積層する。応力緩和層60は、エポキシ系熱硬化樹脂などの絶縁体で形成される。応力緩和層60の膜厚は、たとえば、30μmである。
次に、図4(C)に示すように、応力緩和層60の上に金属層70を載置する。なお、応力緩和層60は、金属層70を接着する接着層としても機能する。金属層70は、図1に示した配線層40と同様に銅で形成され、金属層70と配線層40とは熱膨張率が同等である。金属層70の形状および厚さは、配線層40の配線パターンに応じて定められる。本実施の形態で用いられる金属層70は、図2に示したように、表面が平坦な平坦部分72と溝が形成された凹凸部分74を含む。平坦部分72は、相対的に高温となる領域(ホットスポット)に設置される。相対的に高温となる領域は、たとえば、発熱量の大きい回路素子22の上方にあたる部分である。凹凸部分74に設けられた溝76は、回路装置10の周縁と平坦部分72とを結ぶ方向を向いており、一方の端76が平坦部分72に接続している。凹凸部分74の溝76は、たとえば、周知のリソグラフィ法およびエッチング法により形成することができる。一方、半導体基板20の下面側において、半導体基板20と、銅板100との間に絶縁層30を狭持する。絶縁層30の厚さは、突起部41の高さと同程度の約60μmである。
次に、図4(D)に示すように、プレス装置を用いて加圧成形することにより、半導体基板20、金属層70、絶縁層30および銅板100を一体化する。プレス加工時の圧力および温度は、それぞれ約5MPaおよび200℃である。プレス加工により、絶縁層30の粘度が低下し、絶縁層30は塑性流動を起こす。これにより、突起部41が絶縁層30を貫通し、突起部41と半導体基板20の電極24とが電気的に接続される。この際、突起部41の側面部44が先端部43に近づくにつれて径が細くなるように形成されているので、突起部41が絶縁層30にスムースに貫通する。
また、半導体基板20には、配線層40と反対側に金属層70が設けられているため、プレス加工の冷却過程において半導体基板20と配線層40との熱膨張率の差により半導体基板20が受ける応力と、半導体基板20と配線層40との熱膨張率の差により半導体基板20が受ける応力とが均衡する。このため、半導体基板20が反ることが抑制され、半導体基板20の平面性が向上する。
次に、図6(A)に示すように、銅板100の下面全体をエッチングすることにより、再配線に不要な部分を除去するとともに、配線層40の厚さを調整する。本実施の形態の配線層40の厚さは約30μmである。
次に、図6(B)に示すように、表面粗化剤などを用いて、配線層40の表面を粗化した後、ラミネート装置を用いて配線層40および絶縁層30の上に、フォトソルダーレジスト層48を積層する。
次に、図6(C)に示すように、外部電極形成領域を除くフォトソルダーレジスト層48を露光機を用いて選択的に硬化させた後、現像により外部電極形成領域を除去する。この後、UV照射により、フォトソルダーレジスト層48をさらに硬化させる。
次に、図7(A)に示すように、金属層70の上に高放射率層80を形成する。たとえば、高放射率層80として上述した黒色塗料を用いる場合には、周知の塗布技術により金属層70に黒色塗料を塗布する。高放射率層80としてモリブデン、チタニウムなどの金属類を用いる場合には、蒸着法、スパッタ法などを用いることができる。
次に、図7(B)に示すように、はんだ印刷法を用いて、配線層40に外部接続端子として機能する外部電極(はんだボール)50を形成するとともに、放熱板90にはんだボール92を形成する。具体的には、樹脂とはんだ材をペースト状にした「はんだペースト」をスクリーンマスクにより所望の箇所に印刷し、はんだ溶融温度に加熱することで、外部電極50およびはんだボール92を形成する。あるいは、他の方法として、配線層40および放熱板90側にフラックスを予め塗布しておき、はんだボールを配線層40および放熱板90にマウントしてもよい。
次に、図7(C)に示すように、複数の回路装置形成領域Rを区画するスクライブライン120に沿って、半導体ウエハの裏面(上面側)から半導体ウエハをダイシングすることにより半導体基板20と同じ外形寸法を有する回路装置に個別化する。この後、薬液による洗浄処理を行うことで、ダイシング時に発生する残渣などを除去する。
以上説明した工程により、図1に示した実施の形態に係る回路装置が製造される。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
例えば、上述の実施の形態では、図3のように、銅板100の一方の面に突起部41を形成し、銅板100の他方の面に再配線部42を形成した後に、銅板100を半導体基板20に圧着している。この他、一方の面に突起部41が設けられ、他方の面が平坦な銅板100を半導体ウエハに圧着した後、フォトリソグラフィ法を用いて、銅板100の下面側を選択的に除去することにより再配線部42を形成してもよい。
10 回路装置、20 半導体基板、24 電極、26 保護膜、30 絶縁層、40 配線層、48 フォトソルダーレジスト層、50 外部電極、60 応力緩和層、70 金属層、80 高放射率層。
Claims (7)
- 回路素子および前記回路素子に電気的に接続された電極が形成された半導体基板と、
前記半導体基板の主表面側において前記電極に電気的に接続された配線層と、
前記半導体基板と前記配線層との間に設けられた絶縁層と、
前記配線層に電気的に接続された外部電極と、
前記半導体基板の主表面と反対側に設けられた金属層と、
前記金属層の上に設けられた高放射率層と、
を備えることを特徴とする回路装置。 - 前記金属層は、相対的に高温となる領域の表面が平坦であり、相対的に低温となる領域の表面に溝が形成されていることを特徴とする請求項1に記載の回路装置。
- 前記溝の一端が平坦な部分に接続されていることを特徴とする請求項2に記載の回路装置。
- 回路素子および前記回路素子に電気的に接続された電極が形成された半導体基板の主表面側に絶縁層を介して配線層を形成する工程と、
前記半導体基板の主表面と反対側に金属層を形成する工程と、
前記金属層の上に高放射率層を形成する工程と、
を備えることを特徴とする回路装置の製造方法。 - 前記金属層を形成する工程が、前記配線層を圧着する工程と同時に行われることを特徴とする請求項4に記載の回路装置の製造方法。
- 前記高放射率層が形成される前に、前記金属層の表面のうち、相対的に低温となる領域に溝を形成する工程をさらに備えることを特徴とする請求項4または5に記載の回路装置の製造方法。
- 前記溝の一端が前記金属層の表面のうち、相対的に低温となる領域に接続されることを特徴とする請求項6に記載の回路装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007020136A JP2008187055A (ja) | 2007-01-30 | 2007-01-30 | 回路装置およびその製造方法 |
US12/022,487 US20080203557A1 (en) | 2007-01-30 | 2008-01-30 | Semiconductor module and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007020136A JP2008187055A (ja) | 2007-01-30 | 2007-01-30 | 回路装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008187055A true JP2008187055A (ja) | 2008-08-14 |
Family
ID=39729890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007020136A Withdrawn JP2008187055A (ja) | 2007-01-30 | 2007-01-30 | 回路装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008187055A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010143320A1 (ja) * | 2009-06-12 | 2010-12-16 | 東洋ガラス株式会社 | ガラス成形金型、その製造方法、及びガラス成形体の製造方法。 |
-
2007
- 2007-01-30 JP JP2007020136A patent/JP2008187055A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010143320A1 (ja) * | 2009-06-12 | 2010-12-16 | 東洋ガラス株式会社 | ガラス成形金型、その製造方法、及びガラス成形体の製造方法。 |
JP2010285318A (ja) * | 2009-06-12 | 2010-12-24 | Toyo Glass Co Ltd | ガラス成形金型、その製造方法、及びガラス成形体の製造方法。 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4895054B2 (ja) | 電子部品の実装方法 | |
JP5091600B2 (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
JP4950693B2 (ja) | 電子部品内蔵型配線基板及びその実装部品 | |
WO2010067610A1 (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
WO2007063954A1 (ja) | 回路装置および回路装置の製造方法 | |
JP5830702B2 (ja) | 回路装置の製造方法 | |
JP2017212376A (ja) | 半導体装置、半導体装置の製造方法 | |
JP2010087229A (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
US20080203557A1 (en) | Semiconductor module and method of manufacturing the same | |
JP2008053693A (ja) | 半導体モジュール、携帯機器、および半導体モジュールの製造方法 | |
JP2009158830A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JPWO2008142839A1 (ja) | 半導体チップ | |
JP4513973B2 (ja) | 半導体装置の製造方法 | |
JP2008218521A (ja) | 回路装置およびその製造方法 | |
JP2008187055A (ja) | 回路装置およびその製造方法 | |
JP5295211B2 (ja) | 半導体モジュールの製造方法 | |
JP5075424B2 (ja) | 電子部品内蔵型配線基板の製造方法 | |
JP3459622B2 (ja) | 電子部品の製造方法 | |
JP5258208B2 (ja) | 回路装置及びその製造方法 | |
JP5289921B2 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP2008187152A (ja) | 回路装置およびその製造方法 | |
JP2008294415A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP4817548B2 (ja) | 半導体装置およびその接続構造 | |
JP2016100555A (ja) | 電子装置 | |
JP5140565B2 (ja) | 素子搭載用基板、半導体モジュール、および携帯機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091204 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110111 |