JP2008182085A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2008182085A
JP2008182085A JP2007014895A JP2007014895A JP2008182085A JP 2008182085 A JP2008182085 A JP 2008182085A JP 2007014895 A JP2007014895 A JP 2007014895A JP 2007014895 A JP2007014895 A JP 2007014895A JP 2008182085 A JP2008182085 A JP 2008182085A
Authority
JP
Japan
Prior art keywords
wiring
gnd
layer
signal
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007014895A
Other languages
English (en)
Inventor
Masato Tobinaga
真人 飛永
Takashi Minagawa
高志 皆川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007014895A priority Critical patent/JP2008182085A/ja
Publication of JP2008182085A publication Critical patent/JP2008182085A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】分岐部分を持つ信号配線において、分岐前後でインピーダンス不整合が起こり、分岐前後でGNDを通じてのリターン電流の経路が分断されるため信号品質の低下と不要輻射が発生する。
【解決手段】ベタGND201と、分岐前後の信号配線203、204a、204bと、GND配線202をこの順で多層配置し、ベタGND201は信号配線203、204a、204bに全面的に対向配置され、GND配線202は分岐前信号配線203に対向配置されている。GND配線202の幅を調節することにより、配線インピーダンス整合を取ることが出来る。
【選択図】図1

Description

本発明は、DTVレコーダー、DVDレコーダーなどに用いられる配線基板に関するものである。
近年、DTVレコーダー、DVDレコーダー、ムービーなどの電子機器で流れる信号の高速化が進み、それに伴い高速信号の信号品質の確保と不要輻射の抑制の両立が困難となってきている。
また、電子機器の小型化、高機能化が進み、ある一つのLSIから出力される高速信号を複数のLSIに伝送する必要が増加している。
一般的に一個のドライバLSIからN個のレシーバLSIに、クロック信号、トリガー信号などの信号を伝送する場合、それら信号を伝送するための信号配線を途中で分岐することになるが、その分岐後の各配線の配線インピーダンスと分岐前の配線インピーダンスが等しい場合、その分岐の前後で配線インピーダンスが理論的に約N倍になってしまうので、そのままでは、分岐前後の配線インピーダンス整合がとれない。そこで配線インピーダンスの整合を取るためには、分岐前の配線インピーダンスが、分岐後の配線インピーダンスの1/Nになっている必要がある。
そのために、従来、分岐前後で、信号配線やGND配線が存在する層を異ならせる、あるいは、分岐前後で、信号配線幅を変更することで、配線インピーダンスの整合を取っていた。
しかし、分岐前後で、信号配線やGND配線が存在する層を異ならせると、リターン電流が戻るGND配線が分岐前後で分断されてしまうという問題が生じる。
その対策として、従来、分岐前後で、信号配線やGND配線が存在する層を異ならせること無く、不要輻射が発生する可能性が信号波長の四分の1の長さである分岐部分を持つ分岐配線を用いて方向性結合器を形成することによって、配線インピーダンスを整合させて、信号品質を確保するという方式が提案されている(特許文献1参照)。
図6は、特許文献1に開示された従来の配線基板を説明した図である。1101はドライバLSIを示し、1102a、1102bはレシーバLSIを示し、1103は主配線を示し、1104a、1104bは分岐配線を示す。また、1105は基板である。
この従来の配線基板においては、主配線1103と分岐配線1104a、1104bにより方向性結合器を形成し、これにより配線インピーダンスの整合を取っている。また分岐配線1104a、1104bにより方向性結合器を使用することで、結合用に余分な部品を用いる必要が無い。
特開2004−193820号公報
しかしながら、特許文献1の構成では、方向性結合器を形成するために、配線パターンの占有する領域が多くなる上、主配線と接続されていない分岐配線が不要輻射の要因となる可能性がある。
本発明は、上述した従来技術の課題を解決するもので、信号品質を維持しながら、不要輻射の抑制を可能とする配線基板を提供することを目的とするものである。
第1の本発明は、一つの電子部品(LSI)から複数の電子部品(LSI)へ信号を伝送するための、同一の層に形成された、一つの分岐前信号配線及び複数の分岐後信号配線とで構成された信号配線と、
前記信号配線の存在する層と異なる層に配置され、前記分岐前信号配線と分岐後信号配線に対向配置されたベタGNDと、
前記信号配線が形成された層を基準として、前記ベタGNDの配置された層とは反対側の層に形成され、前記分岐前信号配線に対向して配置されたGND配線と、を備え、
前記分岐前信号配線は、前記GND配線と前記ベタGNDにより挟み込まれている、
配線基板である。
第2の本発明は、前記信号配線の存在する層と前記ベタGNDの存在する層との間の距離が、前記信号配線の存在する層と前記GND配線の存在する層との間の距離よりも短い、第1の本発明の配線基板である。
第3の本発明は、前記信号配線の存在する層と前記ベタGNDの存在する層とが隣接している、第1の本発明の配線基板である。
第4の本発明は、前記分岐前信号配線の配線インピーダンスの大きさが、前記GND配線の配線幅の大きさによって調整されてなる、第1の本発明の配線基板である。
本発明では、このように、分岐前後の配線インピーダンスの整合を取ることにより信号品質を維持しながら、分岐前後でリターン電流が分断されることを防ぐことにより不要輻射の抑制が可能である。
本発明によれば、分岐のある信号配線が存在する配線基板において、高速信号の信号品質を維持しながら不要輻射の抑制を行う事が可能となる。
以下に本発明を実施するための具体的な形態について、図面を参照しながら説明する。
(実施の形態1)
以下本発明の実施の形態1について図1から図5を用いて説明する。
図1は、本発明の実施の形態1の配線基板の上方からの一部透視斜視図、図2(a)、(b)は、本発明の実施の形態1における、分岐前と分岐後の各層の位置関係を示すための構成図であって、(a)は、図1において、分岐前の信号配線に沿った簡略断面図、(b)は、図1において、分岐後の信号配線に沿った略示断面図、図3は、GND配線の幅を変化させた時の分岐前の信号配線の配線インピーダンスの値の変化を示したグラフ、図4(a)、(b)、(c)は、本発明の実施の形態1を解析するための解析モデルを示す図であって、(a)は分岐前の実際にシミュレーションを行う基板の解析モデルを示す図、(b)は分岐後の実際にシミュレーションを行う基板の解析モデルを示す図、(c)は、トポロジー図(配線略示図)、図5は、図4の解析条件下での、多層基板における波形解析の結果グラフである。 図1において、101はドライバLSIを示し、102a、102bはレシーバLSIを示し、また、105は基板である。これらLSI101、102a、102bは、基板105の上面に設置されている。
さらに、図2に示すように、基板105内部の最上位置には、ベタGND201が配置され、その下に信号配線203、204a、204bが配置され、その下には、GND配線202が配置されている。
ここで、203は分岐前の信号配線であり、204a、204bは分岐後の信号配線であって、それぞれ同一の層に配置されている。また、ベタGND201は、分岐前信号配線203、分岐後信号配線204a、204bが存在する層の上方であって隣接する層に形成され、分岐前信号配線203、分岐後信号配線204a、204bに対して、全面的に覆うように対向して配置されている。
他方、GND配線202は、ベタGND201の形成されている層と異なる層、すなわち、分岐前信号配線203、分岐後信号配線204a、204bの形成された層の下方の隣接する層に形成されている。つまり、分岐前信号配線203、分岐後信号配線204a、204bの形成された層を基準として、ベタGND201の形成された層の反対側の層に配置されている。このGND配線202は、分岐前信号配線203に対して、対向して覆うように配置されている。
なお、図1において、210は、ベタGND201とGND配線202を接続するビアホールである。
また、ドライバLSI101は分岐前信号配線203にビアホール211により接続され、レシーバLSI102a、102bは分岐後信号配線204a、204bにビアホール212、212により接続されている。
また、GND配線202と同じ層、あるいはさらに下の層には、一般信号層205が配置されている。
さらに、図2から分かるように、ベタGND201が存在する層と分岐前信号配線203、分岐後信号配線204a、204bが存在する層との距離hは、GND配線202が存在する層と分岐前信号配線203、分岐後信号配線204a、204bが存在する層との距離hよりも小さくなっている。
一般的に、信号配線の上下にGNDがある場合、信号配線に近いGNDの方にリターン電流が流れる。そこで、上記構造を採用することによって、リターン電流が流れるGNDをベタGND201にするため、距離hを距離hより小さく設定している。これによってリターン電流が分断されることを抑制することが出来る。 次に、上述した構造を有する配線基板において、配線インピーダンスの整合が取れることを説明する。図3は、GND配線202の幅を変化させた時の分岐前信号配線203の配線インピーダンスの変化を示したグラフである。なお、図3の例では、9層ビルドアップ基板を仮定し、分岐前信号配線203、分岐後信号配線204a、204bの存在する層を3層とし、ベタGND201を2層に、GND配線202を4層に配置した。なお、距離h1、距離hの大きさは、それぞれ、45μm、65μmである。
また、分岐前信号配線203の配線幅を75μm、分岐後信号配線204a、204bの配線幅を75μm、9層ビルドアップ基板のビルドアップ層の誘電率を3.3、コア層の誘電率を4.7としている。また、GND配線202の幅の変化は、20μmから2000μmまでとした。
その結果、約36Ωインピーダンスから44Ωインピーダンスまで、分岐前信号配線203の配線インピーダンスの変化が得られた。
図3のグラフから、GND配線202の幅を変化させることで、約9Ωインピーダンスの調節が可能となることが分かる。
さらに、図4、図5で実際の基板を想定した時の解析条件と解析結果を示す。
図4は今回解析する基板の条件を示す。上述したように、図4(a)、(b)、(c)は、本発明の実施の形態1を解析するための解析モデルを示す図であって、(a)は分岐前の実際にシミュレーションを行う基板の解析モデルを示す図、(b)は分岐後の実際にシミュレーションを行う基板の解析モデルを示す図、(c)は、配線状態をシンボリックに描いたトポロジー図(配線略示図)である。
本基板は、8層基板であって、分岐前信号配線203の幅は75μm、分岐後信号配線204a、204bの幅は75μm、GND配線202の幅は100μmとしている。また、ビルドアップ基板のビルドアップ層の誘電率を3.3、コア層の誘電率を4.7としている。
なお、実際のLSIの替わりに4[pF]の負荷容量をおいている。
また、図4(c)のトポロジー図から分かるように、流す信号を、1.8V、50MHzのパルス信号とし、分岐前信号配線203の長さを40mmとし、分岐後信号配線204a、204bの長さ(横方向)を、15mmとした。なお黒丸は測定点を示す。
図5は、縦軸が上記測定点からの出力結果(単位V)であり、横軸は時間(ns)である。実線は、100μmの幅のGND配線202が設けられた場合の出力を示し、点線は、GND配線202がまったく配置されていない場合の出力を示す。
この解析結果より分かるように、点線の結果の場合の方が実線で示す場合よりオーバーシュートやアンダーシュートが大きいことがわかる。
したがって、上述のようなGND配線202を用いる事で、オーバーシュート、アンダーシュートを低減し、信号品質の低下を防止できることが可能となる。
すなわち、ベタGND201を信号配線203、204a、204bに流れる電流のリターン経路とすることが出来、このことにより、分岐前後で電流のリターン経路が分断されることがないので、不要輻射の発生を抑止する事も可能となる。
さらにまた、GND配線202の線幅を変化させる事で、分岐前信号配線の配線インピーダンスを調節する事が可能であるので、分岐前後のインピーダンス整合をとる事が可能になり、信号品質の低下を防ぐことが可能である。
なお、本実施の形態1では、ベタGND201とGND配線202は分岐前信号配線203、分岐後信号配線204a、204bの存在する層に隣接する層としているが、4層以上の基板においては、分岐前信号配線203、分岐後信号配線204a、204bの存在する層とベタGND201、あるいは分岐前信号配線203、分岐後信号配線204a、204bの存在する層とGND配線202の存在する層とをそれぞれ隣接させる必要はない。
なおまた、上記実施の形態1ではLSIを例にとって説明したが、LSI以外の電子部品にも本発明は適用できる。
また、本発明の対象となる信号は、クロック信号、同期信号、あるいはトリガー信号に限らず、分岐接続が必要な回路信号に適用可能である。
本発明にかかる配線基板は、不要輻射の抑制と高速信号の信号品質の確保を同時に実現する事が可能であるので、デジタルテレビ、携帯電話など様々な電子機器に使用する事が可能である。
本発明の実施の形態1における配線基板の上方斜視図 (a)、(b)本発明の実施の形態1における多層基板の層構成図 本発明の実施の形態1における多層基板のGND配線の幅を変化させた時の配線インピーダンスの値の変化を示したグラフ 本発明の実施の形態1における多層基板について解析するための解析モデルを示す図であって、(a)は分岐前の実際にシミュレーションを行う基板の解析モデルを示す図、(b)は分岐後の実際にシミュレーションを行う基板の解析モデルを示す図、(c)は、トポロジー図(配線略示図) 本発明の実施の形態1における、図4の解析条件下での、多層基板における波形解析の結果を示すグラフ 従来の配線基板の上方斜視図
符号の説明
101 ドライバLSI
102a、102b レシーバLSI
105 基板
201 ベタGND
202 GND配線
203 分岐前信号配線
204a、204b 分岐後信号配線
205 一般信号層
210、211、212 ビアホール
1101 ドライバLSI
1102a、1102b レシーバLSI
1103 主配線
1104a、1104b 分岐配線
1105 基板




Claims (4)

  1. 一つの電子部品から複数の電子部品へ信号を伝送するための、同一の層に形成された、一つの分岐前信号配線及び複数の分岐後信号配線とで構成された信号配線と、
    前記信号配線の存在する層と異なる層に配置され、前記分岐前信号配線と分岐後信号配線に対向配置されたベタGNDと、
    前記信号配線が形成された層を基準として、前記ベタGNDの配置された層とは反対側の層に形成され、前記分岐前信号配線に対向して配置されたGND配線と、を備え、
    前記分岐前信号配線は、前記GND配線と前記ベタGNDとにより挟み込まれている、
    配線基板。
  2. 前記信号配線の存在する層と前記ベタGNDの存在する層との間の距離は、前記信号配線の存在する層と前記GND配線の存在する層との間の距離よりも短い、請求項1記載の配線基板。
  3. 前記信号配線の存在する層と前記ベタGNDの存在する層とは隣接している、請求項1記載の配線基板。
  4. 前記分岐前信号配線の配線インピーダンスの大きさは、前記GND配線の配線幅の大きさによって調整されてなる、請求項1記載の配線基板。
JP2007014895A 2007-01-25 2007-01-25 配線基板 Pending JP2008182085A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007014895A JP2008182085A (ja) 2007-01-25 2007-01-25 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007014895A JP2008182085A (ja) 2007-01-25 2007-01-25 配線基板

Publications (1)

Publication Number Publication Date
JP2008182085A true JP2008182085A (ja) 2008-08-07

Family

ID=39725744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007014895A Pending JP2008182085A (ja) 2007-01-25 2007-01-25 配線基板

Country Status (1)

Country Link
JP (1) JP2008182085A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020205407A (ja) * 2019-06-11 2020-12-24 キヤノン株式会社 プリント回路板、プリント配線板、電子機器、及び画像形成装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020205407A (ja) * 2019-06-11 2020-12-24 キヤノン株式会社 プリント回路板、プリント配線板、電子機器、及び画像形成装置
JP7124007B2 (ja) 2019-06-11 2022-08-23 キヤノン株式会社 プリント回路板、プリント配線板、電子機器、及び画像形成装置

Similar Documents

Publication Publication Date Title
US9949360B2 (en) Printed circuit board design for high speed application
JP5201206B2 (ja) 多層プリント配線基板
US7501583B2 (en) Low noise multilayer printed circuit board
EP2654387B1 (en) Printed circuit board
US8860527B2 (en) Equalizer circuit and printed circuit board
JP2007150000A (ja) プリント配線板
JP2007035710A (ja) 多層プリント配線板
JPH11233951A (ja) プリント配線板
JP4880360B2 (ja) プリント配線板
JP2010135374A (ja) 多層プリント配線基板
JP2006024653A (ja) 貫通基板および貫通基板の製造方法
JP5686630B2 (ja) プリント配線板、光通信モジュール、光通信装置、モジュール装置および演算処理装置
EP1594353A1 (en) High frequency multilayer printed wiring board
JP4371766B2 (ja) プリント配線板
JP2008182085A (ja) 配線基板
JP4626339B2 (ja) プリント基板、デジタルアナログ混成回路およびシールドパターン
US8093504B2 (en) Circuit board structure employing ferrite element
JP2010027437A (ja) 低クロストークノイズコネクタ
JP4957543B2 (ja) プリント回路基板
JP2008010673A (ja) Icパッケージ
JP6733911B2 (ja) プリント配線基板、電子部品付きプリント配線基板
JP2013115110A (ja) 段差構造のプリント配線板
JP2007324511A (ja) 差動インピーダンス整合プリント配線板
JP2007158243A (ja) 多層プリント回路基板
JP2005310885A (ja) プリント配線板