JP2008172142A - 半導体集積回路装置およびその設計方法 - Google Patents

半導体集積回路装置およびその設計方法 Download PDF

Info

Publication number
JP2008172142A
JP2008172142A JP2007005794A JP2007005794A JP2008172142A JP 2008172142 A JP2008172142 A JP 2008172142A JP 2007005794 A JP2007005794 A JP 2007005794A JP 2007005794 A JP2007005794 A JP 2007005794A JP 2008172142 A JP2008172142 A JP 2008172142A
Authority
JP
Japan
Prior art keywords
wiring
power supply
basic cell
basic
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007005794A
Other languages
English (en)
Inventor
Yasuyo Sokawa
康代 曽川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007005794A priority Critical patent/JP2008172142A/ja
Priority to US11/907,323 priority patent/US20090065889A1/en
Publication of JP2008172142A publication Critical patent/JP2008172142A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】信号配線等の配線混雑を回避できる基本セル構造を有する半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置において、半導体素子が配線によって結線されてなり、所定の機能を有する基本セル１が、複数個構成されている。各基本セル１は、平面視で多角形の形状を有する。また、電源配線２が、当該基本セル１の内部に設けられている。
【選択図】図１

Description

本発明は、半導体集積回路装置に関し、特に、ＡＳＩＣ（Application Specific Integrated Circuit：特定用途向けIC）設計に適用し、半導体集積回路を最適化する技術に関する。
ＡＳＩＣ設計には、ゲートアレイ方式、スタンダードセル方式、カスタム方式等の設計方式がある（例えば、特許文献１を参照）。例えばスタンダードセル方式は、予め最適な設計がなされた複数種類の機能を有する基本セル群を電源配線及び信号配線等の配線で結線する方式である。
スタンダードセル方式では、図９に示すような、平面形状が方形であり、その上下辺が電源配線６１，６２である基本セルを、図１０に示すように行列状に配置する。そして、各基本セルの電源配線に電源の供給元である電源回路を接続する。これによって、電源が各基本セルに供給される。電源回路から各基本セルの電源配線への電源供給は、ストラップ電源と呼ばれる一方向に電源幹線をもつ構造、メッシュ電源と呼ばれる格子状に電源幹線をもつ構造（例えば、特許文献２を参照）などによって実現される。
特開平８−２３０２９号公報 特開２０００−８２７４３号公報
ところが従来では、基本セルの上下辺に電源配線が設けられていたため、図１０に示すように、基本セル同士を信号配線６３，６４等の配線で結線する場合、基本セルの電源配線６５を通過する必要が生じる場合が多かった。このような場合には、信号配線６３，６４は、電源配線６５とは異なる配線層を用いて設ける必要がある。したがって、配線混雑が発生しやすいという問題があった。
また従来では、基本セルを配置した後の配線工程において、配線混雑を解消したりタイミング収束をしたりするための手段の一つとして、基本セルを移動する処理を行っていた。ところがこの場合には、該当する基本セルに関する全ての配線を、一旦切断し再度結線することが必要となる。このため、設計工数が大きくなってしまうという問題があった。
本発明は、上記のような従来の問題点に鑑みてなされたものであり、信号配線等の配線混雑を回避でき、かつ、基本セルの移動等による配線の切断・結線に起因する工数の増加を抑制することができる、基本セル構造を有する半導体集積回路装置を提供することを目的とする。
本発明は、半導体基板の主面上に半導体素子が設けられ、その上層に電源配線及び信号配線等の配線を配置するための積層構造の配線層が設けられた半導体集積回路装置として、前記半導体素子が前記配線によって結線されてなり、所定の機能を有する基本セルが、複数個、構成されており、前記各基本セルは、平面視で多角形の形状を有し、または、多面体の形状を有し、かつ、電源配線が当該基本セルの内部に設けられた電源構造を有するものである。
本発明によると、各基本セルにおいて、電源配線がその内部に設けられているため、基本セル同士を接続する信号配線を、基本セル内部の電源配線を通過させずに配置することが容易になる。このため、電源配線と同じ配線層に信号配線を設けることが可能になり、したがって、配線混雑の発生を抑制することができる。
本発明は、半導体集積回路装置の設計方法として、基本セルを配置する工程と、配置された基本セルについて、配線を行う工程とを備え、前記基本セルは、平面視で多角形の形状を有し、または、多面体の形状を有し、かつ、電源配線が当該基本セルの内部に設けられた電源構造を有するものである。
本発明は、半導体基板の主面上に半導体素子が設けられ、その上層に電源配線及び信号配線等の配線を配置するための積層構造の配線層が設けられた半導体集積回路装置として、前記半導体素子が前記配線によって結線されてなり、所定の機能を有する基本セルが、複数個、構成されており、前記各基本セルは、平面視で多角形の形状を有し、または、多面体の形状を有し、かつ、電源配線のうち一方が当該基本セルの内部に設けられ、他方が当該基本セルの外周部に設けられた電源構造を有するものである。
本発明は、半導体集積回路装置の設計方法として、基本セルを配置する工程と、配置された基本セルについて、配線を行う工程とを備え、前記基本セルは、平面視で多角形の形状を有し、または、多面体の形状を有し、かつ、電源配線のうち一方が当該基本セルの内部に設けられ、他方が当該基本セルの外周部に設けられた電源構造を有するものである。
本発明によると、信号配線等の配線混雑の発生を抑制することが可能となる。
以下、本発明の実施の形態について、図面を参照して説明する。以下の実施形態では、半導体基板の主面上に半導体素子が設けられ、その上層に電源配線及び信号配線等の配線を配置するための積層構造の配線層が設けられた半導体集積回路装置を前提とする。そして、半導体素子が配線によって結線されてなり、所定の機能を有する基本セルが、複数個、構成されているものとする。
（実施形態１）
図１は本発明の実施形態１に係る半導体集積回路装置における基本セルの配置構成を示す図である。図１において、１は基本セル、２は基本セル内部に設けられた電源配線、３は信号配線である。図１に示すように、各基本セル１は平面視で多角形の形状を有している。そして各基本セル１は、電源配線２が当該基本セル１の内部に設けられた電源構造を有する。基本セル１内部の電源配線２は、ストラップ電源、メッシュ電源等の電源配線を介して電源回路に接続される。なお図１では、基本セル１は六角形の形状を有しているが、六角形以外の多角形の形状を有していてもよい。
各基本セル１において電源配線２がその内部に設けられているため、信号配線３を、電源配線２を通過させずに配置することが容易になる。このため、電源配線２と同じ配線層に信号配線３を設けることが可能になり、したがって、配線混雑の発生を抑制することができる。
また、各基本セル１において、電源配線２は、当該基本セルの中央部すなわち中心近くに配置されているのが好ましい。これにより、各基本セル１の電源配線２がほぼ等間隔で配置されることになるので、配線混雑をより回避することができる。
なお、基本セルの形状は多面体であってもよい。この場合は、球状ＬＳＩに対して基本セルを配置する際に有効となる。
図２および図３は本実施形態における基本セルの内部構成を示す図である。図２および図３では、説明のための一例としてインバータ回路について示している。図２において、１１，１２は電源配線、１３，１４はウェル領域、１５はゲート電極、１６はデータ出力部である。電源配線１１，１２はリング状の形状を有し、いずれか一方が供給電位用であり、他方が基板電位用である。
また図３において、２１，２２は電源配線、２３，２４はウェル領域、２５はゲート電極、２６はデータ出力部である。なお、電源配線２１，２２は対称形の形状を有し、いずれか一方が供給電位用であり、他方が基板電位用である。
なお、基本セルの電源配線の形状・構造としては、図２に示したようなリング状、図３に示したような対称形、あるいは積層型など様々なものがあり得るが、本発明では、基本セルの内部にあれば、その形状や構造は特に問わない。
また、各基本セル１の電源配線２は、直線上に並ぶように、配置されているのが好ましい。例えば図４に示すように、縦、横、斜めなどの直線ＬＮ上に並ぶように電源配線２が配置されている場合、この直線ＬＮと並行する信号配線は、電源配線２上を通過することなく配置することができる。このため、配線混雑を回避することができる。
また図５に示すように、各基本セル１は、同一の形状および大きさを有するものとしてもよい。この場合、基本セル群の配置密度が高くなるため、チップ面積削減可能であり、コスト削減が可能である。
また、本実施形態に係る半導体集積回路装置の設計方法は、上述した構造の基本セルを配置する工程と、配置された基本セルについて、配線を行う工程とを備えたものである。
そして、上述した構造の基本セルを用いる場合、電源配線が当該基本セル内部に配置されているため、基本セル外周に対するレイアウト制約が従来手法よりも少ない。このため、基本セルを回転させることによって、配線混雑の緩和やタイミングの最適化が可能となる。すなわち、配線工程において、配置された基本セルを回転させる処理を行うようにしてもよい。この場合、回転させた基本セルに関する配線以外は、切断および再結線の必要がないため、設計工数を削減することが可能である。
また、配置工程において、図６に示すように、配置した複数の基本セルを結合することによって、新たな基本セル３１を構成する処理を行うようにしてもよい。
また、配線工程において、形状および大きさが同一の基本セル同士を配線接続する場合、当該基本セルを隣接させ、セル内配線によって接続する処理を行うようにしてもよい。例えば図７に示すように、同一の形状および大きさを有する基本セル４１同士は隣接して配置し、セル内配線４２によって接続する。また同様に、同一の形状および大きさを有する基本セル４３同士も隣接して配置し、セル内配線４４によって接続する。そして、基本セル４１と基本セル４３とは、セル外配線４５によって接続する。
（実施形態２）
図８は本発明の実施形態２に係る半導体集積回路装置における基本セルの内部構成を示す図である。図８では、説明のための一例としてインバータ回路について示している。図８において、５１，５２は電源配線、５３，５４はウェル領域、５５はゲート電極、５６はデータ出力部である。電源配線５１，５２はいずれか一方が供給電位用であり、他方が基板電位用である。
図８に示すように、本実施形態における基本セルは、平面視で多角形の形状を有している。そして、一方の電源配線５１が当該基本セルの内部に設けられ、他方の電源配線５２が当該基本セルの外周部に設けられた電源構造を有する。なお図８では、基本セルは六角形の形状を有しているが、六角形以外の多角形の形状を有していてもよい。また電源配線５１，５２の形状は図８に示したものに限られるものではなく、一方が基本セルの内部にあり、他方が基本セルの外周部にあれば、その形状は問わない。
なお、基本セルの形状は多面体であってもよい。
また、基本セル内部に配置された電源配線は、当該基本セルの中央部すなわち中心近くに配置されているのが好ましい。
また、半導体集積回路装置に複数の基本セルが構成された場合、各基本セルの内部に配置された電源配線は、直線上に並ぶように、配置されているのが好ましい。また、各基本セルは、同一の形状および大きさを有するものとしてもよい。
また、本実施形態に係る半導体集積回路装置の設計方法は、上述した構造の基本セルを配置する工程と、配置された基本セルについて、配線を行う工程とを備えたものである。そして、配線工程において、配置された基本セルを回転させる処理を行うようにしてもよい。また配置工程において、配置した複数の基本セルを結合することによって、新たな基本セルを構成する処理を行うようにしてもよい。
また、上述の基本セル構造を持つ場合には、内部の電源配線５１と外周の電源配線５２に供給する電源の電位、供給元が異なる等の場合には、複数の電源電圧を持つセルを構成する。複数の電源電圧を持つセルとは、例えば、セル内部にレベルシフタ回路を内蔵しており、電源電圧が３．３Ｖで動作するトランジスタと電源電圧が１．２Ｖで動作するトランジスタとが混載しているようなセルである。あるいは、同じ電源電圧で動作するトランジスタであっても、ノイズ抑制の観点より、電源供給元Ａと電源供給元Ｂ（同電位、異供給元）から供給される電源にて動作するトランジスタが混載しているようなセルである。
本発明は、例えば、ＡＳＩＣ設計を適用する半導体集積回路に有用である。
実施形態１に係る半導体集積回路装置における基本セルの配置構成を示す図である。 実施形態１における基本セルの内部構成図である。 実施形態１における基本セルの内部構成図である。 実施形態１における基本セルの配置構成図である。 実施形態１における基本セルの配置構成図である。 実施形態１における基本セルの配置構成図である。 実施形態１における基本セルの配置構成図である。 実施形態２における基本セルの内部構成図である。 従来の基本セルの内部構成図である。 従来の半導体集積回路装置の構成図である。
符号の説明
１ 基本セル
２ 電源配線
３ 信号配線
１１，１２ 電源配線
２１，２２ 電源配線
３１ 新たな基本セル
４１，４２ 基本セル
４２，４４ セル内配線
５１，５２ 電源配線

Claims (15)

  1. 半導体基板の主面上に半導体素子が設けられ、その上層に電源配線及び信号配線等の配線を配置するための積層構造の配線層が設けられた半導体集積回路装置において、
    前記半導体素子が前記配線によって結線されてなり、所定の機能を有する基本セルが、複数個、構成されており、
    前記各基本セルは、平面視で多角形の形状を有し、または、多面体の形状を有し、かつ、電源配線が当該基本セルの内部に設けられた電源構造を有する
    ことを特徴とする半導体集積回路装置。
  2. 請求項１において、
    前記各基本セルにおいて、電源配線は、当該基本セルの中央部に配置されている
    ことを特徴とする半導体集積回路装置。
  3. 請求項１において、
    前記各基本セルの電源配線は、直線上に並ぶように、配置されている
    ことを特徴とする半導体集積回路装置。
  4. 請求項１において、
    前記各基本セルは、同一の形状および大きさを有する
    ことを特徴とする半導体集積回路装置。
  5. 半導体集積回路装置の設計方法であって、
    基本セルを配置する工程と、
    配置された基本セルについて、配線を行う工程とを備え、
    前記基本セルは、平面視で多角形の形状を有し、または、多面体の形状を有し、かつ、電源配線が当該基本セルの内部に設けられた電源構造を有する
    ことを特徴とする半導体集積回路装置の設計方法。
  6. 請求項５において、
    前記配線工程において、配置された基本セルを回転させる処理を行う
    ことを特徴とする半導体集積回路装置の設計方法。
  7. 請求項５において、
    前記配置工程において、配置した複数の基本セルを結合することによって新たな基本セルを構成する処理を行う
    ことを特徴とする半導体集積回路装置の設計方法。
  8. 請求項５において、
    前記配線工程において、形状および大きさが同一の基本セル同士を配線接続する場合、当該基本セルを隣接させ、セル内配線によって接続する処理を行う
    ことを特徴とする半導体集積回路装置の設計方法。
  9. 半導体基板の主面上に半導体素子が設けられ、その上層に電源配線及び信号配線等の配線を配置するための積層構造の配線層が設けられた半導体集積回路装置において、
    前記半導体素子が前記配線によって結線されてなり、所定の機能を有する基本セルが、複数個、構成されており、
    前記各基本セルは、平面視で多角形の形状を有し、または、多面体の形状を有し、かつ、電源配線のうち一方が当該基本セルの内部に設けられ、他方が当該基本セルの外周部に設けられた電源構造を有する
    ことを特徴とする半導体集積回路装置。
  10. 請求項９において、
    前記各基本セルにおいて、前記一方の電源配線は、当該基本セルの中央部に配置されている
    ことを特徴とする半導体集積回路装置。
  11. 請求項９において、
    前記各基本セルの前記一方の電源配線は、直線上に並ぶように、配置されている
    ことを特徴とする半導体集積回路装置。
  12. 請求項９において、
    前記各基本セルは、同一の形状および大きさを有する
    ことを特徴とする半導体集積回路装置。
  13. 半導体集積回路装置の設計方法であって、
    基本セルを配置する工程と、
    配置された基本セルについて、配線を行う工程とを備え、
    前記基本セルは、平面視で多角形の形状を有し、または、多面体の形状を有し、かつ、電源配線のうち一方が当該基本セルの内部に設けられ、他方が当該基本セルの外周部に設けられた電源構造を有する
    ことを特徴とする半導体集積回路装置の設計方法。
  14. 請求項１３において、
    前記配線工程において、配置された基本セルを回転させる処理を行う
    ことを特徴とする半導体集積回路装置の設計方法。
  15. 請求項１３において、
    前記配置工程において、配置した複数の基本セルを結合することによって新たな基本セルを構成する処理を行う
    ことを特徴とする半導体集積回路装置の設計方法。
JP2007005794A 2007-01-15 2007-01-15 半導体集積回路装置およびその設計方法 Pending JP2008172142A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007005794A JP2008172142A (ja) 2007-01-15 2007-01-15 半導体集積回路装置およびその設計方法
US11/907,323 US20090065889A1 (en) 2007-01-15 2007-10-11 Semiconductor integrated circuit device and method for designing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007005794A JP2008172142A (ja) 2007-01-15 2007-01-15 半導体集積回路装置およびその設計方法

Publications (1)

Publication Number Publication Date
JP2008172142A true JP2008172142A (ja) 2008-07-24

Family

ID=39699936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007005794A Pending JP2008172142A (ja) 2007-01-15 2007-01-15 半導体集積回路装置およびその設計方法

Country Status (2)

Country Link
US (1) US20090065889A1 (ja)
JP (1) JP2008172142A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578840A (en) * 1994-11-02 1996-11-26 Lis Logic Corporation Microelectronic integrated circuit structure and method using three directional interconnect routing based on hexagonal geometry
US5650653A (en) * 1995-05-10 1997-07-22 Lsi Logic Corporation Microelectronic integrated circuit including triangular CMOS "nand" gate device
JPH1056162A (ja) * 1996-05-24 1998-02-24 Toshiba Corp 半導体集積回路およびその設計方法

Also Published As

Publication number Publication date
US20090065889A1 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
JP4357409B2 (ja) 半導体集積回路装置及びその設計方法
JP2008182058A (ja) 半導体装置および半導体装置形成方法
JP2002151590A (ja) Ｉ／ｏセル配置方法及び半導体装置
KR20150139435A (ko) 인터페이스 회로소자를 갖는 집적회로와, 그 인터페이스 회로소자용 인터페이스 셀
JPWO2018211931A1 (ja) 半導体集積回路装置
JP2006222369A (ja) 半導体集積回路、および、半導体集積回路の配置配線方法
JP5356904B2 (ja) 半導体集積回路チップ
JP2010067657A (ja) 半導体集積回路装置とテスト端子配置方法
JP2010283269A (ja) 半導体装置
JPH09134967A (ja) 半導体集積回路装置及びその製造方法
JP2009026868A (ja) 半導体集積回路およびその設計方法
JP2008172142A (ja) 半導体集積回路装置およびその設計方法
JP2007281487A (ja) 半導体集積回路及びその製造方法並びにａｓｉｃ素子の製造方法
JPWO2017183352A1 (ja) 半導体チップおよびこれを備えた半導体装置
JP5385575B2 (ja) 半導体記憶装置
JP4175155B2 (ja) 半導体装置
JP4279955B2 (ja) 半導体集積回路装置及びその製造方法
JP2693920B2 (ja) 半導体集積回路装置
US8912656B2 (en) Integrated circuit package and physical layer interface arrangement
JP4731843B2 (ja) 半導体集積回路および半導体集積回路の設計方法
JP2006210678A (ja) 半導体集積回路装置およびそのレイアウト設計方法
US7521962B2 (en) Semiconductor integrated circuit apparatus
JP2009260147A (ja) 半導体集積回路装置
JP2005217314A (ja) 半導体集積回路
JP6836137B2 (ja) 半導体装置及びそのレイアウト設計方法