JP2008141171A - エレクトレット素子および静電動作装置 - Google Patents

Abstract

【課題】シリコン酸化膜からなるエレクトレット膜の表面電位を大きくすることが可能なエレクトレット素子を提供する。
【解決手段】このエレクトレット素子１０は、主表面１ａに溝部１ｂが形成されたシリコン基板１と、シリコン基板１の主表面１ａ上に、溝部１ｂの内表面を覆うように形成されたシリコン酸化膜からなるエレクトレット膜２とを備えている。
【選択図】図１

Description

本発明は、エレクトレット素子および静電動作装置に関し、特に、基板の主表面上に形成されたエレクトレット膜を備えるエレクトレット素子およびそのエレクトレット素子を備える静電動作装置に関する。

従来、基板の主表面上に形成されたエレクトレット膜を備えるエレクトレット素子が知られている（たとえば、特許文献１参照）。

上記特許文献１には、平坦な基板の主表面上に、エレクトレット膜が平坦に形成されたエレクトレット素子が開示されている。この特許文献１によるエレクトレット素子では、熱酸化法により形成された平坦なシリコン酸化膜に電荷を注入することによって、平坦なエレクトレット膜が形成されている。

特開平１１−２１９８５２号公報

しかしながら、上記特許文献１に開示された従来のエレクトレット素子では、平坦なシリコン基板の主表面上に、熱酸化法により平坦なシリコン酸化膜を形成することに起因して、シリコン酸化膜の厚みを大きくするのに長い時間が必要であるので、シリコン酸化膜の厚みを大きくするのが困難であるという不都合がある。これにより、シリコン酸化膜の単位平面積当たりの体積を大きくするのが困難であるので、シリコン酸化膜に電荷を注入することによって、シリコン酸化膜からなるエレクトレット膜を形成する場合に、エレクトレット膜の表面電位を大きくするのが困難であるという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、エレクトレット膜の表面電位を大きくすることが可能なエレクトレット素子およびそのエレクトレット素子を備える静電動作装置を提供することである。

上記目的を達成するために、この発明の第１の局面におけるエレクトレット素子は、主表面に複数の凹部が形成された基板と、基板の主表面上に、少なくとも凹部の内表面を覆うように形成されたエレクトレット膜とを備える。

この発明の第２の局面における静電動作装置は、電極と、電極と所定の距離を隔てて対向するように設けられ、主表面に複数の凹部が形成された基板と、基板の主表面上に、少なくとも凹部の内表面を覆うように形成されたエレクトレット膜とを含むエレクトレット素子とを備え、電極およびエレクトレット素子は、互いに相対的に移動可能である。

以下、本発明の実施形態を図面に基づいて説明する。

（第１実施形態）
図１は、本発明の第１実施形態によるエレクトレット素子の構造を示した斜視図である。まず、図１を参照して、本発明の第１実施形態によるエレクトレット素子１０の構造について説明する。

この第１実施形態によるエレクトレット素子１０は、図１に示すように、シリコン基板１と、負電荷を蓄積することが可能な熱酸化によるシリコン酸化膜からなるエレクトレット膜２とにより構成されている。

ここで、第１実施形態では、エレクトレット素子１０のシリコン基板１の主表面１ａには、矢印Ｘ方向に所定の間隔（中心間距離）Ｌ１（たとえば、約１０μｍ）を隔てて複数の溝部１ｂが形成されている。なお、溝部１ｂは、本発明の「凹部」の一例である。この溝部１ｂは、深さＨ１の方が幅Ｗ１よりも大きくなるように形成されている。具体的には、深さＨ１が約１５μｍになるように形成されているとともに、幅Ｗ１が約８μｍになるように形成されている。また、溝部１ｂは、矢印Ｙ方向に延びるように形成されている。これにより、隣接する溝部１ｂ間には、溝部１ｂの底面側から突出するように、約２μｍの幅Ｗ２を有する凸形状部１ｃが形成されている。なお、凸形状部１ｃは、本発明の「凸部」の一例である。また、シリコン基板１の主表面１ａ上には、溝部１ｂの内表面と、溝部１ｂ間の凸形状部１ｃの表面とを覆うように、約２μｍの厚みを有する熱酸化によるシリコン酸化膜からなるエレクトレット膜２が形成されている。ここで、エレクトレット膜２は、溝部１ｂの深さＨ１よりもエレクトレット膜２の厚みが小さくなるように形成されている。また、熱酸化によるシリコン酸化膜からなるエレクトレット膜２は、溝部１ｂおよび凸形状部１ｃの形状を反映するような形状に形成されている。すなわち、熱酸化によるシリコン酸化膜からなるエレクトレット膜２の溝部１ｂの内部に形成された部分は、溝状部２ａを有するように形成されている。この溝状部２ａは、約１５μｍの深さと約４μｍの幅とを有するとともに、矢印Ｙ方向に延びるように形成されている。

図２は、本発明の第１実施形態によるエレクトレット素子の製造プロセスを説明するための断面図である。次に、図１および図２を参照して、本発明の第１実施形態によるエレクトレット素子１０の製造プロセスについて説明する。

まず、図２に示すように、フォトリソグラフィ技術とエッチング技術とを用いて、シリコン基板１の主表面１ａに、矢印Ｘ方向に所定の間隔（中心間距離）Ｌ１（たとえば、約１０μｍ）を隔てて複数の溝部１ｄを形成する。この溝部１ｄは、約１５μｍの深さを有するとともに、約６μｍの幅を有する。これにより、隣接する溝部１ｄ間には、約４μｍの幅を有する凸形状部１ｅが形成される。次に、熱酸化法により、シリコン基板１の溝部１ｄの内表面および溝部１ｄ間の凸形状部１ｅの上面を熱酸化することによって、約２μｍの厚みを有するシリコン酸化膜を形成する。この熱酸化は、水素ガス、窒素ガスおよび酸素ガスを含む雰囲気中において、約１０００℃で約１５時間の熱処理をすることにより行う。これにより、図２に示した溝部１ｄよりも大きい幅Ｗ１（約８μｍ）を有する溝部１ｂ（図１参照）が形成されるとともに、図２に示した凸形状部１ｅよりも小さい幅Ｗ２（約２μｍ）を有する凸形状部１ｃ（図１参照）が形成される。

その後、コロナ放電により発生した負電荷に電界によるエネルギーを与えることによって、シリコン酸化膜に負電荷を注入する。これにより、図１に示すようなエレクトレット膜２が形成される。

第１実施形態では、上記のように、溝部１ｄが形成されたシリコン基板１の主表面１ａに熱酸化法によりシリコン酸化膜を形成することによって、シリコン基板１の溝部１ｂの内表面を覆うようにシリコン酸化膜を形成することができる。これにより、溝部１ｂの底面部からシリコン基板１の主表面１ａに対して垂直方向のみならず、溝部１ｂの内側面部からシリコン基板１の主表面１ａに対して水平方向にも熱酸化法によるシリコン酸化膜を形成することができるので、シリコン酸化膜の単位平面積当たりの表面積（体積）を増加させることができる。その結果、その単位平面積当たりの表面積（体積）が増加されたシリコン酸化膜に負電荷を注入することにより、シリコン酸化膜からなるエレクトレット膜２を形成することによって、シリコン酸化膜からなるエレクトレット膜２の表面電位を大きくすることができる。

また、第１実施形態では、溝部１ｂの深さＨ１がエレクトレット膜２の厚みよりも大きくなるように形成することによって、断面的にみて、シリコン基板１の突起部１ｃ上に形成されたエレクトレット膜２の厚みに対して、溝部１ｂの底面部分に形成されたエレクトレット膜２の基板１の主表面１ａと垂直方向における厚みがより大きいとみなすことができる。すなわち、溝部１ｂを形成した位置に、より厚みの大きいエレクトレット膜２を形成することができる。また、溝部１ｂの深さＨ１が溝部１ｂの幅Ｗ１よりも大きくなるように形成することによって、溝部１ｂの幅Ｗ１の方が深さＨ１よりも大きい場合に比べて、溝部１ｂにおけるエレクトレット膜２の厚みをより大きく形成することができる。また、シリコン基板１に成膜したエレクトレット膜２を所定の形状に加工するためにエッチングを行う場合、溝部１ｂに形成された部分に対して膜厚の小さい部分であるシリコン基板１の主表面１ａ上に形成された部分に対して行うのみであるので、エッチングを行う時間をその分短くすることができる。したがって、エッチングの時間が長いことに起因してエレクトレット膜２が必要以上に削れてしまうのを抑制することができる。

図３は、本発明の第１実施形態の変形例によるエレクトレット素子の構造を示した断面図である。図３を参照して、この第１実施形態の変形例では、図１に示した第１実施形態と異なり、シリコン基板２１の主表面２１ａに孔部２１ｂが形成されているエレクトレット素子２０の構造について説明する。

この第１実施形態の変形例によるエレクトレット素子２０は、図３に示すように、シリコン基板２１と、負電荷を蓄積することが可能な熱酸化によるシリコン酸化膜からなるエレクトレット膜２２とにより構成されている。

ここで、第１実施形態の変形例では、エレクトレット素子２０のシリコン基板２１の主表面２１ａには、矢印Ｘ方向および矢印Ｙ方向に同じ間隔（中心間距離）Ｌ２（たとえば、約１０μｍ）を隔てて複数の平面的に見て円形状の孔部２１ｂが形成されている。なお、孔部２１ｂは、本発明の「凹部」の一例である。この孔部２１ｂは、深さＨ２の方が直径Ｄ１よりも大きくなるように形成されている。具体的には、深さＨ２が約１５μｍになるように形成されているとともに、直径Ｄ１が、平面的に見て約８μｍになるように形成されている。これにより、隣接する孔部２１ｂ間には、孔部２１ｂの底面側から突出するように凸形状部２１ｃが形成されている。なお、凸形状部２１ｃは、本発明の「凸部」の一例である。また、シリコン基板２１の主表面２１ａ上には、孔部２１ｂの内表面と、孔部２１ｂ間の凸形状部２１ｃの表面とを覆うように、約２μｍの厚みを有する熱酸化によるシリコン酸化膜からなるエレクトレット膜２２が形成されている。ここで、エレクトレット膜２２は、孔部２１ｂの深さＨ２よりもエレクトレット膜２２の厚みが小さくなるように形成されている。また、熱酸化によるシリコン酸化膜からなるエレクトレット膜２２は、孔部２１ｂおよび凸形状部２１ｃの形状を反映するような形状に形成されている。すなわち、熱酸化によるシリコン酸化膜からなるエレクトレット膜２２の孔部２１ｂの内部に形成された部分は、孔状部２２ａを有するように形成されている。この孔状部２２ａは、約１５μｍの深さを有するとともに、平面的に見て約４μｍの直径を有する。

なお、図３に示した第１実施形態の変形例によるエレクトレット素子２０の製造プロセスは、孔部２１ｂの形成プロセス以外は上記第１実施形態と同様である。この孔部２１ｂは、フォトリソグラフィ技術とエッチング技術とを用いて、シリコン基板２１の主表面２１ａに、約１５μｍの深さを有するとともに、平面的に見て約６μｍの直径を有する孔部を形成し、その後、熱酸化法によりシリコン基板２１の主表面２１ａにシリコン酸化膜を形成することによって、形成される。これにより、フォトリソグラフィ技術とエッチング技術とを用いて形成された孔部よりも大きい直径Ｄ１（約８μｍ）を有する孔部２１ｂが形成される。

第１実施形態の変形例では、上記のように、孔部が形成されたシリコン基板２１の主表面２１ａに熱酸化法によりシリコン酸化膜を形成することによって、シリコン基板２１の孔部２１ｂの内表面を覆うようにシリコン酸化膜を形成することができる。これにより、孔部２１ｂの底面部からシリコン基板２１の主表面２１ａに対して垂直方向のみならず、孔部２１ｂの内周面部からシリコン基板２１の主表面２１ａに対して水平方向にも熱酸化法によるシリコン酸化膜を形成することができるので、シリコン酸化膜の単位平面積当たりの表面積（体積）をより増加させることができる。その結果、その単位平面積当たりの表面積（体積）が増加されたシリコン酸化膜に負電荷を注入することにより、シリコン酸化膜からなるエレクトレット膜２２を形成することによって、シリコン酸化膜からなるエレクトレット膜２２の表面電位をより大きくすることができる。

また、第１実施形態の変形例では、溝部２１ｂの深さＨ２がエレクトレット膜２２の厚みよりも大きくなるように形成することによって、断面的にみて、シリコン基板２１の突起部２１ｃ上に形成されたエレクトレット膜２２の厚みに対して、溝部２１ｂの底面部分に形成されたエレクトレット膜２２の基板２１の主表面２１ａと垂直方向における厚みがより大きいとみなすことができる。すなわち、溝部２１ｂを形成した位置に、より厚みの大きいエレクトレット膜２２を形成することができる。また、孔部２１ｂの深さＨ２が孔部２１ｂの直径Ｄ１よりも大きくなるように形成することによって、孔部２１ｂの直径Ｄ１の方が深さＨ２よりも大きい場合に比べて、孔部２１ｂにおけるエレクトレット膜２２の厚みをより大きく形成することができる。また、シリコン基板２１に成膜したエレクトレット膜２２を所定の形状に加工するためにエッチングを行う場合、孔部２１ｂに形成された部分に対して膜厚の小さい部分であるシリコン基板２１の主表面２１ａ上に形成された部分に対して行うのみであるので、エッチングを行う時間をその分短くすることができる。したがって、エッチングの時間が長いことに起因してエレクトレット膜２２が必要以上に削れてしまうのを抑制することができる。

（第２実施形態）
図４は、本発明の第２実施形態によるエレクトレット素子の構造を示した斜視図である。図４を参照して、この第２実施形態では、上記第１実施形態と異なり、溝部３１ｂの内部にシリコン酸化膜からなるエレクトレット膜３２が充填されているエレクトレット素子３０の構造について説明する。

この第２実施形態によるエレクトレット素子３０は、図４に示すように、シリコン基板３１と、負電荷を蓄積することが可能な熱酸化によるシリコン酸化膜からなるエレクトレット膜３２とにより構成されている。

ここで、第２実施形態では、エレクトレット素子３０のシリコン基板３１の主表面３１ａには、矢印Ｘ方向に所定の間隔（中心間距離）Ｌ３（たとえば、約１０μｍ）を隔てて複数の溝部３１ｂが形成されている。なお、溝部３１ｂは、本発明の「凹部」の一例である。この溝部３１ｂは、深さＨ３の方が幅Ｗ３よりも大きくなるように形成されている。具体的には、深さＨ１が約１５μｍになるように形成されているとともに、幅Ｗ３が約４μｍになるように形成されている。また、溝部１ｂは、矢印Ｙ方向に延びるように形成されている。これにより、隣接する溝部３１ｂ間には、溝部３１ｂの底面側から突出するように、約６μｍの幅Ｗ４を有する凸形状部３１ｃが形成されている。なお、凸形状部３１ｃは、本発明の「凸部」の一例である。また、シリコン基板３１の主表面３１ａ上には、溝部３１ｂの内表面と、溝部３１ｂ間の凸形状部３１ｃの表面とを覆うように、約２μｍの厚みを有する熱酸化によるシリコン酸化膜からなるエレクトレット膜３２が形成されている。ここで、エレクトレット膜３２は、溝部３１ｂの深さＨ３よりもエレクトレット膜３２の厚みが小さくなるように形成されている。また、熱酸化によるシリコン酸化膜からなるエレクトレット膜３２は、溝部３１ｂの内部に充填されるように形成されている。

図５は、本発明の第２実施形態によるエレクトレット素子の製造プロセスを説明するための断面図である。次に、図４および図５を参照して、本発明の第２実施形態によるエレクトレット素子３０の製造プロセスについて説明する。

まず、図５に示すように、フォトリソグラフィ技術とエッチング技術とを用いて、シリコン基板３１の主表面３１ａに、矢印Ｘ方向に所定の間隔（中心間距離）Ｌ３（たとえば、約１０μｍ）を隔てて複数の溝部３１ｄを形成する。この溝部３１ｄは、約１５μｍの深さを有するとともに、約２μｍの幅を有する。これにより、隣接する溝部３１ｄ間には、約８μｍの幅を有する凸形状部３１ｅが形成される。次に、熱酸化法により、シリコン基板３１の溝部３１ｄの内表面および溝部３１ｄ間の凸形状部３１ｅの上面を熱酸化することによって、約２μｍの厚みを有するシリコン酸化膜を形成する。この熱酸化は、水素ガス、窒素ガスおよび酸素ガスを含む雰囲気中において、約１０００℃で約１５時間の熱処理をすることにより行う。これにより、図５に示した溝部３１ｄよりも大きい幅Ｗ３（約４μｍ）を有する溝部３１ｂ（図４参照）が形成されるとともに、図５に示した凸形状部３１ｅよりも小さい幅Ｗ４（約６μｍ）を有する凸形状部１ｃ（図４参照）が形成される。また、第２実施形態では、上記第１実施形態と比べて、溝部３１ｄの幅が小さいことにより、熱酸化法によるシリコン酸化膜が溝部３１ｂの内部に充填されるように形成される。

その後、コロナ放電により発生した負電荷に電界によるエネルギーを与えることによって、シリコン酸化膜に負電荷を注入する。これにより、図４に示すようなエレクトレット膜３２が形成される。

第２実施形態では、上記のように、溝部３１ｄが形成されたシリコン基板３１の主表面３１ａに熱酸化法によりシリコン酸化膜を形成することによって、シリコン酸化膜をシリコン基板３１の溝部３１ｂの内部に充填されるように形成することができる。これにより、シリコン酸化膜の厚みを部分的に大きくすることができるので、シリコン酸化膜の単位平面積当たりの体積を大きくすることができる。その結果、その単位平面積当たりの体積が増加されたシリコン酸化膜に負電荷を注入することにより、シリコン酸化膜からなるエレクトレット膜３２を形成することによって、シリコン酸化膜からなるエレクトレット膜３２の表面電位を大きくすることができる。

また、第２実施形態では、溝部３１ｂの深さＨ３がエレクトレット膜３２の厚みよりも大きくなるように形成することによって、断面的にみて、シリコン基板３１の突起部３１ｃ上に形成されたエレクトレット膜３２の厚みに対して、溝部３１ｂの底面部分に形成されたエレクトレット膜３２の基板３１の主表面３１ａと垂直方向における厚みがより大きいとみなすことができる。すなわち、溝部３１ｂを形成した位置に、より厚みの大きいエレクトレット膜３２を形成することができる。また、溝部３１ｂの深さＨ３が溝部３１ｂの幅Ｗ３よりも大きくなるように形成することによって、溝部３１ｂの幅Ｗ３の方が深さＨ３よりも大きい場合に比べて、溝部３１ｂにおけるエレクトレット膜３２の厚みをより大きく形成することができる。また、シリコン基板３１に成膜したエレクトレット膜３２を所定の形状に加工するためにエッチングを行う場合、溝部３１ｂに形成された部分に対して膜厚の小さい部分であるシリコン基板３１の主表面３１ａ上に形成された部分に対して行うのみであるので、エッチングを行う時間をその分短くすることができる。したがって、エッチングの時間が長いことに起因してエレクトレット膜３２が必要以上に削れてしまうのを抑制することができる。

図６は、本発明の第２実施形態の変形例によるエレクトレット素子の構造を示した断面図である。図６を参照して、この第２実施形態の変形例では、図４に示した第２実施形態と異なり、シリコン基板４１の主表面４１ａに孔部４１ｂが形成されているエレクトレット素子４０の構造について説明する。

この第２実施形態の変形例によるエレクトレット素子４０は、図６に示すように、シリコン基板４１と、負電荷を蓄積することが可能な熱酸化によるシリコン酸化膜からなるエレクトレット膜４２とにより構成されている。

ここで、第２実施形態の変形例では、エレクトレット素子４０のシリコン基板４１の主表面４１ａには、矢印Ｘ方向および矢印Ｙ方向に同じ間隔（中心間距離）Ｌ４（たとえば、約１０μｍ）を隔てて複数の平面的に見て円形状の孔部４１ｂが形成されている。なお、孔部４１ｂは、本発明の「凹部」の一例である。この孔部４１ｂは、深さＨ４の方が直径Ｄ２よりも大きくなるように形成されている。具体的には、深さＨ４が約１５μｍになるように形成されているとともに、直径Ｄ２が、平面的に見て約４μｍになるように形成されている。これにより、隣接する孔部４１ｂ間には、孔部４１ｂの底面側から突出するように凸形状部４１ｃが形成されている。なお、凸形状部４１ｃは、本発明の「凸部」の一例である。また、シリコン基板４１の主表面４１ａ上には、孔部４１ｂの内表面と、孔部４１ｂ間の凸形状部４１ｃの表面とを覆うように、約２μｍの厚みを有する熱酸化によるシリコン酸化膜からなるエレクトレット膜４２が形成されている。ここで、エレクトレット膜４２は、孔部４１ｂの深さＨ４よりもエレクトレット膜４２の厚みが小さくなるように形成されている。また、エレクトレット膜４２は、孔部４１ｂの内部に充填されるように形成されている。

なお、図６に示した第２実施形態の変形例によるエレクトレット素子４０の製造プロセスは、孔部４１ｂの形成プロセス以外は上記第２実施形態と同様である。この孔部４１ｂは、フォトリソグラフィ技術とエッチング技術とを用いて、シリコン基板４１の主表面４１ａに、約１５μｍの深さを有するとともに、平面的に見て約２μｍの幅を有する孔部を形成し、その後、熱酸化法によりシリコン基板４１の主表面４１ａにシリコン酸化膜を形成することによって、形成される。これにより、フォトリソグラフィ技術とエッチング技術とを用いて形成された孔部よりも大きい直径Ｄ２（約４μｍ）を有する孔部４１ｂが形成される。

第２実施形態の変形例では、上記のように、孔部が形成されたシリコン基板４１の主表面４１ａに熱酸化法によりシリコン酸化膜を形成することによって、シリコン酸化膜をシリコン基板４１の孔部４１ｂの内部に充填されるように形成することができる。これにより、シリコン酸化膜の厚みを部分的に大きくすることができるので、シリコン酸化膜の単位平面積当たりの体積をより増加させることができる。その結果、その単位平面積当たりの体積が増加されたシリコン酸化膜に負電荷を注入することにより、シリコン酸化膜からなるエレクトレット膜４２を形成することによって、シリコン酸化膜からなるエレクトレット膜４２の表面電位をより大きくすることができる。

また、第２実施形態の変形例では、孔部４１ｂの深さＨ４がエレクトレット膜２の厚みよりも大きくなるように形成することによって、断面的にみて、シリコン基板４１の突起部４１ｃ上に形成されたエレクトレット膜４２の厚みに対して、孔部４１ｂの底面部分に形成されたエレクトレット膜４２の基板４１の主表面４１ａと垂直方向における厚みがより大きいとみなすことができる。すなわち、孔部４１ｂを形成した位置に、より厚みの大きいエレクトレット膜４２を形成することができる。また、孔部４１ｂの深さＨ４が孔部４１ｂの直径Ｄ２よりも大きくなるように形成することによって、孔部４１ｂの直径Ｄ２の方が深さＨ１よりも大きい場合に比べて、孔部４１ｂにおけるエレクトレット膜４２の厚みをより大きく形成することができる。また、シリコン基板４１に成膜したエレクトレット膜４２を所定の形状に加工するためにエッチングを行う場合、溝部４１ｂに形成された部分に対して膜厚の小さい部分であるシリコン基板４１の主表面４１ａ上に形成された部分に対して行うのみであるので、エッチングを行う時間をその分短くすることができる。したがって、エッチングの時間が長いことに起因してエレクトレット膜４２が必要以上に削れてしまうのを抑制することができる。

（第３実施形態）
図７は、本発明の第３実施形態によるエレクトレット素子の構造を示した斜視図である。まず、図７を参照して、この第３実施形態では、熱酸化法により形成されたシリコン酸化膜からなるエレクトレット膜を含むエレクトレット素子について説明した第１および第２実施形態とは異なり、プラズマＣＶＤ法により熱酸化シリコン以外の無機系材料（ＨＤＰ−ＳｉＯ_２）からなるエレクトレット膜を形成する例について説明する。具体的には、第３実施形態では、無機系材料の一例としてＨＤＰ−ＳｉＯ_２（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ酸化膜）からなるエレクトレット膜５２を形成する例について説明する。

この第３実施形態によるエレクトレット素子５０は、図７に示すように、シリコン基板５１と、プラズマＣＶＤ法により形成されるとともに負電荷を蓄積することが可能なＨＤＰ−ＳｉＯ_２膜からなるエレクトレット膜５２とにより構成されている。

シリコン基板５１には、約５μｍの深さＨ５および約３μｍの幅Ｗ５を有する複数の溝部５１ｂが、所定の間隔（中心間距離）Ｌ５（たとえば、約１０μｍ）を隔てて形成されている。また、シリコン基板５１の主表面５１ａ上には、溝部５１ｂの内表面および溝部５１ｂ間の凸形状部５１ｃを覆うように、約２μｍのＨＤＰ−ＳｉＯ_２膜からなるエレクトレット膜５２が形成されているとともに、エレクトレット膜５２は、溝部５１ｂの内部に充填されるように形成されている。これにより、溝部５１ｂ内におけるエレクトレット膜５２の厚みＬ６が、実質的に約７μｍ程度になるように構成されている。

なお、第３実施形態のその他の構成は第２実施形態と同様である。

図８および図９は、本発明の第３実施形態によるエレクトレット素子の製造プロセスを説明するための断面図である。次に、図７〜図９を参照して、本発明の第３実施形態によるエレクトレット素子５０の製造プロセスについて説明する。

まず、図８に示すように、シリコン基板５１の主表面５１ａ（図７参照）上に、フォトリソグラフィ技術によりレジストパターンを形成した後、このレジストをマスクとして、気相法または液相法によりシリコン基板５１をエッチングする。そして、レジストを除去および洗浄して溝部５１ｂを形成する。そして、図９に示すように、プラズマＣＶＤ法によりエレクトレット膜５２（ＨＤＰ−ＳｉＯ_２膜）を成膜した後に、再度レジストパターンを形成するとともにエッチングを行うことによりエレクトレット膜５２を所定形状に加工する。そして、コロナ放電によりエレクトレット膜５２に電荷注入を行うことによりエレクトレット素子５０が形成される。

第３実施形態では、上記のように、プラズマＣＶＤ法によりエレクトレット膜５２（ＨＤＰ−ＳｉＯ_２膜）を形成した場合にも、エレクトレット膜５２をシリコン基板５１の溝部５１ｂの内部に充填されるように形成することができる。これにより、エレクトレット膜５２の厚みを部分的に大きくすることができるので、エレクトレット膜５２の単位平面積あたりの体積を大きくすることができる。

なお、第３実施形態のその他の効果は、上記第１および第２実施形態と同様である。

（第４実施形態）
図１０は、本発明の第４実施形態によるエレクトレット素子の構造を示した斜視図である。まず、図１０を参照して、この第４実施形態では、プラズマＣＶＤ法により熱酸化シリコン以外の無機系材料からなるエレクトレット膜を形成した第３実施形態とは異なり、塗布法によりフッ素系材料からなるエレクトレット膜を形成する例について説明する。具体的には、第４実施形態では、フッ素系材料の一例としてＣＹＴＯＰ（旭硝子社製）（ＢＶＥ（４−ビニルオキシ−１−ブテン）共重合体）からなるエレクトレット膜６２を形成する例について説明する。

この第４実施形態によるエレクトレット素子６０は、図１０に示すように、シリコン基板６１と、塗布法により形成されるとともに負電荷を蓄積することが可能なＣＹＴＯＰ膜からなるエレクトレット膜６２とにより構成されている。

なお、第４実施形態のシリコン基板６１およびその他の構成については、第３実施形態と同様である。

図１１および図１２は、本発明の第４実施形態によるエレクトレット素子の製造プロセスを説明するための断面図である。次に、図１０〜図１２を参照して、本発明の第４実施形態によるエレクトレット素子６０の製造プロセスについて説明する。

まず、図１１に示すように、第３実施形態と同様の工程により、シリコン基板６１の主表面６１ａ上に溝部６１ｂおよび凸形状部６１ｃを形成する。そして、図１２に示すように、スピンコート法により約３μｍのＣＹＴＯＰからなるエレクトレット膜６２を成膜する。そして、再度レジストパターンを形成するとともにエッチングを行うことによりエレクトレット膜６２を所定形状に加工する。そして、コロナ放電によりエレクトレット膜６２に電荷注入を行うことによりエレクトレット素子６０が形成される。

第４実施形態では、上記のように、塗布法によりフッ素材料からなるエレクトレット膜（ＣＹＴＯＰ膜）６２を形成した場合にも、エレクトレット膜６２をシリコン基板６１の溝部６１ｂの内部に充填されるように形成することができる。これにより、エレクトレット膜６２の厚みを部分的に大きくすることができるので、エレクトレット膜の単位平面積あたりの体積を大きくすることができる。

なお、第４実施形態のその他の効果は、上記第１〜第３実施形態と同様である。

（第５実施形態）
図１３は、本発明の第５実施形態によるエレクトレット素子の構造を示した斜視図である。まず、図１３を参照して、この第５実施形態では、上記第１〜第４実施形態とは異なり、複数の層が積層されたエレクトレット膜を形成する例について説明する。

この第５実施形態によるエレクトレット素子７０は、図１３に示すように、シリコン基板７１と、複数の層が積層されて形成されるとともに負電荷を蓄積することが可能なエレクトレット膜７２とにより構成されている。

ここで、第５実施形態では、シリコン基板７１には、約６μｍの深さＨ６および約３μｍの幅Ｗ６を有する複数の溝部７１ｂが、所定の間隔（中心間距離）Ｌ８（たとえば、約１０μｍ）を隔てて形成されている。また、シリコン基板７１の主表面７１ａ上には、溝部７１ｂの内表面および溝部７１ｂ間の凸形状部７１ｃを覆うように、約１μｍのＨＤＰ−ＳｉＯ_２膜からなる第１エレクトレット膜７２ａが形成されているとともに、第１エレクトレット膜７２ａの表面を覆うようにして、約０．３μｍの有機ＳＯＧからなる第２エレクトレット膜７２ｂが形成されている。これにより、２層からなるエレクトレット膜７２がシリコン基板７１を覆うように形成されている。

なお、第５実施形態の基板およびその他の構成については、上記第１〜第４実施形態と同様である。

次に、図１３を参照して、本発明の第５実施形態によるエレクトレット素子７０の製造プロセスについて説明する。

まず、第４実施形態と同様の工程により、シリコン基板７１の主表面７１ａに溝部７１ｂを形成する。そして、プラズマＣＶＤ法により約１μｍのＨＤＰ−ＳｉＯ_２からなる第１エレクトレット膜７２ａを成膜する。そして、第１エレクトレット膜７２ａの表面上に、スピンコート法により約０．３μｍの有機ＳＯＧからなる第２エレクトレット膜７２ｂを成膜する。そして、再度レジストパターンを形成するとともにエッチングを行うことによりエレクトレット膜７２を所定形状に加工する。そして、コロナ放電によりエレクトレット膜７２に電化注入を行うことによりエレクトレット素子７０が形成される。

第５実施形態では、上記のように、シリコン基板７１の主表面７１ａ上に、第１エレクトレット膜７２ａおよび第２エレクトレット膜７２ｂからなる２つの層を積層することによりエレクトレット膜７２を形成した場合にも、エレクトレット膜７２をシリコン基板７１の溝部７１ｂの内表面を覆うように形成することができる。これにより、溝部７１ｂの底面部からシリコン基板７１の主表面７１ａに対して垂直方向のみならず、溝部７１ｂの内側面部からシリコン基板７１の主表面７１ａに対して水平方向にもエレクトレット膜７２を形成することができるので、エレクトレット膜７２の単位平面積当たりの表面積（体積）を増加させることができる。

なお、第５実施形態のその他の効果は、上記第１〜第４実施形態と同様である。

（第６実施形態）
図１４〜図１８は、本発明の第６実施形態による静電誘導型発電装置を説明するための図である。図１４〜図１８を参照して、この第６実施形態では、上記した第１実施形態のエレクトレット素子１３３を含む静電誘導型発電装置１００の構造について説明する。なお、この第６実施形態では、静電動作装置の一例である静電誘導型発電装置１００に本発明を適用した場合について説明する。

この第６実施形態による静電誘導型発電装置１００は、図１４に示すように、収納部１１０ａが形成された下側筐体１１０と、収納部１１０ａを塞ぐように下側筐体１１０の上面に取り付けられた上側筐体１２０とを備えている。また、静電誘導型発電装置１００には、静電誘導型発電装置１００によって駆動される負荷２００（図１６参照）が接続されている。

静電誘導型発電装置１００の下側筐体１１０の収納部１１０ａには、図１４および図１５に示すように、一対のバネ部材１１１（図１５参照）と、一対のバネ部材１１１により矢印Ａ方向（図１５参照）に移動可能に構成された可動基板１１２と、可動基板１１２をガイドするためのガイド部１１３と、可動基板１１２の位置を規制するためのスペーサ１１４および１１５（図１４参照）とが設けられている。バネ部材１１１は、それぞれ、収納部１１０ａの矢印Ａ方向の内側面と可動基板１１２との間に配置されている。ガイド部１１３およびスペーサ１１４は、収納部１１０ａの矢印Ｂ方向の内側面に沿って矢印Ａ方向に延びるように設けられている。また、ガイド部１１３は、収納部１１０ａの底面に設けられている。また、スペーサ１１４は、可動基板１１２の矢印Ｂ方向の位置を規制する機能を有するとともに、ガイド部１１３上に設けられている。スペーサ１１５は、可動基板１１２の矢印Ｃ方向（図１４参照）の位置を規制する機能を有する。

静電誘導型発電装置１００の上側筐体１２０は、図１４に示すように、可動基板１１２と対向するように設けられたガラスからなる固定基板１２１と、可動基板１１２をガイドするためのガイド部１２２とを含んでいる。固定基板１２１には、スペーサ１１５と対応する領域に、可動基板１１２の矢印Ｃ方向の位置を規制する機能を有するスペーサ１２３が設けられている。これにより、可動基板１１２と固定基板１２１とが所定の間隔を隔てて配置されるように構成されている。また、ガイド部１２２は、可動基板１１２を挟んでガイド部１１３と対向するように、収納部１１０ａの矢印Ｂ方向の内側面に沿って矢印Ａ方向に延びるように設けられている。

ここで、第６実施形態では、下側筐体１１０の可動基板１１２は、図１５〜図１７に示すように、導電性を有するシリコン基板１３０と、負電荷を蓄積することが可能な熱酸化によるシリコン酸化膜からなるエレクトレット膜１３１と、Ａｌからなるガード電極１３２とにより構成されている。シリコン基板１３０の固定基板１２１側の主表面１３０ａには、図１７に示すように、後述するガード電極１３２の櫛部１３２ａの間に、矢印Ａ方向に所定の間隔（中心間距離）Ｌ８（たとえば、約１０μｍ）を隔てて複数の溝部１３０ｂが形成されている。なお、溝部１３０ｂは、本発明の「凹部」の一例である。この溝部１３０ｂは、約１５μｍの深さＨ７と約８μｍの幅Ｗ７とを有するとともに、矢印Ｂ方向（図１５参照）に延びるように形成されている。これにより、隣接する溝部１３０ｂ間には、溝部１３０ｂの底面側から突出するように、約２μｍの幅Ｗ８を有する凸形状部１３０ｃが形成されている。なお、凸形状部１３０ｃは、本発明の「凸部」の一例である。また、シリコン基板１３０の主表面１３０ａ上には、溝部１３０ｂの内表面と、溝部１３０ｂ間の凸形状部１３０ｃの表面とを覆うように、約２μｍの厚みを有する熱酸化によるシリコン酸化膜からなるエレクトレット膜１３１が形成されている。この熱酸化によるシリコン酸化膜からなるエレクトレット膜１３１は、櫛部１３２ａの間に約８０μｍの幅Ｗ９を有するように形成されている。また、熱酸化によるシリコン酸化膜からなるエレクトレット膜１３１は、溝部１３０ｂおよび凸形状部１３０ｃの形状を反映するような形状に形成されている。すなわち、熱酸化によるシリコン酸化膜からなるエレクトレット膜１３１の溝部１３０ｂの内部に形成された部分は、溝状部１３１ａを有する。この溝状部１３１ａは、約１５μｍの深さと約４μｍの幅とを有するとともに、矢印Ｂ方向に延びるように形成されている。また、シリコン基板１３０とエレクトレット膜１３１とにより、エレクトレット素子１３３が構成されている。

また、第６実施形態では、シリコン基板１３０の固定基板１２１側の主表面１３０ａには、図１５に示すように、矢印Ｂ方向に延びる複数の櫛部１３２ａと矢印Ａ方向に延びる連結部１３２ｂとを有する櫛状のガード電極１３２が設けられている。このガード電極１３２の櫛部１３２ａは、図１６に示すように、矢印Ａ方向に所定の間隔Ｌ９（たとえば、約１００μｍ）を隔てて複数設けられている。また、この櫛部１３２ａは、約５μｍの厚みと、約１００μｍの幅とを有する。

また、固定基板１２１のシリコン基板１３０側の表面には、図１８に示すように、Ａｌからなるとともに、矢印Ｂ方向に延びる複数の櫛部１２１１ａと矢印Ａ方向に延びる連結部１２１２ａとを有する櫛状の集電電極１２１ａが設けられている。この集電電極１２１ａの櫛部１２１１ａは、図１６に示すように、矢印Ａ方向に所定の間隔Ｌ７（たとえば、約１００μｍ）を隔てて複数設けられている。また、この櫛部１２１１ａは、約５μｍの厚みと、約１００μｍの幅とを有する。また、集電電極１２１ａの櫛部１２１１ａとガード電極１３２の櫛部１３２ａとは、図１７に示すように、約３０μｍの間隔Ｌ１１を隔てて配置されるように構成されている。なお、集電電極１２１ａは、本発明の「電極」の一例である。

また、集電電極１２１ａとシリコン基板１３０とは、図１６に示すように、回路部１４０に接続されている。この回路部１４０は、発電された電力を整流するための整流回路１４１と、整流回路１４１により整流された直流電流の電圧値を変換するためのＤＣ−ＤＣコンバータ１４２とを含んでいる。整流回路１４１は、集電電極１２１ａおよびシリコン基板１３０に接続されているとともに、ＤＣ−ＤＣコンバータ１４２に接続されている。また、ＤＣ−ＤＣコンバータ１４２には、静電誘導型発電装置１００によって発電された電力により駆動される負荷２００が接続されている。また、シリコン基板１３０、ＤＣ−ＤＣコンバータ１４２および負荷２００は、接地されている。

図１９は、本発明の第６実施形態による静電誘導型発電装置の発電動作を説明するための図である。次に、図１６および図１９を参照して、本発明の第６実施形態による静電誘導型発電装置１００の発電動作について説明する。

まず、静電誘導型発電装置１００に振動が加わらない状態では、図１６に示すように、エレクトレット膜１３１と集電電極１２１ａの櫛部１２１１ａとが約３０μｍの間隔Ｌ１１（図１７参照）を隔てて対向するように配置されているので、集電電極１２１ａの櫛部１２１１ａには、静電誘導により正電荷が蓄積される。

次に、図１９に示すように、静電誘導型発電装置１００に水平方向（Ａ方向）の振動が加わることに起因して、可動基板１１２（シリコン基板１３０）がＡ方向に移動することにより、ガード電極１３２の櫛部１３２ａが、集電電極１２１ａの櫛部１２１１ａと対向する位置に移動する。これにより、集電電極１２１ａの櫛部１２１１ａと対向する領域の電位が、低電位から高電位に変化するので、集電電極１２１ａの櫛部１２１１ａに静電誘導により蓄積される正電荷の量が変化（減少）する。この正電荷の変化分が電流となり、整流回路１４１およびＤＣ−ＤＣコンバータ１４２を介して負荷２００に出力される。そして、Ａ方向の振動により、可動基板１１２（シリコン基板１３０）が、上記動作を繰り返すことにより、発電が継続して行われる。

図２０〜図２４は、本発明の第６実施形態による静電誘導型発電装置の可動基板の製造プロセスを説明するための図である。次に、図１６、図１７および図２０〜図２４を、参照して、本発明の第６実施形態による可動基板１１２の製造プロセスについて説明する。

まず、図２０に示すように、フォトリソグラフィ技術とエッチング技術とを用いて、シリコン基板１３０の主表面１３０ａに、矢印Ａ方向に所定の間隔（中心間距離）Ｌ８（たとえば、約１０μｍ）を隔てて複数の溝部１３０ｄを形成する。この溝部１３０ｄは、約１５μｍの深さを有するとともに、約６μｍの幅を有する。これにより、隣接する溝部１３０ｄ間には、約４μｍの幅を有する凸形状部１３０ｅが形成される。また、複数の溝部１３０ｄは、矢印Ａ方向に約１００μｍ間隔毎に形成される。次に、図２１に示すように、熱酸化法により、シリコン基板１３０の溝部１３０ｄの内表面および溝部１３０ｄ間の凸形状部１３０ｅの上面を熱酸化することによって、約２μｍの厚みを有するシリコン酸化膜１３１ｂを形成する。この熱酸化は、水素ガス、窒素ガスおよび酸素ガスを含む雰囲気中において、約１０００℃で約１５時間の熱処理をすることにより行う。これにより、図２０に示した溝部１３０ｄよりも大きい幅Ｗ７（約８μｍ）を有する溝部１３０ｂ（図１７参照）が形成されるとともに、図２０に示した凸形状部１３０ｅよりも小さい幅Ｗ８（約２μｍ）を有する凸形状部１３０ｃ（図１７参照）が形成される。その後、フォトリソグラフィ技術とエッチング技術とを用いて、図２２に示すような約８０μｍの幅Ｗ９を有するシリコン酸化膜１３１ｂが形成される。

次に、シリコン基板１３０の主表面１３０ａに、図２３に示すように、シリコン酸化膜１３１ｂの間にＡｌからなるガード電極１３２を形成する。具体的には、電極層を形成後、フォトリソグラフィ技術とエッチング技術とを用いることによって、矢印Ａ方向に所定の間隔Ｌ９（たとえば、約１００μｍ）を隔ててガード電極１３２の櫛部１３２ａが形成される。このガード電極１３２の櫛部１３２ａは、約１００μｍの幅と約５μｍの厚みを有する。

そして、図２２に示すように、電荷注入装置２１０を用いて、シリコン酸化膜１３１ｂに電荷を注入する。この電荷注入装置２１０は、コロナ放電を発生させるための針状電極２１１と、針状電極２１１と対向する領域にシリコン基板１３０を配置するための電極プレート２１２と、針状電極２１１と電極プレート２１２との間に高電圧を印加するための電源２１３と、電極プレート２１２に配置されたシリコン基板１３０を過熱するためのホットプレート２１４とを備えている。そして、シリコン酸化膜１３１ｂに対する電荷注入は、印加電圧：１０ｋＶ（電流：０．０７ｍＡ〜０．５０ｍＡ）、印加時間：１分、加熱温度：８０℃〜９０℃の条件で行う。これにより、図１６に示すようなシリコン基板１３０、エレクトレット膜１３１およびガード電極１３２により構成される可動基板１１２が形成される。

第６実施形態では、上記のように、シリコン基板１３０の溝部１３０ｂの内表面を覆うように形成されたシリコン酸化膜からなるエレクトレット膜１３１を含むエレクトレット素子１３３を設けることによって、表面電位の大きいエレクトレット素子１３３を用いることができるので、静電誘導型発電装置１００の発電効率を向上させることができる。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記第１〜第６実施形態では、負電荷が蓄積されたエレクトレット膜を形成する例を示したが、本発明はこれに限らず、正電荷が蓄積されたエレクトレット膜を形成してもよい。

また、上記第１〜第６実施形態では、各溝部の間隔、幅および深さの大きさが同じ例を示したが、本発明はこれに限らず、各溝部の間隔、幅および深さの大きさが異なるようにしてもよい。

また、上記第１〜第６実施形態では、シリコン基板によりエレクトレット素子を構成する例を示したが、本発明はこれに限らず、シリコン基板以外の材料により基板を形成してもよい。この場合、たとえば、石英ガラス、セラミックス、フッ素樹脂および絶縁性樹脂などにより形成してもよい。

また、上記第１実施形態の変形例および第２実施形態の変形例では、各孔部の間隔、直径および深さの大きさが同じ例を示したが、本発明はこれに限らず、各孔部の間隔、直径および深さの大きさが異なるようにしてもよい。

また、上記第１実施形態の変形例および第２実施形態の変形例では、平面的に見て円形状を有する孔部を形成する例を示したが、本発明はこれに限らず、平面的に見て４角形状などの多角形状を有する孔部を形成してもよい。

また、第３実施形態では、熱酸化法により形成されたシリコン酸化膜以外の無機系材料からなるエレクトレット膜を形成する一例として、プラズマＣＶＤ法によりＨＤＰ−ＳｉＯ_２からなるエレクトレット膜５２を形成する例を示したが、本発明はこれに限らず、ＨＤＰ−ＳｉＯ_２以外の無機系材料によりエレクトレット膜５２を形成してもよい。この場合、たとえば、シリコン系材料では、プラズマＣＶＤ法によるＴＥＯＳ（テトラエトキシシラン）膜、スパッタ法によるＳｉ酸化膜、スパッタ法によるＳｉ窒化膜などにより形成してもよい。また、金属酸化膜をエレクトレット膜として用いる場合では、ＭｇＴｉＯ_３（チタン酸マグネシウム）膜、ＢａＴｉＯ_３（チタン酸バリウム）膜、ＣａＴｉＯ_３（チタン酸カルシウム）膜およびＡｌ_２Ｏ_３（酸化アルミニウム）膜などにより形成してもよい。

また、第４実施形態では、フッ素系材料によりエレクトレット膜を形成する一例として、塗布法により旭硝子社製のＣＹＴＯＰ（登録商標）（ＢＶＥ（４−ビニルオキシ−１−ブテン）共重合体）からなるエレクトレット膜６２を形成する例を示したが、本発明はこれに限らず、ＣＹＴＯＰ以外のフッ素材料によりエレクトレット膜を形成してもよい。この場合、たとえば、ＰＴＦＥ（ポリテトラフルオロエチレン）膜、ＰＦＡ（テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体）膜、ＦＥＰ（テトラフルオロエチレン・ヘキサフルオロプロピレン共重合体（４．６フッ化））膜、ＥＴＦＥ（テトラフルオロエチレン・エチレン共重合体）膜、ＰＶＤＦ（ポリビニリデンフルオライド（２フッ化））膜、ＰＣＴＦＥ（ポリクロロトリフルオロエチレン（３フッ化））膜、ＥＣＴＦＥ（クロロトリフルオロエチレン・エチレン共重合体）膜、ＰＶＦ（ポリビニルフルオライド（ポリ塩化ビニル））膜、および、ＦＥＰ−テフロン（登録商標）（テトラフルオロエチレンーヘキサプロピレン共重合体）などにより形成してもよい。

また、第４実施形態では、フッ素系材料によりエレクトレット膜６２を形成する例を示したが、本発明はこれに限らず、有機系材料によりエレクトレット膜を形成してもよい。なお、有機系材料によるエレクトレット膜を形成する工程は、第４実施形態におけるフッ素系材料によるエレクトレット膜６２を形成する工程と同様である。また、有機系材料の一例として、たとえば、ＰＰ（ポリプロピレン）膜、ＰＥＴ（ポリエチレンテレフタレート）膜、ＰＶＣ（ポリビニルクロライド）膜およびＰＳ（ポリスチレン）膜などにより形成可能である。

また、第３および第４実施形態では、第２実施形態と同様に、シリコン基板の主表面上に形成された溝部にエレクトレット膜が充填されるように形成する例を示したが、本発明はこれに限らず、第１実施形態と同様に、エレクトレット膜におけるシリコン基板の溝部の内部に形成された部分が、溝部に沿って溝状部（図１参照）を有するように形成してもよい。

また、第５実施形態では、第１実施形態と同様に、エレクトレット膜７２におけるシリコン基板７１の溝部７１ｂの内部に形成された部分が、溝部７１ｂに沿って溝状部を有するように形成する例を示したが、本発明はこれに限らず、第２〜第４実施形態と同様に、溝部７１ｂにエレクトレット膜７２が充填される（図４参照）ように形成してもよい。

また、第３〜第５実施形態では、第１および第２実施形態と同様に、シリコン基板の主表面上に溝部を形成する例を示したが、本発明はこれに限らず、第１および第２実施形態の変形例と同様に、シリコン基板の主表面上に孔部を形成してもよい。

また、上記第６実施形態では、静電誘導型変換装置の一例として静電誘導型発電装置１００を示したが、本発明はこれに限らず、エレクトレット素子を含む静電誘導型変換装置であれば、静電誘導型アクチュエータなどのその他の静電誘導型変換装置にも適用可能である。

また、上記第６実施形態では、シリコン基板１３０に溝部１３０ｂを形成する例を示したが、本発明はこれに限らず、シリコン基板に孔部を形成するようにしてもよい。

また、上記第６実施形態では、シリコン基板１３０の溝部１３０ｂの形状を反映する形状の溝部８１ａを有するエレクトレット膜１３１を形成する例を示したが、本発明はこれに限らず、エレクトレット膜がシリコン基板の溝部に充填されるように形成してもよい。

また、上記第６実施形態では、集電電極１２１ａを櫛状に形成するとともに、エレクトレット膜１３１をガード電極１３２の櫛部１３２ａの間に形成する例を示したが、本発明はこれに限らず、集電電極とエレクトレット膜とを、振動により対向する面積が変化する形状であれば他の形状に形成してもよい。

また、上記第６実施形態では、固定基板１２１に集電電極１２１ａを形成するとともに、可動基板７０を構成するシリコン基板１３０、エレクトレット膜１３１およびガード電極１３２を設ける例を示したが、本発明はこれに限らず、固定基板を構成するシリコン基板、エレクトレット膜およびガード電極を設けるとともに、可動基板に集電電極を形成するようにしてもよい。

また、上記第６実施形態では、ガード電極１３２の櫛部１３２ａの間隔Ｌ６と集電電極１２１ａの櫛部１２１１ａの幅とが同じ大きさを有する例を示したが、本発明はこれに限らず、ガード電極の櫛部の間隔を集電電極の櫛部の幅よりも小さくするようにしてもよい。

また、上記第６実施形態では、集電電極１２１ａの櫛部１２１１ａの間隔Ｌ７とガード電極１３２の櫛部１３２ａの幅とが同じ大きさを有する例を示したが、本発明はこれに限らず、集電電極の櫛部の間隔をガード電極の櫛部の幅よりも小さくするようにしてもよい。

また、上記第６実施形態では、整流回路１４１とＤＣ−ＤＣコンバータ１４２とを含む回路部１４０を設ける例を示したが、本発明はこれに限らず、整流回路のみからなる回路部を設けてもよいし、ＤＣ−ＤＣコンバータのみからなる回路部を設けるようにしてもよい。

また、上記第６実施形態では、ガラスからなる固定基板１２１を用いる例を示したが、本発明はこれに限らず、シリコンなどのその他の材質からなる固定基板を用いてもよい。

また、上記第６実施形態では、２層からなるエレクトレット膜７２を形成する例を示したが、本発明はこれに限らず、２層以上の層からなるエレクトレット膜を形成してもよい。また、３層以上の層を形成する場合、エレクトレット膜が少なくとも２つの層から形成されていれば、その他の層が、たとえばバリア膜などのエレクトレット膜以外の膜であってもよい。

また、上記第１〜第６実施形態では、コロナ放電により発生した負電荷をシリコン酸化膜に注入する例を示したが、本発明はこれに限らず、シリコン酸化膜に電子ビームを照射することにより、負電荷をシリコン酸化膜に注入するようにしてもよい。

また、上記第１〜第６実施形態では、シリコン基板の凹部の深さを、凹部の互いに対向する内表面間の距離よりも大きくなる例を示したが、本発明はこれに限らず、凹部の深さと凹部の対向する内表面間の距離とが同程度の大きさであってもよい。

本発明の第１実施形態によるエレクトレット素子の構造を示した斜視図である。 本発明の第１実施形態によるエレクトレット素子の製造プロセスを説明するための断面図である。 本発明の第１実施形態の変形例によるエレクトレット素子の構造を示した断面図である。 本発明の第２実施形態によるエレクトレット素子の構造を示した斜視図である。 本発明の第２実施形態によるエレクトレット素子の製造プロセスを説明するための断面図である。 本発明の第２実施形態の変形例によるエレクトレット素子の構造を示した断面図である。 本発明の第３実施形態によるエレクトレット素子の構造を示した斜視図である。 図７に示した本発明の第３実施形態によるエレクトレット素子の製造プロセスを説明するための断面図である。 図７に示した本発明の第３実施形態によるエレクトレット素子の製造プロセスを説明するための断面図である。 本発明の第４実施形態によるエレクトレット素子の構造を示した斜視図である。 図１０に示した本発明の第４実施形態によるエレクトレット素子の製造プロセスを説明するための断面図である。 図１０に示した本発明の第４実施形態によるエレクトレット素子の製造プロセスを説明するための断面図である。 本発明の第５実施形態によるエレクトレット素子の構造を示した断面図である。 本発明の第６実施形態による静電誘導型発電装置の構造を示した断面図である。 図１４に示した第６実施形態による静電誘導型発電装置の下側筐体の構造を示した平面図である。 図１４に示した第６実施形態による静電誘導型発電装置の構成を示した概略図である。 図１４に示した第６実施形態による静電誘導型発電装置の構造を示した拡大図である。 図１４に示した第６実施形態による静電誘導型発電装置の固定基板を示した平面図である。 本発明の第６実施形態による静電誘導型発電装置の発電動作を説明するための図である。 本発明の第６実施形態による静電誘導型発電装置の可動基板の製造プロセスを説明するための断面図である。 本発明の第６実施形態による静電誘導型発電装置の可動基板の製造プロセスを説明するための断面図である。 本発明の第６実施形態による静電誘導型発電装置の可動基板の製造プロセスを説明するための断面図である。 本発明の第６実施形態による静電誘導型発電装置の可動基板の製造プロセスを説明するための断面図である。 本発明の第６実施形態による静電誘導型発電装置の可動基板の製造プロセスを説明するための図である。

符号の説明

１、２１、３１、４１、５１、６１、７１、１３０ シリコン基板
１ａ、２１ａ、３１ａ、４１ａ、５１ａ、６１ａ、７１ａ、１３０ａ 主表面
１ｂ、３１ｂ、５１ｂ、６１ｂ、７１ｂ、１３０ｂ 溝部（凹部）
１ｃ、２１ｃ、３１ｃ、４１ｃ、５１ｃ、６１ｃ、７１ｃ、１３０ｃ 凸形状部（凸部）
２、２２、３２、４２、５２、６２、７２、１３１ エレクトレット膜
１０、２０、３０、４０、５０、６０、７０、１３３ エレクトレット素子
２１ｂ、４１ｂ 孔部（凹部）
１００ 静電誘導型発電装置（静電動作装置）
１２１ａ 集電電極（電極）

Claims (11)

1. 主表面に複数の凹部が形成された基板と、
   前記基板の主表面上に、少なくとも前記凹部の内表面を覆うように形成されたエレクトレット膜とを備える、エレクトレット素子。
2. 前記基板の凹部の深さは、前記エレクトレット膜の厚みよりも大きい、請求項１に記載のエレクトレット素子。
3. 前記基板の凹部の深さは、前記凹部の互いに対向する内表面間の距離よりも大きい、請求項１または２に記載のエレクトレット素子。
4. 前記基板の凹部は、前記エレクトレット膜により充填されている、請求項１〜３のいずれか１項に記載のエレクトレット素子。
5. 前記エレクトレット膜は、前記凹部の内表面に沿って凹状に形成されているとともに、前記凹状の部分に空間を有している、請求項１〜３のいずれか１項に記載のエレクトレット素子。
6. 前記基板の凹部は、所定の間隔を隔てて形成された複数の溝部を含む、請求項１〜５のいずれか１項に記載のエレクトレット素子。
7. 前記基板の凹部は、複数の孔部を含む、請求項１〜５のいずれか１項に記載のエレクトレット素子。
8. 前記エレクトレット膜は、前記凹部の内表面のみならず、前記凹部間に位置する凸部の表面も覆うように形成されている、請求項１〜７のいずれか１項に記載のエレクトレット素子。
9. 前記エレクトレット膜は、複数の層が積層されることにより形成されている、請求項１〜８のいずれか１項に記載のエレクトレット素子。
10. 前記基板および前記エレクトレット膜は、シリコンを含む、請求項１〜９のいずれか１項に記載のエレクトレット素子。
11. 電極と、
    前記電極と所定の距離を隔てて対向するように設けられ、主表面に複数の凹部が形成された基板と、前記基板の主表面上に、少なくとも前記凹部の内表面を覆うように形成されたエレクトレット膜とを含むエレクトレット素子とを備え、
    前記電極および前記エレクトレット素子は、互いに相対的に移動可能である、静電動作
    装置。

Images