以下、本発明の実施形態を図面に基づいて説明する。
(第1実施形態)
図1は、本発明の第1実施形態によるエレクトレット素子の構造を示した斜視図である。まず、図1を参照して、本発明の第1実施形態によるエレクトレット素子10の構造について説明する。
この第1実施形態によるエレクトレット素子10は、図1に示すように、シリコン基板1と、負電荷を蓄積することが可能な熱酸化によるシリコン酸化膜からなるエレクトレット膜2とにより構成されている。
ここで、第1実施形態では、エレクトレット素子10のシリコン基板1の主表面1aには、矢印X方向に所定の間隔(中心間距離)L1(たとえば、約10μm)を隔てて複数の溝部1bが形成されている。なお、溝部1bは、本発明の「凹部」の一例である。この溝部1bは、深さH1の方が幅W1よりも大きくなるように形成されている。具体的には、深さH1が約15μmになるように形成されているとともに、幅W1が約8μmになるように形成されている。また、溝部1bは、矢印Y方向に延びるように形成されている。これにより、隣接する溝部1b間には、溝部1bの底面側から突出するように、約2μmの幅W2を有する凸形状部1cが形成されている。なお、凸形状部1cは、本発明の「凸部」の一例である。また、シリコン基板1の主表面1a上には、溝部1bの内表面と、溝部1b間の凸形状部1cの表面とを覆うように、約2μmの厚みを有する熱酸化によるシリコン酸化膜からなるエレクトレット膜2が形成されている。ここで、エレクトレット膜2は、溝部1bの深さH1よりもエレクトレット膜2の厚みが小さくなるように形成されている。また、熱酸化によるシリコン酸化膜からなるエレクトレット膜2は、溝部1bおよび凸形状部1cの形状を反映するような形状に形成されている。すなわち、熱酸化によるシリコン酸化膜からなるエレクトレット膜2の溝部1bの内部に形成された部分は、溝状部2aを有するように形成されている。この溝状部2aは、約15μmの深さと約4μmの幅とを有するとともに、矢印Y方向に延びるように形成されている。
図2は、本発明の第1実施形態によるエレクトレット素子の製造プロセスを説明するための断面図である。次に、図1および図2を参照して、本発明の第1実施形態によるエレクトレット素子10の製造プロセスについて説明する。
まず、図2に示すように、フォトリソグラフィ技術とエッチング技術とを用いて、シリコン基板1の主表面1aに、矢印X方向に所定の間隔(中心間距離)L1(たとえば、約10μm)を隔てて複数の溝部1dを形成する。この溝部1dは、約15μmの深さを有するとともに、約6μmの幅を有する。これにより、隣接する溝部1d間には、約4μmの幅を有する凸形状部1eが形成される。次に、熱酸化法により、シリコン基板1の溝部1dの内表面および溝部1d間の凸形状部1eの上面を熱酸化することによって、約2μmの厚みを有するシリコン酸化膜を形成する。この熱酸化は、水素ガス、窒素ガスおよび酸素ガスを含む雰囲気中において、約1000℃で約15時間の熱処理をすることにより行う。これにより、図2に示した溝部1dよりも大きい幅W1(約8μm)を有する溝部1b(図1参照)が形成されるとともに、図2に示した凸形状部1eよりも小さい幅W2(約2μm)を有する凸形状部1c(図1参照)が形成される。
その後、コロナ放電により発生した負電荷に電界によるエネルギーを与えることによって、シリコン酸化膜に負電荷を注入する。これにより、図1に示すようなエレクトレット膜2が形成される。
第1実施形態では、上記のように、溝部1dが形成されたシリコン基板1の主表面1aに熱酸化法によりシリコン酸化膜を形成することによって、シリコン基板1の溝部1bの内表面を覆うようにシリコン酸化膜を形成することができる。これにより、溝部1bの底面部からシリコン基板1の主表面1aに対して垂直方向のみならず、溝部1bの内側面部からシリコン基板1の主表面1aに対して水平方向にも熱酸化法によるシリコン酸化膜を形成することができるので、シリコン酸化膜の単位平面積当たりの表面積(体積)を増加させることができる。その結果、その単位平面積当たりの表面積(体積)が増加されたシリコン酸化膜に負電荷を注入することにより、シリコン酸化膜からなるエレクトレット膜2を形成することによって、シリコン酸化膜からなるエレクトレット膜2の表面電位を大きくすることができる。
また、第1実施形態では、溝部1bの深さH1がエレクトレット膜2の厚みよりも大きくなるように形成することによって、断面的にみて、シリコン基板1の突起部1c上に形成されたエレクトレット膜2の厚みに対して、溝部1bの底面部分に形成されたエレクトレット膜2の基板1の主表面1aと垂直方向における厚みがより大きいとみなすことができる。すなわち、溝部1bを形成した位置に、より厚みの大きいエレクトレット膜2を形成することができる。また、溝部1bの深さH1が溝部1bの幅W1よりも大きくなるように形成することによって、溝部1bの幅W1の方が深さH1よりも大きい場合に比べて、溝部1bにおけるエレクトレット膜2の厚みをより大きく形成することができる。また、シリコン基板1に成膜したエレクトレット膜2を所定の形状に加工するためにエッチングを行う場合、溝部1bに形成された部分に対して膜厚の小さい部分であるシリコン基板1の主表面1a上に形成された部分に対して行うのみであるので、エッチングを行う時間をその分短くすることができる。したがって、エッチングの時間が長いことに起因してエレクトレット膜2が必要以上に削れてしまうのを抑制することができる。
図3は、本発明の第1実施形態の変形例によるエレクトレット素子の構造を示した断面図である。図3を参照して、この第1実施形態の変形例では、図1に示した第1実施形態と異なり、シリコン基板21の主表面21aに孔部21bが形成されているエレクトレット素子20の構造について説明する。
この第1実施形態の変形例によるエレクトレット素子20は、図3に示すように、シリコン基板21と、負電荷を蓄積することが可能な熱酸化によるシリコン酸化膜からなるエレクトレット膜22とにより構成されている。
ここで、第1実施形態の変形例では、エレクトレット素子20のシリコン基板21の主表面21aには、矢印X方向および矢印Y方向に同じ間隔(中心間距離)L2(たとえば、約10μm)を隔てて複数の平面的に見て円形状の孔部21bが形成されている。なお、孔部21bは、本発明の「凹部」の一例である。この孔部21bは、深さH2の方が直径D1よりも大きくなるように形成されている。具体的には、深さH2が約15μmになるように形成されているとともに、直径D1が、平面的に見て約8μmになるように形成されている。これにより、隣接する孔部21b間には、孔部21bの底面側から突出するように凸形状部21cが形成されている。なお、凸形状部21cは、本発明の「凸部」の一例である。また、シリコン基板21の主表面21a上には、孔部21bの内表面と、孔部21b間の凸形状部21cの表面とを覆うように、約2μmの厚みを有する熱酸化によるシリコン酸化膜からなるエレクトレット膜22が形成されている。ここで、エレクトレット膜22は、孔部21bの深さH2よりもエレクトレット膜22の厚みが小さくなるように形成されている。また、熱酸化によるシリコン酸化膜からなるエレクトレット膜22は、孔部21bおよび凸形状部21cの形状を反映するような形状に形成されている。すなわち、熱酸化によるシリコン酸化膜からなるエレクトレット膜22の孔部21bの内部に形成された部分は、孔状部22aを有するように形成されている。この孔状部22aは、約15μmの深さを有するとともに、平面的に見て約4μmの直径を有する。
なお、図3に示した第1実施形態の変形例によるエレクトレット素子20の製造プロセスは、孔部21bの形成プロセス以外は上記第1実施形態と同様である。この孔部21bは、フォトリソグラフィ技術とエッチング技術とを用いて、シリコン基板21の主表面21aに、約15μmの深さを有するとともに、平面的に見て約6μmの直径を有する孔部を形成し、その後、熱酸化法によりシリコン基板21の主表面21aにシリコン酸化膜を形成することによって、形成される。これにより、フォトリソグラフィ技術とエッチング技術とを用いて形成された孔部よりも大きい直径D1(約8μm)を有する孔部21bが形成される。
第1実施形態の変形例では、上記のように、孔部が形成されたシリコン基板21の主表面21aに熱酸化法によりシリコン酸化膜を形成することによって、シリコン基板21の孔部21bの内表面を覆うようにシリコン酸化膜を形成することができる。これにより、孔部21bの底面部からシリコン基板21の主表面21aに対して垂直方向のみならず、孔部21bの内周面部からシリコン基板21の主表面21aに対して水平方向にも熱酸化法によるシリコン酸化膜を形成することができるので、シリコン酸化膜の単位平面積当たりの表面積(体積)をより増加させることができる。その結果、その単位平面積当たりの表面積(体積)が増加されたシリコン酸化膜に負電荷を注入することにより、シリコン酸化膜からなるエレクトレット膜22を形成することによって、シリコン酸化膜からなるエレクトレット膜22の表面電位をより大きくすることができる。
また、第1実施形態の変形例では、溝部21bの深さH2がエレクトレット膜22の厚みよりも大きくなるように形成することによって、断面的にみて、シリコン基板21の突起部21c上に形成されたエレクトレット膜22の厚みに対して、溝部21bの底面部分に形成されたエレクトレット膜22の基板21の主表面21aと垂直方向における厚みがより大きいとみなすことができる。すなわち、溝部21bを形成した位置に、より厚みの大きいエレクトレット膜22を形成することができる。また、孔部21bの深さH2が孔部21bの直径D1よりも大きくなるように形成することによって、孔部21bの直径D1の方が深さH2よりも大きい場合に比べて、孔部21bにおけるエレクトレット膜22の厚みをより大きく形成することができる。また、シリコン基板21に成膜したエレクトレット膜22を所定の形状に加工するためにエッチングを行う場合、孔部21bに形成された部分に対して膜厚の小さい部分であるシリコン基板21の主表面21a上に形成された部分に対して行うのみであるので、エッチングを行う時間をその分短くすることができる。したがって、エッチングの時間が長いことに起因してエレクトレット膜22が必要以上に削れてしまうのを抑制することができる。
(第2実施形態)
図4は、本発明の第2実施形態によるエレクトレット素子の構造を示した斜視図である。図4を参照して、この第2実施形態では、上記第1実施形態と異なり、溝部31bの内部にシリコン酸化膜からなるエレクトレット膜32が充填されているエレクトレット素子30の構造について説明する。
この第2実施形態によるエレクトレット素子30は、図4に示すように、シリコン基板31と、負電荷を蓄積することが可能な熱酸化によるシリコン酸化膜からなるエレクトレット膜32とにより構成されている。
ここで、第2実施形態では、エレクトレット素子30のシリコン基板31の主表面31aには、矢印X方向に所定の間隔(中心間距離)L3(たとえば、約10μm)を隔てて複数の溝部31bが形成されている。なお、溝部31bは、本発明の「凹部」の一例である。この溝部31bは、深さH3の方が幅W3よりも大きくなるように形成されている。具体的には、深さH1が約15μmになるように形成されているとともに、幅W3が約4μmになるように形成されている。また、溝部1bは、矢印Y方向に延びるように形成されている。これにより、隣接する溝部31b間には、溝部31bの底面側から突出するように、約6μmの幅W4を有する凸形状部31cが形成されている。なお、凸形状部31cは、本発明の「凸部」の一例である。また、シリコン基板31の主表面31a上には、溝部31bの内表面と、溝部31b間の凸形状部31cの表面とを覆うように、約2μmの厚みを有する熱酸化によるシリコン酸化膜からなるエレクトレット膜32が形成されている。ここで、エレクトレット膜32は、溝部31bの深さH3よりもエレクトレット膜32の厚みが小さくなるように形成されている。また、熱酸化によるシリコン酸化膜からなるエレクトレット膜32は、溝部31bの内部に充填されるように形成されている。
図5は、本発明の第2実施形態によるエレクトレット素子の製造プロセスを説明するための断面図である。次に、図4および図5を参照して、本発明の第2実施形態によるエレクトレット素子30の製造プロセスについて説明する。
まず、図5に示すように、フォトリソグラフィ技術とエッチング技術とを用いて、シリコン基板31の主表面31aに、矢印X方向に所定の間隔(中心間距離)L3(たとえば、約10μm)を隔てて複数の溝部31dを形成する。この溝部31dは、約15μmの深さを有するとともに、約2μmの幅を有する。これにより、隣接する溝部31d間には、約8μmの幅を有する凸形状部31eが形成される。次に、熱酸化法により、シリコン基板31の溝部31dの内表面および溝部31d間の凸形状部31eの上面を熱酸化することによって、約2μmの厚みを有するシリコン酸化膜を形成する。この熱酸化は、水素ガス、窒素ガスおよび酸素ガスを含む雰囲気中において、約1000℃で約15時間の熱処理をすることにより行う。これにより、図5に示した溝部31dよりも大きい幅W3(約4μm)を有する溝部31b(図4参照)が形成されるとともに、図5に示した凸形状部31eよりも小さい幅W4(約6μm)を有する凸形状部1c(図4参照)が形成される。また、第2実施形態では、上記第1実施形態と比べて、溝部31dの幅が小さいことにより、熱酸化法によるシリコン酸化膜が溝部31bの内部に充填されるように形成される。
その後、コロナ放電により発生した負電荷に電界によるエネルギーを与えることによって、シリコン酸化膜に負電荷を注入する。これにより、図4に示すようなエレクトレット膜32が形成される。
第2実施形態では、上記のように、溝部31dが形成されたシリコン基板31の主表面31aに熱酸化法によりシリコン酸化膜を形成することによって、シリコン酸化膜をシリコン基板31の溝部31bの内部に充填されるように形成することができる。これにより、シリコン酸化膜の厚みを部分的に大きくすることができるので、シリコン酸化膜の単位平面積当たりの体積を大きくすることができる。その結果、その単位平面積当たりの体積が増加されたシリコン酸化膜に負電荷を注入することにより、シリコン酸化膜からなるエレクトレット膜32を形成することによって、シリコン酸化膜からなるエレクトレット膜32の表面電位を大きくすることができる。
また、第2実施形態では、溝部31bの深さH3がエレクトレット膜32の厚みよりも大きくなるように形成することによって、断面的にみて、シリコン基板31の突起部31c上に形成されたエレクトレット膜32の厚みに対して、溝部31bの底面部分に形成されたエレクトレット膜32の基板31の主表面31aと垂直方向における厚みがより大きいとみなすことができる。すなわち、溝部31bを形成した位置に、より厚みの大きいエレクトレット膜32を形成することができる。また、溝部31bの深さH3が溝部31bの幅W3よりも大きくなるように形成することによって、溝部31bの幅W3の方が深さH3よりも大きい場合に比べて、溝部31bにおけるエレクトレット膜32の厚みをより大きく形成することができる。また、シリコン基板31に成膜したエレクトレット膜32を所定の形状に加工するためにエッチングを行う場合、溝部31bに形成された部分に対して膜厚の小さい部分であるシリコン基板31の主表面31a上に形成された部分に対して行うのみであるので、エッチングを行う時間をその分短くすることができる。したがって、エッチングの時間が長いことに起因してエレクトレット膜32が必要以上に削れてしまうのを抑制することができる。
図6は、本発明の第2実施形態の変形例によるエレクトレット素子の構造を示した断面図である。図6を参照して、この第2実施形態の変形例では、図4に示した第2実施形態と異なり、シリコン基板41の主表面41aに孔部41bが形成されているエレクトレット素子40の構造について説明する。
この第2実施形態の変形例によるエレクトレット素子40は、図6に示すように、シリコン基板41と、負電荷を蓄積することが可能な熱酸化によるシリコン酸化膜からなるエレクトレット膜42とにより構成されている。
ここで、第2実施形態の変形例では、エレクトレット素子40のシリコン基板41の主表面41aには、矢印X方向および矢印Y方向に同じ間隔(中心間距離)L4(たとえば、約10μm)を隔てて複数の平面的に見て円形状の孔部41bが形成されている。なお、孔部41bは、本発明の「凹部」の一例である。この孔部41bは、深さH4の方が直径D2よりも大きくなるように形成されている。具体的には、深さH4が約15μmになるように形成されているとともに、直径D2が、平面的に見て約4μmになるように形成されている。これにより、隣接する孔部41b間には、孔部41bの底面側から突出するように凸形状部41cが形成されている。なお、凸形状部41cは、本発明の「凸部」の一例である。また、シリコン基板41の主表面41a上には、孔部41bの内表面と、孔部41b間の凸形状部41cの表面とを覆うように、約2μmの厚みを有する熱酸化によるシリコン酸化膜からなるエレクトレット膜42が形成されている。ここで、エレクトレット膜42は、孔部41bの深さH4よりもエレクトレット膜42の厚みが小さくなるように形成されている。また、エレクトレット膜42は、孔部41bの内部に充填されるように形成されている。
なお、図6に示した第2実施形態の変形例によるエレクトレット素子40の製造プロセスは、孔部41bの形成プロセス以外は上記第2実施形態と同様である。この孔部41bは、フォトリソグラフィ技術とエッチング技術とを用いて、シリコン基板41の主表面41aに、約15μmの深さを有するとともに、平面的に見て約2μmの幅を有する孔部を形成し、その後、熱酸化法によりシリコン基板41の主表面41aにシリコン酸化膜を形成することによって、形成される。これにより、フォトリソグラフィ技術とエッチング技術とを用いて形成された孔部よりも大きい直径D2(約4μm)を有する孔部41bが形成される。
第2実施形態の変形例では、上記のように、孔部が形成されたシリコン基板41の主表面41aに熱酸化法によりシリコン酸化膜を形成することによって、シリコン酸化膜をシリコン基板41の孔部41bの内部に充填されるように形成することができる。これにより、シリコン酸化膜の厚みを部分的に大きくすることができるので、シリコン酸化膜の単位平面積当たりの体積をより増加させることができる。その結果、その単位平面積当たりの体積が増加されたシリコン酸化膜に負電荷を注入することにより、シリコン酸化膜からなるエレクトレット膜42を形成することによって、シリコン酸化膜からなるエレクトレット膜42の表面電位をより大きくすることができる。
また、第2実施形態の変形例では、孔部41bの深さH4がエレクトレット膜2の厚みよりも大きくなるように形成することによって、断面的にみて、シリコン基板41の突起部41c上に形成されたエレクトレット膜42の厚みに対して、孔部41bの底面部分に形成されたエレクトレット膜42の基板41の主表面41aと垂直方向における厚みがより大きいとみなすことができる。すなわち、孔部41bを形成した位置に、より厚みの大きいエレクトレット膜42を形成することができる。また、孔部41bの深さH4が孔部41bの直径D2よりも大きくなるように形成することによって、孔部41bの直径D2の方が深さH1よりも大きい場合に比べて、孔部41bにおけるエレクトレット膜42の厚みをより大きく形成することができる。また、シリコン基板41に成膜したエレクトレット膜42を所定の形状に加工するためにエッチングを行う場合、溝部41bに形成された部分に対して膜厚の小さい部分であるシリコン基板41の主表面41a上に形成された部分に対して行うのみであるので、エッチングを行う時間をその分短くすることができる。したがって、エッチングの時間が長いことに起因してエレクトレット膜42が必要以上に削れてしまうのを抑制することができる。
(第3実施形態)
図7は、本発明の第3実施形態によるエレクトレット素子の構造を示した斜視図である。まず、図7を参照して、この第3実施形態では、熱酸化法により形成されたシリコン酸化膜からなるエレクトレット膜を含むエレクトレット素子について説明した第1および第2実施形態とは異なり、プラズマCVD法により熱酸化シリコン以外の無機系材料(HDP−SiO2)からなるエレクトレット膜を形成する例について説明する。具体的には、第3実施形態では、無機系材料の一例としてHDP−SiO2(High Density Plasma酸化膜)からなるエレクトレット膜52を形成する例について説明する。
この第3実施形態によるエレクトレット素子50は、図7に示すように、シリコン基板51と、プラズマCVD法により形成されるとともに負電荷を蓄積することが可能なHDP−SiO2膜からなるエレクトレット膜52とにより構成されている。
シリコン基板51には、約5μmの深さH5および約3μmの幅W5を有する複数の溝部51bが、所定の間隔(中心間距離)L5(たとえば、約10μm)を隔てて形成されている。また、シリコン基板51の主表面51a上には、溝部51bの内表面および溝部51b間の凸形状部51cを覆うように、約2μmのHDP−SiO2膜からなるエレクトレット膜52が形成されているとともに、エレクトレット膜52は、溝部51bの内部に充填されるように形成されている。これにより、溝部51b内におけるエレクトレット膜52の厚みL6が、実質的に約7μm程度になるように構成されている。
なお、第3実施形態のその他の構成は第2実施形態と同様である。
図8および図9は、本発明の第3実施形態によるエレクトレット素子の製造プロセスを説明するための断面図である。次に、図7〜図9を参照して、本発明の第3実施形態によるエレクトレット素子50の製造プロセスについて説明する。
まず、図8に示すように、シリコン基板51の主表面51a(図7参照)上に、フォトリソグラフィ技術によりレジストパターンを形成した後、このレジストをマスクとして、気相法または液相法によりシリコン基板51をエッチングする。そして、レジストを除去および洗浄して溝部51bを形成する。そして、図9に示すように、プラズマCVD法によりエレクトレット膜52(HDP−SiO2膜)を成膜した後に、再度レジストパターンを形成するとともにエッチングを行うことによりエレクトレット膜52を所定形状に加工する。そして、コロナ放電によりエレクトレット膜52に電荷注入を行うことによりエレクトレット素子50が形成される。
第3実施形態では、上記のように、プラズマCVD法によりエレクトレット膜52(HDP−SiO2膜)を形成した場合にも、エレクトレット膜52をシリコン基板51の溝部51bの内部に充填されるように形成することができる。これにより、エレクトレット膜52の厚みを部分的に大きくすることができるので、エレクトレット膜52の単位平面積あたりの体積を大きくすることができる。
なお、第3実施形態のその他の効果は、上記第1および第2実施形態と同様である。
(第4実施形態)
図10は、本発明の第4実施形態によるエレクトレット素子の構造を示した斜視図である。まず、図10を参照して、この第4実施形態では、プラズマCVD法により熱酸化シリコン以外の無機系材料からなるエレクトレット膜を形成した第3実施形態とは異なり、塗布法によりフッ素系材料からなるエレクトレット膜を形成する例について説明する。具体的には、第4実施形態では、フッ素系材料の一例としてCYTOP(旭硝子社製)(BVE(4−ビニルオキシ−1−ブテン)共重合体)からなるエレクトレット膜62を形成する例について説明する。
この第4実施形態によるエレクトレット素子60は、図10に示すように、シリコン基板61と、塗布法により形成されるとともに負電荷を蓄積することが可能なCYTOP膜からなるエレクトレット膜62とにより構成されている。
なお、第4実施形態のシリコン基板61およびその他の構成については、第3実施形態と同様である。
図11および図12は、本発明の第4実施形態によるエレクトレット素子の製造プロセスを説明するための断面図である。次に、図10〜図12を参照して、本発明の第4実施形態によるエレクトレット素子60の製造プロセスについて説明する。
まず、図11に示すように、第3実施形態と同様の工程により、シリコン基板61の主表面61a上に溝部61bおよび凸形状部61cを形成する。そして、図12に示すように、スピンコート法により約3μmのCYTOPからなるエレクトレット膜62を成膜する。そして、再度レジストパターンを形成するとともにエッチングを行うことによりエレクトレット膜62を所定形状に加工する。そして、コロナ放電によりエレクトレット膜62に電荷注入を行うことによりエレクトレット素子60が形成される。
第4実施形態では、上記のように、塗布法によりフッ素材料からなるエレクトレット膜(CYTOP膜)62を形成した場合にも、エレクトレット膜62をシリコン基板61の溝部61bの内部に充填されるように形成することができる。これにより、エレクトレット膜62の厚みを部分的に大きくすることができるので、エレクトレット膜の単位平面積あたりの体積を大きくすることができる。
なお、第4実施形態のその他の効果は、上記第1〜第3実施形態と同様である。
(第5実施形態)
図13は、本発明の第5実施形態によるエレクトレット素子の構造を示した斜視図である。まず、図13を参照して、この第5実施形態では、上記第1〜第4実施形態とは異なり、複数の層が積層されたエレクトレット膜を形成する例について説明する。
この第5実施形態によるエレクトレット素子70は、図13に示すように、シリコン基板71と、複数の層が積層されて形成されるとともに負電荷を蓄積することが可能なエレクトレット膜72とにより構成されている。
ここで、第5実施形態では、シリコン基板71には、約6μmの深さH6および約3μmの幅W6を有する複数の溝部71bが、所定の間隔(中心間距離)L8(たとえば、約10μm)を隔てて形成されている。また、シリコン基板71の主表面71a上には、溝部71bの内表面および溝部71b間の凸形状部71cを覆うように、約1μmのHDP−SiO2膜からなる第1エレクトレット膜72aが形成されているとともに、第1エレクトレット膜72aの表面を覆うようにして、約0.3μmの有機SOGからなる第2エレクトレット膜72bが形成されている。これにより、2層からなるエレクトレット膜72がシリコン基板71を覆うように形成されている。
なお、第5実施形態の基板およびその他の構成については、上記第1〜第4実施形態と同様である。
次に、図13を参照して、本発明の第5実施形態によるエレクトレット素子70の製造プロセスについて説明する。
まず、第4実施形態と同様の工程により、シリコン基板71の主表面71aに溝部71bを形成する。そして、プラズマCVD法により約1μmのHDP−SiO2からなる第1エレクトレット膜72aを成膜する。そして、第1エレクトレット膜72aの表面上に、スピンコート法により約0.3μmの有機SOGからなる第2エレクトレット膜72bを成膜する。そして、再度レジストパターンを形成するとともにエッチングを行うことによりエレクトレット膜72を所定形状に加工する。そして、コロナ放電によりエレクトレット膜72に電化注入を行うことによりエレクトレット素子70が形成される。
第5実施形態では、上記のように、シリコン基板71の主表面71a上に、第1エレクトレット膜72aおよび第2エレクトレット膜72bからなる2つの層を積層することによりエレクトレット膜72を形成した場合にも、エレクトレット膜72をシリコン基板71の溝部71bの内表面を覆うように形成することができる。これにより、溝部71bの底面部からシリコン基板71の主表面71aに対して垂直方向のみならず、溝部71bの内側面部からシリコン基板71の主表面71aに対して水平方向にもエレクトレット膜72を形成することができるので、エレクトレット膜72の単位平面積当たりの表面積(体積)を増加させることができる。
なお、第5実施形態のその他の効果は、上記第1〜第4実施形態と同様である。
(第6実施形態)
図14〜図18は、本発明の第6実施形態による静電誘導型発電装置を説明するための図である。図14〜図18を参照して、この第6実施形態では、上記した第1実施形態のエレクトレット素子133を含む静電誘導型発電装置100の構造について説明する。なお、この第6実施形態では、静電動作装置の一例である静電誘導型発電装置100に本発明を適用した場合について説明する。
この第6実施形態による静電誘導型発電装置100は、図14に示すように、収納部110aが形成された下側筐体110と、収納部110aを塞ぐように下側筐体110の上面に取り付けられた上側筐体120とを備えている。また、静電誘導型発電装置100には、静電誘導型発電装置100によって駆動される負荷200(図16参照)が接続されている。
静電誘導型発電装置100の下側筐体110の収納部110aには、図14および図15に示すように、一対のバネ部材111(図15参照)と、一対のバネ部材111により矢印A方向(図15参照)に移動可能に構成された可動基板112と、可動基板112をガイドするためのガイド部113と、可動基板112の位置を規制するためのスペーサ114および115(図14参照)とが設けられている。バネ部材111は、それぞれ、収納部110aの矢印A方向の内側面と可動基板112との間に配置されている。ガイド部113およびスペーサ114は、収納部110aの矢印B方向の内側面に沿って矢印A方向に延びるように設けられている。また、ガイド部113は、収納部110aの底面に設けられている。また、スペーサ114は、可動基板112の矢印B方向の位置を規制する機能を有するとともに、ガイド部113上に設けられている。スペーサ115は、可動基板112の矢印C方向(図14参照)の位置を規制する機能を有する。
静電誘導型発電装置100の上側筐体120は、図14に示すように、可動基板112と対向するように設けられたガラスからなる固定基板121と、可動基板112をガイドするためのガイド部122とを含んでいる。固定基板121には、スペーサ115と対応する領域に、可動基板112の矢印C方向の位置を規制する機能を有するスペーサ123が設けられている。これにより、可動基板112と固定基板121とが所定の間隔を隔てて配置されるように構成されている。また、ガイド部122は、可動基板112を挟んでガイド部113と対向するように、収納部110aの矢印B方向の内側面に沿って矢印A方向に延びるように設けられている。
ここで、第6実施形態では、下側筐体110の可動基板112は、図15〜図17に示すように、導電性を有するシリコン基板130と、負電荷を蓄積することが可能な熱酸化によるシリコン酸化膜からなるエレクトレット膜131と、Alからなるガード電極132とにより構成されている。シリコン基板130の固定基板121側の主表面130aには、図17に示すように、後述するガード電極132の櫛部132aの間に、矢印A方向に所定の間隔(中心間距離)L8(たとえば、約10μm)を隔てて複数の溝部130bが形成されている。なお、溝部130bは、本発明の「凹部」の一例である。この溝部130bは、約15μmの深さH7と約8μmの幅W7とを有するとともに、矢印B方向(図15参照)に延びるように形成されている。これにより、隣接する溝部130b間には、溝部130bの底面側から突出するように、約2μmの幅W8を有する凸形状部130cが形成されている。なお、凸形状部130cは、本発明の「凸部」の一例である。また、シリコン基板130の主表面130a上には、溝部130bの内表面と、溝部130b間の凸形状部130cの表面とを覆うように、約2μmの厚みを有する熱酸化によるシリコン酸化膜からなるエレクトレット膜131が形成されている。この熱酸化によるシリコン酸化膜からなるエレクトレット膜131は、櫛部132aの間に約80μmの幅W9を有するように形成されている。また、熱酸化によるシリコン酸化膜からなるエレクトレット膜131は、溝部130bおよび凸形状部130cの形状を反映するような形状に形成されている。すなわち、熱酸化によるシリコン酸化膜からなるエレクトレット膜131の溝部130bの内部に形成された部分は、溝状部131aを有する。この溝状部131aは、約15μmの深さと約4μmの幅とを有するとともに、矢印B方向に延びるように形成されている。また、シリコン基板130とエレクトレット膜131とにより、エレクトレット素子133が構成されている。
また、第6実施形態では、シリコン基板130の固定基板121側の主表面130aには、図15に示すように、矢印B方向に延びる複数の櫛部132aと矢印A方向に延びる連結部132bとを有する櫛状のガード電極132が設けられている。このガード電極132の櫛部132aは、図16に示すように、矢印A方向に所定の間隔L9(たとえば、約100μm)を隔てて複数設けられている。また、この櫛部132aは、約5μmの厚みと、約100μmの幅とを有する。
また、固定基板121のシリコン基板130側の表面には、図18に示すように、Alからなるとともに、矢印B方向に延びる複数の櫛部1211aと矢印A方向に延びる連結部1212aとを有する櫛状の集電電極121aが設けられている。この集電電極121aの櫛部1211aは、図16に示すように、矢印A方向に所定の間隔L7(たとえば、約100μm)を隔てて複数設けられている。また、この櫛部1211aは、約5μmの厚みと、約100μmの幅とを有する。また、集電電極121aの櫛部1211aとガード電極132の櫛部132aとは、図17に示すように、約30μmの間隔L11を隔てて配置されるように構成されている。なお、集電電極121aは、本発明の「電極」の一例である。
また、集電電極121aとシリコン基板130とは、図16に示すように、回路部140に接続されている。この回路部140は、発電された電力を整流するための整流回路141と、整流回路141により整流された直流電流の電圧値を変換するためのDC−DCコンバータ142とを含んでいる。整流回路141は、集電電極121aおよびシリコン基板130に接続されているとともに、DC−DCコンバータ142に接続されている。また、DC−DCコンバータ142には、静電誘導型発電装置100によって発電された電力により駆動される負荷200が接続されている。また、シリコン基板130、DC−DCコンバータ142および負荷200は、接地されている。
図19は、本発明の第6実施形態による静電誘導型発電装置の発電動作を説明するための図である。次に、図16および図19を参照して、本発明の第6実施形態による静電誘導型発電装置100の発電動作について説明する。
まず、静電誘導型発電装置100に振動が加わらない状態では、図16に示すように、エレクトレット膜131と集電電極121aの櫛部1211aとが約30μmの間隔L11(図17参照)を隔てて対向するように配置されているので、集電電極121aの櫛部1211aには、静電誘導により正電荷が蓄積される。
次に、図19に示すように、静電誘導型発電装置100に水平方向(A方向)の振動が加わることに起因して、可動基板112(シリコン基板130)がA方向に移動することにより、ガード電極132の櫛部132aが、集電電極121aの櫛部1211aと対向する位置に移動する。これにより、集電電極121aの櫛部1211aと対向する領域の電位が、低電位から高電位に変化するので、集電電極121aの櫛部1211aに静電誘導により蓄積される正電荷の量が変化(減少)する。この正電荷の変化分が電流となり、整流回路141およびDC−DCコンバータ142を介して負荷200に出力される。そして、A方向の振動により、可動基板112(シリコン基板130)が、上記動作を繰り返すことにより、発電が継続して行われる。
図20〜図24は、本発明の第6実施形態による静電誘導型発電装置の可動基板の製造プロセスを説明するための図である。次に、図16、図17および図20〜図24を、参照して、本発明の第6実施形態による可動基板112の製造プロセスについて説明する。
まず、図20に示すように、フォトリソグラフィ技術とエッチング技術とを用いて、シリコン基板130の主表面130aに、矢印A方向に所定の間隔(中心間距離)L8(たとえば、約10μm)を隔てて複数の溝部130dを形成する。この溝部130dは、約15μmの深さを有するとともに、約6μmの幅を有する。これにより、隣接する溝部130d間には、約4μmの幅を有する凸形状部130eが形成される。また、複数の溝部130dは、矢印A方向に約100μm間隔毎に形成される。次に、図21に示すように、熱酸化法により、シリコン基板130の溝部130dの内表面および溝部130d間の凸形状部130eの上面を熱酸化することによって、約2μmの厚みを有するシリコン酸化膜131bを形成する。この熱酸化は、水素ガス、窒素ガスおよび酸素ガスを含む雰囲気中において、約1000℃で約15時間の熱処理をすることにより行う。これにより、図20に示した溝部130dよりも大きい幅W7(約8μm)を有する溝部130b(図17参照)が形成されるとともに、図20に示した凸形状部130eよりも小さい幅W8(約2μm)を有する凸形状部130c(図17参照)が形成される。その後、フォトリソグラフィ技術とエッチング技術とを用いて、図22に示すような約80μmの幅W9を有するシリコン酸化膜131bが形成される。
次に、シリコン基板130の主表面130aに、図23に示すように、シリコン酸化膜131bの間にAlからなるガード電極132を形成する。具体的には、電極層を形成後、フォトリソグラフィ技術とエッチング技術とを用いることによって、矢印A方向に所定の間隔L9(たとえば、約100μm)を隔ててガード電極132の櫛部132aが形成される。このガード電極132の櫛部132aは、約100μmの幅と約5μmの厚みを有する。
そして、図22に示すように、電荷注入装置210を用いて、シリコン酸化膜131bに電荷を注入する。この電荷注入装置210は、コロナ放電を発生させるための針状電極211と、針状電極211と対向する領域にシリコン基板130を配置するための電極プレート212と、針状電極211と電極プレート212との間に高電圧を印加するための電源213と、電極プレート212に配置されたシリコン基板130を過熱するためのホットプレート214とを備えている。そして、シリコン酸化膜131bに対する電荷注入は、印加電圧:10kV(電流:0.07mA〜0.50mA)、印加時間:1分、加熱温度:80℃〜90℃の条件で行う。これにより、図16に示すようなシリコン基板130、エレクトレット膜131およびガード電極132により構成される可動基板112が形成される。
第6実施形態では、上記のように、シリコン基板130の溝部130bの内表面を覆うように形成されたシリコン酸化膜からなるエレクトレット膜131を含むエレクトレット素子133を設けることによって、表面電位の大きいエレクトレット素子133を用いることができるので、静電誘導型発電装置100の発電効率を向上させることができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第1〜第6実施形態では、負電荷が蓄積されたエレクトレット膜を形成する例を示したが、本発明はこれに限らず、正電荷が蓄積されたエレクトレット膜を形成してもよい。
また、上記第1〜第6実施形態では、各溝部の間隔、幅および深さの大きさが同じ例を示したが、本発明はこれに限らず、各溝部の間隔、幅および深さの大きさが異なるようにしてもよい。
また、上記第1〜第6実施形態では、シリコン基板によりエレクトレット素子を構成する例を示したが、本発明はこれに限らず、シリコン基板以外の材料により基板を形成してもよい。この場合、たとえば、石英ガラス、セラミックス、フッ素樹脂および絶縁性樹脂などにより形成してもよい。
また、上記第1実施形態の変形例および第2実施形態の変形例では、各孔部の間隔、直径および深さの大きさが同じ例を示したが、本発明はこれに限らず、各孔部の間隔、直径および深さの大きさが異なるようにしてもよい。
また、上記第1実施形態の変形例および第2実施形態の変形例では、平面的に見て円形状を有する孔部を形成する例を示したが、本発明はこれに限らず、平面的に見て4角形状などの多角形状を有する孔部を形成してもよい。
また、第3実施形態では、熱酸化法により形成されたシリコン酸化膜以外の無機系材料からなるエレクトレット膜を形成する一例として、プラズマCVD法によりHDP−SiO2からなるエレクトレット膜52を形成する例を示したが、本発明はこれに限らず、HDP−SiO2以外の無機系材料によりエレクトレット膜52を形成してもよい。この場合、たとえば、シリコン系材料では、プラズマCVD法によるTEOS(テトラエトキシシラン)膜、スパッタ法によるSi酸化膜、スパッタ法によるSi窒化膜などにより形成してもよい。また、金属酸化膜をエレクトレット膜として用いる場合では、MgTiO3(チタン酸マグネシウム)膜、BaTiO3(チタン酸バリウム)膜、CaTiO3(チタン酸カルシウム)膜およびAl2O3(酸化アルミニウム)膜などにより形成してもよい。
また、第4実施形態では、フッ素系材料によりエレクトレット膜を形成する一例として、塗布法により旭硝子社製のCYTOP(登録商標)(BVE(4−ビニルオキシ−1−ブテン)共重合体)からなるエレクトレット膜62を形成する例を示したが、本発明はこれに限らず、CYTOP以外のフッ素材料によりエレクトレット膜を形成してもよい。この場合、たとえば、PTFE(ポリテトラフルオロエチレン)膜、PFA(テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体)膜、FEP(テトラフルオロエチレン・ヘキサフルオロプロピレン共重合体(4.6フッ化))膜、ETFE(テトラフルオロエチレン・エチレン共重合体)膜、PVDF(ポリビニリデンフルオライド(2フッ化))膜、PCTFE(ポリクロロトリフルオロエチレン(3フッ化))膜、ECTFE(クロロトリフルオロエチレン・エチレン共重合体)膜、PVF(ポリビニルフルオライド(ポリ塩化ビニル))膜、および、FEP−テフロン(登録商標)(テトラフルオロエチレンーヘキサプロピレン共重合体)などにより形成してもよい。
また、第4実施形態では、フッ素系材料によりエレクトレット膜62を形成する例を示したが、本発明はこれに限らず、有機系材料によりエレクトレット膜を形成してもよい。なお、有機系材料によるエレクトレット膜を形成する工程は、第4実施形態におけるフッ素系材料によるエレクトレット膜62を形成する工程と同様である。また、有機系材料の一例として、たとえば、PP(ポリプロピレン)膜、PET(ポリエチレンテレフタレート)膜、PVC(ポリビニルクロライド)膜およびPS(ポリスチレン)膜などにより形成可能である。
また、第3および第4実施形態では、第2実施形態と同様に、シリコン基板の主表面上に形成された溝部にエレクトレット膜が充填されるように形成する例を示したが、本発明はこれに限らず、第1実施形態と同様に、エレクトレット膜におけるシリコン基板の溝部の内部に形成された部分が、溝部に沿って溝状部(図1参照)を有するように形成してもよい。
また、第5実施形態では、第1実施形態と同様に、エレクトレット膜72におけるシリコン基板71の溝部71bの内部に形成された部分が、溝部71bに沿って溝状部を有するように形成する例を示したが、本発明はこれに限らず、第2〜第4実施形態と同様に、溝部71bにエレクトレット膜72が充填される(図4参照)ように形成してもよい。
また、第3〜第5実施形態では、第1および第2実施形態と同様に、シリコン基板の主表面上に溝部を形成する例を示したが、本発明はこれに限らず、第1および第2実施形態の変形例と同様に、シリコン基板の主表面上に孔部を形成してもよい。
また、上記第6実施形態では、静電誘導型変換装置の一例として静電誘導型発電装置100を示したが、本発明はこれに限らず、エレクトレット素子を含む静電誘導型変換装置であれば、静電誘導型アクチュエータなどのその他の静電誘導型変換装置にも適用可能である。
また、上記第6実施形態では、シリコン基板130に溝部130bを形成する例を示したが、本発明はこれに限らず、シリコン基板に孔部を形成するようにしてもよい。
また、上記第6実施形態では、シリコン基板130の溝部130bの形状を反映する形状の溝部81aを有するエレクトレット膜131を形成する例を示したが、本発明はこれに限らず、エレクトレット膜がシリコン基板の溝部に充填されるように形成してもよい。
また、上記第6実施形態では、集電電極121aを櫛状に形成するとともに、エレクトレット膜131をガード電極132の櫛部132aの間に形成する例を示したが、本発明はこれに限らず、集電電極とエレクトレット膜とを、振動により対向する面積が変化する形状であれば他の形状に形成してもよい。
また、上記第6実施形態では、固定基板121に集電電極121aを形成するとともに、可動基板70を構成するシリコン基板130、エレクトレット膜131およびガード電極132を設ける例を示したが、本発明はこれに限らず、固定基板を構成するシリコン基板、エレクトレット膜およびガード電極を設けるとともに、可動基板に集電電極を形成するようにしてもよい。
また、上記第6実施形態では、ガード電極132の櫛部132aの間隔L6と集電電極121aの櫛部1211aの幅とが同じ大きさを有する例を示したが、本発明はこれに限らず、ガード電極の櫛部の間隔を集電電極の櫛部の幅よりも小さくするようにしてもよい。
また、上記第6実施形態では、集電電極121aの櫛部1211aの間隔L7とガード電極132の櫛部132aの幅とが同じ大きさを有する例を示したが、本発明はこれに限らず、集電電極の櫛部の間隔をガード電極の櫛部の幅よりも小さくするようにしてもよい。
また、上記第6実施形態では、整流回路141とDC−DCコンバータ142とを含む回路部140を設ける例を示したが、本発明はこれに限らず、整流回路のみからなる回路部を設けてもよいし、DC−DCコンバータのみからなる回路部を設けるようにしてもよい。
また、上記第6実施形態では、ガラスからなる固定基板121を用いる例を示したが、本発明はこれに限らず、シリコンなどのその他の材質からなる固定基板を用いてもよい。
また、上記第6実施形態では、2層からなるエレクトレット膜72を形成する例を示したが、本発明はこれに限らず、2層以上の層からなるエレクトレット膜を形成してもよい。また、3層以上の層を形成する場合、エレクトレット膜が少なくとも2つの層から形成されていれば、その他の層が、たとえばバリア膜などのエレクトレット膜以外の膜であってもよい。
また、上記第1〜第6実施形態では、コロナ放電により発生した負電荷をシリコン酸化膜に注入する例を示したが、本発明はこれに限らず、シリコン酸化膜に電子ビームを照射することにより、負電荷をシリコン酸化膜に注入するようにしてもよい。
また、上記第1〜第6実施形態では、シリコン基板の凹部の深さを、凹部の互いに対向する内表面間の距離よりも大きくなる例を示したが、本発明はこれに限らず、凹部の深さと凹部の対向する内表面間の距離とが同程度の大きさであってもよい。