JP2008109589A - 信号発生装置 - Google Patents
信号発生装置 Download PDFInfo
- Publication number
- JP2008109589A JP2008109589A JP2006292794A JP2006292794A JP2008109589A JP 2008109589 A JP2008109589 A JP 2008109589A JP 2006292794 A JP2006292794 A JP 2006292794A JP 2006292794 A JP2006292794 A JP 2006292794A JP 2008109589 A JP2008109589 A JP 2008109589A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- pulse signal
- rectangular pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 claims description 35
- 238000006243 chemical reaction Methods 0.000 claims description 26
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】周波数可変の信号発生装置は、設定値に応じて変更される周波数のアナログ信号を出力するDDS1と、該アナログ信号から該周波数の第1矩形パルス信号を生成するコンパレータ3と、第1矩形パルス信号を設定される分周比で分周した第2矩形パルス信号を出力するプログラマブル分周器41と、制御部4とを備える。該周波数を高周波数領域側に変更の場合、該分周器に対し第1矩形パルス信号を出力信号Soとする。該周波数を低周波数領域側に変更の場合、DDSに対して設定値を分周比倍の値に変更制御して該分周比倍の周波数を有する第1矩形パルス信号を発生させ、分周器において当該分周比で分周した当該周波数の第2矩形パルス信号を出力信号Soとする。
【選択図】図1
Description
以上のように、本発明による信号発生装置を実現するためには、アナログ信号を出力する信号発生手段として、従来公知のアナログ信号発振器などを使用することができるが、以下に説明する本発明の第1実施形態では、アナログ信号の生成手段として、図7に示された汎用のDDSを使用した。本発明の信号発生装置に係る第1実施形態が、図1に示される。
FTW=2(N+n)×(fo/fc)
と表される。
log2(fL/fo)<DR≦log2(fH/fo)となる。
ただし、DRは、0以上の整数である。ここで、fHは、DDS1の最高出力周波数以下の周波数を示し、fL=fH/2の関係にあるものとする。
fo=fd/2DR
となる。ただし、分周比DRは、0以上の整数であり、出力信号Saの周波数fdの範囲は、fL<fd≦fHである。これは、分周比倍の周波数を有するクロック信号を出力させ、このクロック信号を分周器に入力させ、当該分周比で分周することにより、所望の周波数を有するパルス信号が生成され、このパルス信号を出力信号として出力できることを意味する。
PDR1=2π(CDR1+1)/2DR1
となる。ただし、DR1>0であり、分周出力は、カウンタの(DR1−1)ビット目を取り出せば、デューティ50%のクロックになる。
PDR2=2πCDR2/2DR2
となる。
CDR2=(CDR1+1)×2(DR2−DR1)
とすれば、位相連続を実現できる。
CDR2=2DR2/2=2(DR2−1)
とすればよい。この場合は、分周比がDR1=0であるので、クロック信号Sdの周波数fdが高周波数領域側にあり、コンパレータ3から出力されるパルス信号Sdが、プログラマブル分周器41で分周されず、そのまま出力信号Soとして出力される。
CDR2=(CDR1+1)×2(DR2−DR1)
となるように設定すれば、位相連続を実現できる。
CDR2=(2+1)×2(3−1)=12
となり、バイナリカウンタにプリセット値CDR2として12をロードすれば、位相連続性を保持できることになる。
これまでにおいては、図1に示されたように、本発明による信号発生装置の第1実施形態における回路構成の概略で説明されたが、図5に、第1実施形態の信号発生装置に係る具体的回路構成を示した。図5に示された信号発生装置の回路構成の基本は、図1に示された信号発生装置と同様であるが、図5では、特に、制御手段4の回路構成を中心にして具体的に示している。
以上に説明した第1実施形態の信号発生装置では、所望するクロック信号(矩形パルス信号)の周波数が高周波数領域側にある場合には、信号発生装置に設けられたプログラマブル分周器の分周比をDR=0に設定して、アナログ信号からクロック信号を生成するコンパレータの出力信号Sdを、プログラマブル分周器で分周せずに、そのまま出力させていた。つまり、第1実施形態の信号発生装置では、所望する矩形パルス信号の周波数が高周波数領域側及び低周波数領域側のいずれに変更される場合であっても、プログラマブル分周器の出力信号が出力されるものであった。
11 位相増分値レジスタ
12 位相積算器
13 波形メモリ
14 ディジタル−アナログ(A/D)変換機
15 プログラムレジスタ
2 ローパスフィルタ(LPF)
3 コンパレータ
4 制御手段
41、401 プログラマブル分周器
42、402 変調波形メモリ
43、403 周波数−位相変化量(FTW)変換回路
44、404 周波数−分周比変換回路
45、405 位相変化量(FTW)−ウエイト値(W)変換回路
46、406 制御回路
407 データセレクタ
408 初期設定値メモリ
501、502 水晶発振器
503 クロックセレクタ
61 出力セレクタ
62 分周比判別回路
Claims (6)
- 設定値に応じて変更される周波数を有するアナログ信号を出力する信号発生手段と、
前記アナログ信号に基づいて前記周波数を有する第1矩形パルス信号を生成するパルス信号生成手段と、
前記第1矩形パルス信号を設定される分周比で分周した第2矩形パルス信号を出力する分周手段と、
前記周波数が高周波数領域側に変更される場合、前記第1矩形パルス信号を出力信号とする制御を行い、前記周波数が低周波数領域側に変更される場合、前記信号発生手段に対して前記設定値を前記分周比倍の値に変更制御して前記パルス信号生成手段から該分周比倍の周波数を有する前記第1矩形パルス信号を出力させ、前記分周手段を当該分周比に設定制御して前記周波数を有する前記第2矩形パルス信号を出力信号とする制御を行う制御手段と、
を備えたことを特徴とする信号発生装置。 - 前記信号発生手段が、設定された位相増分値に従った周波数の前記アナログ信号を出力し、該周波数を設定するプログラムレジスタを有するダイレクト・ディジタル・シンセサイザであり、
前記分周手段が、プリセット付きバイナリカウンタで構成されたプログラマブル分周器であり、
前記制御手段は、
前記周波数に対応する位相増分値を決定し、前記プログラムレジスタに該位相増分値を設定する周波数−位相増分値変換手段と、
前記プログラマブル分周器の分周比を前記周波数に対応して決定する周波数−分周比変換手段と、
を備えたことを特徴とする請求項1に記載の信号発生装置。 - 前記制御手段は、決定された前記位相増分値の設定から前記第2矩形パルス信号の周波数が変化する時間を計測する時間計測手段を含み、計測した該時間に基づいて前記プログラムレジスタによる前記位相増分値の設定と前記プログラマブル分周手段の前記分周比の設定とを同期させ、前記周波数の変更時に伴う前記分周比の変更前後における前記第2矩形パルス信号の位相同期の制御を行うことを特徴とする請求項2に記載の信号発生装置。
- 前記制御手段は、変調レート毎の前記周波数を格納した変調波形格納手段を有し、前記周波数−位相増分値変換手段と前記周波数−分周比変換手段とに該周波数を供給させることを特徴とする請求項2又は3に記載の信号発生装置。
- 前記制御手段は、前記周波数が高周波数領域側に変更される場合、前記分周手段に対して前記分周を行わない設定にして、前記第1矩形パルス信号を前記周波数を有する前記第2矩形パルス信号を出力信号とする制御を行うことを特徴とする請求項1乃至4のいずれか一項に記載の信号発生装置。
- 前記第1矩形パルス信号と前記第2矩形パルス信号とを切り換えて前記出力信号とする切換手段を備え、
前記制御手段は、前記周波数が高周波数領域側に変更される場合、前記第1矩形パルス信号を出力信号として出力させる前記切換手段の切換制御を行い、前記周波数が低周波数領域側に変更される場合、前記切換手段を制御して、前記第2矩形パルス信号を出力信号として出力させる前記切換手段の切換制御を行うことを特徴とする請求項1乃至4のいずれか一項に記載の信号発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006292794A JP4850660B2 (ja) | 2006-10-27 | 2006-10-27 | 信号発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006292794A JP4850660B2 (ja) | 2006-10-27 | 2006-10-27 | 信号発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008109589A true JP2008109589A (ja) | 2008-05-08 |
JP4850660B2 JP4850660B2 (ja) | 2012-01-11 |
Family
ID=39442552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006292794A Active JP4850660B2 (ja) | 2006-10-27 | 2006-10-27 | 信号発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4850660B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103607182A (zh) * | 2013-12-02 | 2014-02-26 | 哈尔滨理工大学 | 一种多分量混合信号发生器及多分量混合信号发生方法 |
CN103607183A (zh) * | 2013-12-02 | 2014-02-26 | 哈尔滨理工大学 | 一种多通道隔离函数信号发生器及信号发生方法 |
CN104133166A (zh) * | 2014-07-07 | 2014-11-05 | 中国电子科技集团公司第四十一研究所 | 一种大功率任意波发生装置及方法 |
WO2018176921A1 (zh) * | 2017-03-29 | 2018-10-04 | 京东方科技集团股份有限公司 | 信号生成电路及信号生成方法、发光装置驱动电路及显示装置 |
WO2019009060A1 (ja) * | 2017-07-03 | 2019-01-10 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置および方法、並びに、受信装置および方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645927A (ja) * | 1992-07-24 | 1994-02-18 | Japan Radio Co Ltd | 位相ロックループ方式周波数シンセサイザ |
JP2000004152A (ja) * | 1998-03-25 | 2000-01-07 | Advantest Corp | 時間周波数基準信号発生器及び基準時間周波数発生装置及びこれを用いる基準時刻発生装置 |
JP2000261318A (ja) * | 1999-03-05 | 2000-09-22 | Fujitsu Ltd | シンセサイザ及び基準信号生成回路 |
JP2005195585A (ja) * | 2003-12-23 | 2005-07-21 | Teradyne Inc | 信号純度を高めた高分解能シンセサイザ |
-
2006
- 2006-10-27 JP JP2006292794A patent/JP4850660B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645927A (ja) * | 1992-07-24 | 1994-02-18 | Japan Radio Co Ltd | 位相ロックループ方式周波数シンセサイザ |
JP2000004152A (ja) * | 1998-03-25 | 2000-01-07 | Advantest Corp | 時間周波数基準信号発生器及び基準時間周波数発生装置及びこれを用いる基準時刻発生装置 |
JP2000261318A (ja) * | 1999-03-05 | 2000-09-22 | Fujitsu Ltd | シンセサイザ及び基準信号生成回路 |
JP2005195585A (ja) * | 2003-12-23 | 2005-07-21 | Teradyne Inc | 信号純度を高めた高分解能シンセサイザ |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103607182A (zh) * | 2013-12-02 | 2014-02-26 | 哈尔滨理工大学 | 一种多分量混合信号发生器及多分量混合信号发生方法 |
CN103607183A (zh) * | 2013-12-02 | 2014-02-26 | 哈尔滨理工大学 | 一种多通道隔离函数信号发生器及信号发生方法 |
CN103607182B (zh) * | 2013-12-02 | 2017-02-01 | 哈尔滨理工大学 | 一种多分量混合信号发生器及多分量混合信号发生方法 |
CN104133166A (zh) * | 2014-07-07 | 2014-11-05 | 中国电子科技集团公司第四十一研究所 | 一种大功率任意波发生装置及方法 |
WO2018176921A1 (zh) * | 2017-03-29 | 2018-10-04 | 京东方科技集团股份有限公司 | 信号生成电路及信号生成方法、发光装置驱动电路及显示装置 |
CN108668399A (zh) * | 2017-03-29 | 2018-10-16 | 京东方科技集团股份有限公司 | 信号生成电路及信号生成方法、发光装置驱动电路及显示装置 |
US10582597B2 (en) | 2017-03-29 | 2020-03-03 | Boe Technology Group Co., Ltd. | Signal generating circuit and signal generating method, driving circuit of light emitting device and display device |
CN108668399B (zh) * | 2017-03-29 | 2020-06-23 | 京东方科技集团股份有限公司 | 信号生成电路及信号生成方法、发光装置驱动电路及显示装置 |
WO2019009060A1 (ja) * | 2017-07-03 | 2019-01-10 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置および方法、並びに、受信装置および方法 |
US11108988B2 (en) | 2017-07-03 | 2021-08-31 | Sony Semiconductor Solutions Corporation | Transmitter and transmission method and receiver and reception method |
Also Published As
Publication number | Publication date |
---|---|
JP4850660B2 (ja) | 2012-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11916557B2 (en) | Clock spread spectrum circuit, electronic equipment, and clock spread spectrum method | |
US9735787B2 (en) | Frequency synthesizer with dynamic phase and pulse-width control | |
US7777534B2 (en) | Fraction-N frequency divider and method thereof | |
JP4850660B2 (ja) | 信号発生装置 | |
US20120194235A1 (en) | High-speed frequency driver and a phase locked loop that uses the high-speed frequency divider | |
JP4846788B2 (ja) | データ信号発生装置 | |
JP2012528526A (ja) | 多相発振器を有する位相ロックループ | |
KR102123901B1 (ko) | 완전 디지털 위상 고정 루프 회로, 반도체 장치 및 휴대 정보 기기 | |
JP4621050B2 (ja) | クロック乗替装置、及び試験装置 | |
US7151399B2 (en) | System and method for generating multiple clock signals | |
JP4625867B2 (ja) | デジタルpll装置 | |
JP4757065B2 (ja) | スペクトラム拡散クロック制御装置及びスペクトラム拡散クロック発生装置 | |
KR101406087B1 (ko) | 분주기 및 분주기의 분주 방법 | |
US5519343A (en) | Two channel direct digital synthesizer with waveform memory interleaving circuit | |
WO2021036775A1 (zh) | 信号生成电路及其方法、数字时间转换电路及其方法 | |
JP5573867B2 (ja) | クロック位相同期化装置およびクロック位相同期化方法 | |
US8498373B2 (en) | Generating a regularly synchronised count value | |
JP3507854B2 (ja) | デジタルフェーズロックループ | |
JP4198068B2 (ja) | デジタル周波数変換のための方法および装置 | |
JP4955196B2 (ja) | 交流信号測定装置 | |
JP2017112458A (ja) | スペクトラム拡散クロック発生回路及びスペクトラム拡散クロック発生方法 | |
JP4434277B2 (ja) | クロック生成回路およびその使用方法 | |
US20060071717A1 (en) | Prescaler for a phase-locked loop circuit | |
JP5294718B2 (ja) | 周波数変換器 | |
KR101418519B1 (ko) | 분주기 및 분주기의 분주 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20090903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4850660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |