JP2008098859A - シグマデルタ変調器およびフラクショナル周波数シンセサイザ - Google Patents
シグマデルタ変調器およびフラクショナル周波数シンセサイザ Download PDFInfo
- Publication number
- JP2008098859A JP2008098859A JP2006276826A JP2006276826A JP2008098859A JP 2008098859 A JP2008098859 A JP 2008098859A JP 2006276826 A JP2006276826 A JP 2006276826A JP 2006276826 A JP2006276826 A JP 2006276826A JP 2008098859 A JP2008098859 A JP 2008098859A
- Authority
- JP
- Japan
- Prior art keywords
- value
- accumulator
- signal
- output
- delta modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 21
- 230000010355 oscillation Effects 0.000 claims description 22
- 238000009825 accumulation Methods 0.000 claims description 19
- 230000010354 integration Effects 0.000 claims description 14
- 238000013139 quantization Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004069 differentiation Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M7/3022—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
- H03M7/3042—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】入力信号をシグマデルタ変調した出力信号を出力するシグマデルタ変調器であって、直列に接続された複数の累算器と、それぞれの累算器が出力する比較結果信号に基づいて、出力信号を生成する出力信号生成部とを備え、それぞれの累算器は、入力される信号の値を積分し、積分値が基準値以上となった場合に、所定の値の比較結果信号を出力すると共に、積分値から比較結果信号の値を減算し、初段の累算器には、入力信号の値が入力され、他の累算器には、前段の累算器の積分値が入力され、少なくとも一つの累算器は、積分値の波形の所定の高周波成分を除去するローパスフィルタを有するシグマデルタ変調器を提供する。
【選択図】図2
Description
を提供する。
12 電圧制御発振器
14 分周器
20 シグマデルタ変調器
16 整数部分設定部
18 小数部分設定部
22 位相比較器
24 LPF
30 累算器
32 出力信号生成部
34 整数部分加算器
36 ローパスフィルタ
42 累算レジスタ
44 加算部
46 比較部
48 減算部
52 第1乗算部
54 第2乗算部
56 フィルタ内加算部
60 出力信号生成部内加算器
62 微分回路
64 微分回路内レジスタ
66 微分回路内減算器
70 遅延部
Claims (4)
- 入力信号をシグマデルタ変調した出力信号を出力するシグマデルタ変調器であって、
直列に接続された複数の累算器と、
それぞれの前記累算器が出力する比較結果信号に基づいて、前記出力信号を生成する出力信号生成部と
を備え、
それぞれの前記累算器は、
入力される信号の値を積分し、積分値が基準値以上となった場合に、所定の値の前記比較結果信号を出力すると共に、前記積分値から前記比較結果信号の値を減算し、
初段の前記累算器には、前記入力信号の値が入力され、
他の前記累算器には、前段の前記累算器の前記積分値が入力され、
少なくとも一つの前記累算器は、前記積分値の波形の所定の高周波成分を除去するローパスフィルタを有する
シグマデルタ変調器。 - 最終段の前記累算器が、前記ローパスフィルタを有し、他の前記累算器は、前記ローパスフィルタを有さない
請求項1に記載のシグマデルタ変調器。 - それぞれの前記累算器は、
累算レジスタと、
前記入力される信号の値に、前記累算レジスタに格納された値に応じた値を加算して、前記積分値を出力する加算部と、
前記積分値と、前記基準値とを比較し、前記積分値が前記基準値以上となった場合に、所定の値の前記比較結果信号を出力する比較部と、
前記比較部に入力された前記積分値から、前記比較部が出力した前記比較結果信号の値を減じ、前記累算レジスタに格納する減算部と
を有し、
前記ローパスフィルタは、
前記累算レジスタが格納した値に第1の係数を乗算して前記加算部に入力する第1の乗算部と、
前記累積レジスタが格納した値に第2の係数を乗算して出力する第2の乗算部と、
前記減算部が出力する値に、前記第2の乗算部が出力する値を加算して、前記累積レジスタに格納するフィルタ内加算部と
を有する請求項2に記載のシグマデルタ変調器。 - 与えられる制御電圧のレベルに応じた周波数の発振信号を出力する電圧制御発振器と、
前記発振信号を、設定される分周比で分周する分周器と、
前記分周器に設定すべき前記分周比の小数部分を示す入力信号に基づいて、前記分周器における分周比を切り替えるシグマデルタ変調器と、
前記分周器が分周した前記発振信号と、与えられる基準信号との位相差に応じたレベルの前記制御信号を生成する位相比較器と
を備え、
前記シグマデルタ変調器は、
直列に接続された複数の累算器と、
それぞれの前記累算器が出力する比較結果信号に基づいて、前記出力信号を生成する出力信号生成部と
を有し、
それぞれの前記累算器は、
入力される信号の値を積分し、積分値が基準値以上となった場合に、所定の値の前記比較結果信号を出力すると共に、前記積分値から前記比較結果信号の値を減算し、
初段の前記累算器には、前記入力信号の値が入力され、
他の前記累算器には、前段の前記累算器の前記積分値が入力され、
少なくとも一つの前記累算器は、前記積分値の波形の所定の高周波成分を除去するローパスフィルタを有する
フラクショナル周波数シンセサイザ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006276826A JP3914257B1 (ja) | 2006-10-10 | 2006-10-10 | シグマデルタ変調器およびフラクショナル周波数シンセサイザ |
US11/851,396 US7602252B2 (en) | 2006-10-10 | 2007-09-07 | Sigma delta modulator, fractional frequency synthesizer and sigma delta modulating method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006276826A JP3914257B1 (ja) | 2006-10-10 | 2006-10-10 | シグマデルタ変調器およびフラクショナル周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3914257B1 JP3914257B1 (ja) | 2007-05-16 |
JP2008098859A true JP2008098859A (ja) | 2008-04-24 |
Family
ID=38156607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006276826A Expired - Fee Related JP3914257B1 (ja) | 2006-10-10 | 2006-10-10 | シグマデルタ変調器およびフラクショナル周波数シンセサイザ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7602252B2 (ja) |
JP (1) | JP3914257B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009130760A (ja) * | 2007-11-27 | 2009-06-11 | Fujitsu Ltd | 分周回路及びシンセサイザ |
JP2014230113A (ja) * | 2013-05-23 | 2014-12-08 | 日本無線株式会社 | シグマデルタ変調器 |
JP2016534627A (ja) * | 2013-08-20 | 2016-11-04 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | ディザレス誤差フィードバックフラクショナルn型周波数シンセサイザシステムおよび方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8049540B2 (en) * | 2008-09-19 | 2011-11-01 | Analog Devices, Inc. | Calibration system and method for phase-locked loops |
TWI376877B (en) * | 2008-12-26 | 2012-11-11 | Ind Tech Res Inst | Clock generator and multimodulus frequency divider and delta-sigma modulator thereof |
KR101004791B1 (ko) | 2008-12-31 | 2011-01-04 | 엘아이지넥스원 주식회사 | 주파수 합성기의 제어 신호 처리 장치 및 방법 |
US8081101B2 (en) * | 2010-02-06 | 2011-12-20 | Infineon Technologies Ag | Analog-to-digital converter using oscillators |
US8451067B2 (en) * | 2011-06-08 | 2013-05-28 | Asahi Kasei Microdevices Corporation | Variable modulus modulator for fractional-N frequency synthesizers |
US8994420B2 (en) * | 2012-05-11 | 2015-03-31 | Silicon Laboratories Inc. | Higher-order phase noise modulator to reduce spurs and quantization noise |
US8970414B2 (en) * | 2013-06-24 | 2015-03-03 | Broadcom Corporation | Tri-level digital-to-analog converter |
CN110266309B (zh) * | 2019-07-12 | 2024-04-30 | 加特兰微电子科技(上海)有限公司 | 数字调制器、频率合成器和提高调制器速度的方法 |
CN113098500B (zh) * | 2021-04-09 | 2022-07-12 | 成都通量科技有限公司 | 一种基于小数锁相环频率综合器的新型调制器 |
CN114138051A (zh) * | 2021-11-08 | 2022-03-04 | 西安电子科技大学 | 一种用于电化学工作站的波形生成方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5038117A (en) * | 1990-01-23 | 1991-08-06 | Hewlett-Packard Company | Multiple-modulator fractional-N divider |
JP2001298363A (ja) | 2000-04-17 | 2001-10-26 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ装置とそれを用いた移動無線機 |
KR100346839B1 (ko) | 2000-10-10 | 2002-08-03 | 삼성전자 주식회사 | 시그마-델타 변조기를 이용한 분수-n 주파수 합성 장치및 그 방법 |
US6920182B2 (en) * | 2001-01-09 | 2005-07-19 | Microtune (Texas), L.P. | Delta-sigma modulator system and method |
US6570452B2 (en) * | 2001-09-26 | 2003-05-27 | Ashvattha Semiconductor, Inc. | Fractional-N type frequency synthesizer |
US7024171B2 (en) | 2003-02-25 | 2006-04-04 | Icom America, Incorporated | Fractional-N frequency synthesizer with cascaded sigma-delta converters |
-
2006
- 2006-10-10 JP JP2006276826A patent/JP3914257B1/ja not_active Expired - Fee Related
-
2007
- 2007-09-07 US US11/851,396 patent/US7602252B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009130760A (ja) * | 2007-11-27 | 2009-06-11 | Fujitsu Ltd | 分周回路及びシンセサイザ |
JP2014230113A (ja) * | 2013-05-23 | 2014-12-08 | 日本無線株式会社 | シグマデルタ変調器 |
JP2016534627A (ja) * | 2013-08-20 | 2016-11-04 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | ディザレス誤差フィードバックフラクショナルn型周波数シンセサイザシステムおよび方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3914257B1 (ja) | 2007-05-16 |
US20080084247A1 (en) | 2008-04-10 |
US7602252B2 (en) | 2009-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3914257B1 (ja) | シグマデルタ変調器およびフラクショナル周波数シンセサイザ | |
CN108667458B (zh) | 能够消除来自σ-δ调制器的量化噪声的分数n数字pll | |
JP6360386B2 (ja) | スペクトラム拡散クロック生成回路 | |
JP4064338B2 (ja) | デルタシグマ型分数分周pllシンセサイザ | |
JP4536734B2 (ja) | サブμ技術に適したデジタル位相同期回路 | |
JP3086706B2 (ja) | ラショナル分周装置及びそれを用いる周波数シンセサイザ | |
US9484948B2 (en) | Clock generation circuit | |
JP3611589B2 (ja) | フラクショナルn分周器 | |
KR100801034B1 (ko) | 지연된 클럭 신호들을 이용하여 시그마-델타 변조시노이즈을 줄이는 방법과 이를 이용한 프랙셔널 분주 방식의위상고정루프 | |
JP4050298B2 (ja) | Pll回路のσδ変調器 | |
CN109547028B (zh) | 数模转换装置、电子乐器、信息处理装置及数模转换方法 | |
US11088698B2 (en) | Phase-locked loop circuit | |
JP2015100081A (ja) | スペクトラム拡散クロックジェネレータ及びその制御方法 | |
JP6686717B2 (ja) | Δς形ad変換器 | |
JP2024506035A (ja) | 周波数逓倍器を使用したデジタル信号のチャープ発生のためのシステムおよび方法 | |
RU2730443C1 (ru) | Устройство цифро-аналогового преобразования, способ, носитель данных, электронный музыкальный инструмент и устройство обработки информации | |
JP6545590B2 (ja) | 周波数逓倍回路 | |
JP4037212B2 (ja) | 半導体装置 | |
JP2007515813A (ja) | シグマデルタ変調器を有する可変周波数シンセサイザ | |
JP2012204883A (ja) | アキュムレータ型フラクショナルn−pllシンセサイザおよびその制御方法 | |
Reddy | Noise shaping with sigma delta modulators in fractional-N synthesizers | |
CN109075795B (zh) | 脉冲移位电路和频率合成器 | |
JP2003115764A (ja) | シグマデルタ変換器およびそのリミッタ回路 | |
JP2005079908A (ja) | D/a変換装置 | |
JP2003229769A (ja) | デルタシグマ変調型ノイズシェーパ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |