KR101004791B1 - 주파수 합성기의 제어 신호 처리 장치 및 방법 - Google Patents

주파수 합성기의 제어 신호 처리 장치 및 방법 Download PDF

Info

Publication number
KR101004791B1
KR101004791B1 KR1020080138282A KR20080138282A KR101004791B1 KR 101004791 B1 KR101004791 B1 KR 101004791B1 KR 1020080138282 A KR1020080138282 A KR 1020080138282A KR 20080138282 A KR20080138282 A KR 20080138282A KR 101004791 B1 KR101004791 B1 KR 101004791B1
Authority
KR
South Korea
Prior art keywords
frequency
data
division ratio
decimal
synthesizer
Prior art date
Application number
KR1020080138282A
Other languages
English (en)
Other versions
KR20100079729A (ko
Inventor
조종찬
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020080138282A priority Critical patent/KR101004791B1/ko
Publication of KR20100079729A publication Critical patent/KR20100079729A/ko
Application granted granted Critical
Publication of KR101004791B1 publication Critical patent/KR101004791B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 주파수 합성기의 제어 신호 처리 장치 및 방법에 것이다. 보다 상세하게는 주파수 도약형 무전기에 사용되어 계속적으로 가변되는 반송 주파수를 생성하는 주파수 합성기를 제어하기 위한 제어 신호를 고속으로 처리하는 것이 가능한 주파수 합성기의 제어 신호 처리 장치 및 방법에 관한 것이다. 본 발명은 주파수 합성기의 제어부에서 생성되는 주파수 데이터를 입력받아 상기 주파수 데이터를 십진 데이터로 변환하는 십진 데이터 변환부; 상기 십진 데이터로 변환된 주파수 데이터를 각 자리수 별로 구분한 복수 개의 연산 데이터를 생성하는 연산 데이터 생성부; 상기 십진 데이터와 상기 생성된 각각의 연산 데이터를 자리수별로 순차 연산하여 비교 주파수 분주비를 결정하는 비교 주파수 분주비 결정부; 및 상기 결정된 비교 주파수 분주비와 미리 결정되어 있는 기준 주파수 분주비를 조합하여 주파수 합성 데이터를 생성하는 주파수 합성 데이터 생성부를 포함하는 것을 특징으로 한다. 본 발명에 의하면 지정된 출력 주파수를 생성하는 주파수 합성기에 있어서 출력 주파수 생성을 위한 제어 신호를 고속으로 검출 및 변환할 수 있으므로 주파수 합성기의 처리 속도를 향상시키는 것이 가능한 효과를 가진다.
주파수 합성기, 도약형 무전기, 병렬 데이터, 직렬 데이터

Description

주파수 합성기의 제어 신호 처리 장치 및 방법{Apparatus and method for Processing control signal of Frequency Synthesizer}
본 발명은 주파수 합성기의 제어 신호 처리 장치 및 방법에 것이다. 보다 상세하게는 주파수 도약형 무전기에 사용되어 계속적으로 가변되는 반송 주파수를 생성하는 주파수 합성기를 제어하기 위한 제어 신호를 고속으로 처리하는 것이 가능한 주파수 합성기의 제어 신호 처리 장치 및 방법에 관한 것이다.
일반적으로 주파수 합성기(Frequency Synthesizer)란 기준 주파수로부터 다양한 주파수 신호를 발생시키는 장치를 말하며, 주파수 합성기에 기준 주파수 신호와 주파수 제어 신호, 및 전원이 공급되면 원하는 출력 주파수 신호가 생성되게 된다.
이러한 주파수 합성기는 라디오, TV 등의 가전제품에서부터 각종 무선통신 장치, 휴대폰 등은 물론 정밀계측장비, 의료기기 등에서 널리 사용되고 있으며, 주파수 합성기는 주파수 합성 방식에 따라 간접 주파수 합성 방식과 직접 주파수 합성 방식으로 나눌 수 있다.
간접 주파수 합성 방식의 대표적인 예로 알려진 것이 PLL(Phase Locked Loop)방식으로써, 여기에서 PLL 방식이란 입력단의 기준 주파수 신호와 출력단의 출력 주파수 신호의 위상차를 위상검출기(Phase Detector)에서 펄스 형태로 검출한 후 상기 검출된 펄스를 필터를 통해 전압으로 변환하여 상기 변환된 전압값에 해당하는 주파수를 VCO(Voltage Controlled Oscillator)에 의해 내보내는 방식을 의미한다.
또한, PLL 방식의 경우 주파수 출력값이 피드백 루프를 형성하여 다시 위상검출기의 입력으로 들어가게 되는데, 피드백 루프에 연결되어 있는 분주기(Counter)의 분주비를 바꿈으로써 입력 신호의 몇 배 혹은 몇 분의 일의 출력 주파수를 얻는 것이 가능하다.
특히, PLL 방식의 주파수 합성기는 보안을 위해 반송 주파수를 계속적으로 가변하는 도약형 무전기에 사용되며, 도약형 무전기에 사용되는 주파수 합성기의 경우 통상적으로 42.5MHz 내지 100.475MHz까지 25KHz 간격으로 제어부에서 지정되는 2320개의 국부발진주파수 중 하나를 계속적으로 가변하여 발생시키게 된다.
도 1은 종래의 도약형 무전기에 사용되는 주파수 합성기의 블록도 이다. 도 1에 도시된 바와 같이 도약형 무전기에 사용되는 주파수 합성기(1)는 제어부(2), 제1 분주기(3), 제2 분주기(4), 및 위상검출기(5)를 포함한다.
여기에서, F1은 기준 주파수라고 하며 F2는 비교 주파수 라고 하자.
제어부(2)는 제1 분주기(3)와 제2 분주기(4)에 주파수 분주를 위한 제어 신호를 전송한다.
제1 분주기(3)는 기준 주파수 F1과 제어부(2)에서 전송된 제어 신호를 이용 하여 분주된 기준 주파수 신호를 생성한 후 위상 검출기(5)로 전송한다.
제2 분주기(4)는 비교 주파수 F2와 제어부(2)에서 전송된 제어 신호를 이용하여 분주된 비교 주파수 신호를 생성한 후 위상 검출기(5)로 전송한다.
위상 검출기(5)는 제1 분주기(3)에서 전송된 상기 분주된 기준 주파수와 제2 분주기(4)에서 전송된 상기 분주된 비교 주파수 신호의 위상차 신호를 생성한 후 출력한다.
이때, 종래의 도약형 무전기에 사용되는 주파수 합성기의 경우 제어부(2)에서 생성되어 제1 분주기(3)와 제2 분주기(4)로 전송되는 제어 신호를 제어부(2)에서 12bit 크기의 병렬 데이터 형태로 출력하여 주파수 합성기(1)를 제어하으나, 주파수 합성기용 PLL 회로의 재설계에 따라 종래의 12bit 크기의 제어 신호를 이용하는 것이 불가능하므로 상기 12bit로 크기의 제어 신호를 PLL 회로가 재설계된 주파수 합성기를 제어하기 위한 20bit 크기의 제어 신호로 고속으로 변환하기 위한 고속 데이터 검출 및 변환 회로의 필요성이 요구된다 하겠다.
본 발명은 상기와 같은 문제점을 해결하고자 안출된 것으로 주파수 도약형 무전기에 사용되어 계속적으로 가변되는 반송 주파수를 생성하는 주파수 합성기를 제어하기 위한 제어 신호를 고속으로 처리하는 것이 가능한 주파수 합성기의 제어 신호 처리 장치 및 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 주파수 합성기의 제어 신호 처리 장치는 주파수 합성기의 제어부에서 생성되는 주파수 데이터를 입력받아 상기 주파수 데이터를 십진 데이터로 변환하는 십진 데이터 변환부; 상기 십진 데이터로 변환된 주파수 데이터를 각 자리수 별로 구분한 복수 개의 연산 데이터를 생성하는 연산 데이터 생성부; 상기 십진 데이터와 상기 생성된 각각의 연산 데이터를 각 자리수 별로 순차연산하여 비교 주파수 분주비를 결정하는 비교 주파수 분주비 결정부; 및 상기 결정된 비교 주파수 분주비와 미리 결정되어 있는 기준 주파수 분주비를 조합하여 주파수 합성 데이터를 생성하는 주파수 합성 데이터 생성부를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 주파수 합성기의 제어 신호 처리 방법은 a) 주파수 합성기의 제어부에서 생성되는 주파수 데이터를 입력받아 상기 주파수 데이터를 십진 데이터로 변환하는 단계; (b) 상기 십진 데이터로 변환된 주파수 데이터를 각 자리수 별로 구분한 복수 개의 연산 데이터를 생성하는 단계; (c) 상기 십진 데이터로 변환된 주파수 데이터와 상기 생성된 각각의 연산 데이터를 각 자리수 별로 순차 연산하여 비교 주파수 분주비를 결정하는 단계; 및 (d) 상기 결정된 비교 주파수 분주비와 미리 결정되어 있는 고정 주파수 분주비를 조합하여 주파수 합성 데이터를 생성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면 지정된 출력 주파수를 생성하는 주파수 합성기에 있어서 출력 주파수 생성을 위한 제어 신호를 고속으로 검출 및 변환할 수 있으므로 주파수 합성기의 처리 속도를 향상시키는 것이 가능한 효과를 가진다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세하게 설명한다. 우선 각 도면의 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나. 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 실시될 수 있음은 물론이다.
도 2는 본 발명의 바람직한 실시예에 따른 주파수 합성기의 제어 신호 처리 장치의 블록도, 도 3은 주파수 합성기의 출력 주파수 테이블에 대한 참고도이다.
도 2에 도시된 바와 같이 본 발명의 바람직한 실시예에 따른 주파수 합성기 의 제어 신호 처리 장치(10)는 십진 데이터 변환부(20), 연산 데이터 생성부(30), 비교 주파수 분주비 결정부(40), 주파수 합성 데이터 생성부(50), 직렬 데이터 변환부(60), 및 대역 선택 신호 생성부(70)를 포함한다.
십진 데이터 변환부(20)는 주파수 합성기의 제어부에서 생성되는 주파수 데이터를 입력받아 상기 주파수 데이터를 십진 데이터로 변환한다.
이때, 상기 주파수 데이터는 미리 생성되어 있는 상기 주파수 합성기의 출력 주파수 테이블에 따라 지정된 하나의 출력 주파수를 생성하기 위한 제어 신호일 수 있다.
또한, 상기 도 3에 도시된 주파수 합성기의 출력 주파수 테이블을 참조하여 상기 주파수 데이터의 일 예를 다음과 같이 설명할 수 있다.
상기 주파수 합성기의 제어부에서 주파수 데이터 6A4(H)가 생성되면 상기 주파수 합성기는 상기 주파수 합성기의 출력 주파수 테이블 상에서 주파수 데이터 6A4(H)에 대응하는 출력 주파수 42.5MHz를 생성할 수 있다.
또한, 상기 주파수 데이터는 병렬 데이터로 변환되어 십진 데이터 변환부(20)에 입력되는 것이 바람직한데, 그 이유는 도약형 무전기에서 사용되는 주파수 합성기에서 생성되는 출력 주파수는 계속적으로 가변되어 생성되며, 따라서 상기 출력 주파수를 생성하기 위한 제어 신호인 주파수 데이터 또한 계속적으로 가변되어 생성되야 하므로 상기 주파수 데이터를 고속으로 처리하기 위함이다.
연산 데이터 생성부(30)는 상기 십진 데이터로 변환된 주파수 데이터를 각 자리수 별로 구분한 복수 개의 연산 데이터를 생성한다.
비교 주파수 분주비 결정부(40)는 상기 십진 데이터와 상기 생성된 각각의 연산 데이터를 연산하여 비교 주파수 분주비를 결정한다.
이때, 십진 데이터 변환부(20), 연산 데이터 생성부(30), 및 비교 주파수 분주비 결정부(40)의 동작 과정의 일 예를 상기 도 3에 도시된 주파수 합성기의 출력 주파수 테이블을 참조하여 설명하면 다음과 같다.
상기 주파수 합성기의 제어부에서 주파수 데이터 6A5(H)가 생성되어 십진 데이터 변환부(20)에 입력되면 십진 데이터 변환부(20)는 상기 주파수 데이터 6A5(H)를 십진 데이터 1701로 변환한다.
연산 데이터 생성부(30)는 십진 데이터 변환부(20)에서 십진 데이터로 변환된 주파수 데이터 1701을 각 자리수 별로 구분하여 복수 개의 연산 데이터를 생성한다. 이때, 상기 복수 개의 연산 데이터는 상기 십진 데이터로 변환된 주파수 데이터 1701이 각 자리수 별로 구분된 1000, 700, 0, 및 1이 될 수 있다.
주파수 합성 데이터 생성부(40)는 상기 십진 데이터로 변환된 주파수 데이터 1701과 상기 복수 개의 연산 데이터 1000, 700, 0, 및 1을 각 자리수 별로 순차연산하여 상기 주파수 합성기의 동작을 위한 비교 주파수 분주비를 결정한다.
이때, 상기 비교 주파수 분주비에 따라 주파수 합성기의 동작을 위한 비교 주파수 신호를 생성하는 비교 주파수 분주기의 경우 분주비가 0 에서 9까지 변하는 A 카운터와 상기 A 카운터가 10이 되면 1씩 증가하여 분주비가 0 에서 190까지 변하는 M 카운터로 구성된다.
따라서, 상기 십진 데이터로 변환된 주파수 데이터 1701로부터 비교 주파수 분주비를 결정하기 위해서는 상기 십진 데이터로 변환된 주파수 데이터 1701을 10 으로 나누어 계산 결과에 따른 나머지 값은 A 카운터의 분주비로 입력하고 몫은 M 카운터의 분주비로 입력하는 방식으로 비교 주파수 분주비를 결정할 수 있으며, 상기 십진 데이터로 변환된 주파수 데이터 1701에 대한 M 카운터의 분주비는 169이고 A 카운터의 분주비는 1이 된다.
그러나, 일반적으로 FPGA(Field Programmable Gate Array)로 구현되는 주파수 합성기의 제어 신호 처리 장치의 경우 FPGA 상에서 나누기 연산 회로를 구현하는데 어려움이 있으므로 연산 구간을 구분하여 상기 비교 주파수 분주비를 결정하기 위하여 연산 데이터 생성부(30)에서 십진 데이터로 변환된 주파수 데이터를 각 자리수 별로 구분하여 복수 개의 연산 데이터를 생성한 후 상기 십진 데이터로 변환된 주파수 데이터와 상기 각각의 연산 데이터 간의 연산을 수행하는 것이 바람직하다.
주파수 합성 데이터 생성부(50)는 상기 결정된 비교 주파수 분주비와 미리 결정되어 있는 기준 주파수 분주비를 조합하여 주파수 합성 데이터를 생성한다.
이때, 주파수 합성 데이터 생성부(50)에서 생성되는 주파수 합성 데이터의 일 예를 상기 도 3을 참조하여 설명하자면 다음과 같다.
상기 주파수 합성기의 제어부에서 주파수 데이터 6A5(H)가 십진 데이터 변환부(20)로 입력되면 십진 데이터 변환부(20)에서 상기 주파수 데이터 6A5(H)를 십진 데이터 1701로 변환하며, 연산 데이터 생성부(30)에서 상기 십진 데이터로 변환된주파수 데이터 1701을 각 자리수 별로 구분한 복수 개의 연산 데이터를 생성한 후 비교 주파수 분주비 데이터 결정부(40)에서 상기 십진 데이터로 변환된 주파수 데 이터와 상기 연산 데이터를 각각 연산하여 M 카운터 값 169과 A 카운터 값 1을 갖는 비교 주파수 분주비 데이터를 결정한다.
상기 도 3에 도시된 바와 같이 주파수 데이터 6A5(H)에 대응하는 주파수 분주비 데이터(PLLDATA)는 169F1으로 이는 M 카운터 값 169, A 카운터 값 1, 및 기준 클럭의 분주비를 정하는 값으로 0xF로 고정되어 있는 기준 주파수 분주비를 조합하여 생성된 데이터 값을 의미한다.
직렬 데이터 변환부(60)는 상기 주파수 합성 데이터를 직렬 데이터로 변환한다. 이때, 상기 주파수 합성 데이터를 직렬 데이터로 변환하는 이유는 도약형 무전기에서 사용되는 주파수 합성기의 경우 데이터를 직렬 데이터로 입력받아 출력 주파수를 생성하므로 이에 대응하기 위함이다.
대역 선택신호 생성부(70)는 상기 제1 주파수 데이터를 분석하여 상기 제1 주파수 데이터가 생성하고자 하는 출력 주파수의 대역에 따른 대역 선택 신호를 출력한다.
이때, 상기 대역 선택 신호는 상기 출력 주파수의 대역에 따라 상기 주파수 합성기의 VCO(Voltage Control Oscillator) 및 LPF(Low Pass Filter)의 경로를 제어하기 위한 제어 신호로써 저대역의 경우 LOW 신호 고대역의 경우에는 HIGH 신호를 선택적으로 출력할 수 있다.
도 4는 본 발명의 바람직한 실시예에 따른 주파수 합성기의 제어 신호 처리 방법의 순서도이다.
도 4에 도시된 바와 같이 본 발명의 바람직한 실시예에 따른 주파수 합성기 의 제어 신호 처리 방법은 주파수 합성기의 제어 신호 처리 장치(10)에서 시계열적으로 수행되는 하기 단계들을 포함한다.
S10에서 십진 데이터 변환부(20)는 주파수 합성기의 제어부에서 생성되는 주파수 데이터를 입력받아 상기 주파수 데이터를 십진 데이터로 변환한다.
이때, 상기 주파수 데이터는 미리 생성되어 있는 상기 주파수 합성기의 출력 주파수 테이블에 따라 지정된 하나의 출력 주파수를 생성하기 위한 제어 신호일 수 있다.
또한, 상기 S10에 이어서 상기 주파수 데이터를 병렬 데이터로 변환하는 단계를 더 포함할 수 있다. 여기에서, 상기 주파수 데이터를 병렬 데이터로 변환하는 이유는 상기 주파수 합성기에서 생성되는 출력 주파수는 사용자의 지정에 따라 계속적으로 가변되어 생성되므로 상기 출력 주파수를 생성하기 위한 제어 신호인 주파수 데이터 또한 계속적으로 가변되어 생성되야 하므로 이를 고속으로 처리하기 위함이다.
S20에서 연산 데이터 생성부(30)는 상기 십진 데이터로 변환된 주파수 데이터를 각 자리수 별로 구분한 복수 개의 연산 데이터를 생성한다.
S30에서 비교 주파수 분주비 결정부(40)는 상기 십진 데이터와 상기 생성된 각각의 연산 데이터를 각 자리수 별로 순차연산하여 비교 주파수 분주비를 결정한다.
S40에서 주파수 합성 데이터 생성부(50)는 상기 결정된 비교 주파수 분주비와 미리 결정되어 있는 기준 주파수 분주비를 조합하여 주파수 합성 데이터를 생성 한 후 종료가 이루어진다.
이때, 상기 S40에 이어 직렬 데이터 변환부(60)에서 상기 주파수 합성 데이터를 직렬 데이터로 변환하는 단계를 더 포함할 수 있다.
여기에서, 상기 주파수 합성 데이터를 직렬 데이터로 변환하는 이유는 도약형 무전기에서 사용되는 주파수 합성기의 경우 데이터를 직렬 데이터로 입력받아 출력 주파수를 생성하므로 이에 대응하기 위함이다.
본 발명의 주파수 합성기의 제어 신호 처리 방법은 주파수 합성기의 제어부에서 생성되는 주파수 데이터를 입력받아 상기 주파수 데이터를 십진 데이터로 변환한 후 상기 변환된 십진 데이터를 각 자리수 별로 구분하여 복수 개의 연산 데이터를 생성한다.
그리고, 상기 변환된 십진 데이터와 상기 복수 개의 연산 데이터를 각각 연산하여 상기 주파수 합성기의 출력 주파수 생성을 위한 비교 주파수 분주비를 결정하며 상기 비교 주파수 분주비와 미리 결정되어 있는 기준 주파수 분주비를 조합하여 상기 주파수 합성기의 출력 주파수 생성을 위한 주파수 합성 데이터를 생성한다.
따라서, 주파수 합성기에서 출력 주파수 생성을 위한 제어 신호를 고속으로 검출 및 변환하여 주파수 합성기의 처리 속도를 향상시키는 것이 가능하므로 보안을 위해 주파수를 계속적으로 가변해야 하는 도약형 무전기용 주파수 합성기를 제어하기 위한 제어 장치로 활용할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으 로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경, 및 치환이 가능할 것이다. 따라서 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면들에 의해서 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 의하면 합성 주파수 생성을 위한 제어 신호를 고속으로 검출 및 변환하여 주파수 합성기의 처리 속도를 향상시키는 것이 가능하므로 보안을 위해 주파수를 계속적으로 가변해야 하는 도약형 무전기용 주파수 합성기를 제어하기 위한 제어 신호의 처리 장치를 대체하여 활용할 수 있다.
도 1은 종래의 도약형 무전기에 사용되는 주파수 합성기의 블록도,
2는 본 발명의 바람직한 실시예에 따른 주파수 합성기의 제어 신호 처리 장치의 블록도,
도 3은 주파수 합성기의 출력 주파수 테이블에 대한 참고도, 및
도 4는 본 발명의 바람직한 실시예에 따른 주파수 합성기의 제어 신호 처리 방법의 순서도이다.
<도면의 주요 부위에 대한 간단한 설명>
(1) : 주파수 합성기 (2) : 제어부
(3) : 제1 분주기 (4) : 제2 분주기
(5) : 위상 검출기
(10) : 주파수 합성기의 제어 신호 처리 장치
(20) : 십진데이터 변환부 (30) : 연산데이터 생성부
(40) : 비교 주파수 분주비 결정부 (50) : 주파수 합성데이터 생성부
(60) : 직렬 데이터 변환부 (70) : 대역 선택신호 생성부

Claims (8)

  1. 주파수 합성기의 제어부에서 생성되는 주파수 데이터를 입력받아 상기 주파수 데이터를 십진 데이터로 변환하는 십진 데이터 변환부;
    상기 십진 데이터로 변환된 주파수 데이터를 각 자리수 별로 구분한 복수 개의 연산 데이터를 생성하는 연산 데이터 생성부;
    상기 십진 데이터로 변환된 주파수 데이터와 상기 생성된 각각의 연산 데이터를 각 자리수 별로 순차 연산하여 비교 주파수 분주비를 결정하는 비교 주파수 분주비 결정부; 및
    상기 결정된 비교 주파수 분주비와 미리 결정되어 있는 기준 주파수 분주비를 조합하여 주파수 합성 데이터를 생성하는 주파수 합성 데이터 생성부를 포함하는 것을 특징으로 하는 주파수 합성기의 제어 신호 처리 장치.
  2. 제 1항에 있어서,
    상기 주파수 데이터는 미리 생성되어 있는 상기 주파수 합성기의 출력 주파수 테이블에 따라 지정된 하나의 출력 주파수를 생성하기 위한 제어 신호인 것을 특징으로 하는 주파수 합성기의 제어 신호 처리 장치.
  3. 제 1항에 있어서,
    상기 주파수 데이터는 병렬 데이터로 상기 십진 데이터 변환부에 입력되는 것을 특징으로 하는 주파수 합성기의 제어 신호 처리 장치.
  4. 제 1항에 있어서,
    상기 주파수 합성 데이터를 직렬 데이터로 변환하는 직렬 데이터 변환부를 더 포함하는 것을 특징으로 하는 주파수 합성기의 제어 신호 장치.
  5. 제 1항에 있어서,
    상기 주파수 데이터를 입력받아 상기 주파수 데이터에 따라 상기 주파수 합성기에서 생성되는 출력 주파수의 대역에 따른 대역 선택 신호를 생성하는 대역 선택 신호 생성부를 더 포함하는 것을 특징으로 하는 주파수 합성기의 제어 신호 처리 장치.
  6. (a) 주파수 합성기의 제어부에서 생성되는 주파수 데이터를 입력받아 상기 주파수 데이터를 십진 데이터로 변환하는 단계;
    (b) 상기 십진 데이터로 변환된 주파수 데이터를 각 자리수 별로 구분한 복수 개의 연산 데이터를 생성하는 단계;
    (c) 상기 십진 데이터로 변환된 주파수 데이터와 상기 생성된 각각의 연산 데이터를 각 자리수 별로 순차연산하여 비교 주파수 분주비를 결정하는 단계; 및
    (d) 상기 결정된 비교 주파수 분주비와 미리 결정되어 있는 고정 주파수 분주비를 조합하여 주파수 합성 데이터를 생성하는 단계를 포함하는 것을 특징으로 하는 주파수 합성기의 제어 신호 처리 방법
  7. 제 6항에 있어서,
    상기 (d) 단계에 이어서,
    (e) 상기 주파수 합성 데이터를 직렬 데이터로 변환하는 단계를 더 포함하는 것을 특징으로 하는 주파수 합성기의 제어 신호 처리 방법.
  8. 제 6항에 있어서,
    상기 (a) 단계에서 상기 주파수 신호는 미리 생성되어 있는 상기 주파수 합성기의 출력 주파수 테이블에 따라 지정된 하나의 출력 주파수를 생성하기 위한 제어 신호인 것을 특징으로 하는 주파수 합성기의 제어 신호 처리 방법.
KR1020080138282A 2008-12-31 2008-12-31 주파수 합성기의 제어 신호 처리 장치 및 방법 KR101004791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080138282A KR101004791B1 (ko) 2008-12-31 2008-12-31 주파수 합성기의 제어 신호 처리 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080138282A KR101004791B1 (ko) 2008-12-31 2008-12-31 주파수 합성기의 제어 신호 처리 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100079729A KR20100079729A (ko) 2010-07-08
KR101004791B1 true KR101004791B1 (ko) 2011-01-04

Family

ID=42640785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080138282A KR101004791B1 (ko) 2008-12-31 2008-12-31 주파수 합성기의 제어 신호 처리 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101004791B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995031861A1 (en) 1994-05-12 1995-11-23 Thomas Atkin Denning Riley Fractional-n frequency synthesizer with a delta-sigma frequency discriminator
EP1096687A2 (en) * 1999-10-28 2001-05-02 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer device and mobile radio device using the same
US20050237090A1 (en) 2004-04-26 2005-10-27 Analog Devices, Inc. Frequency synthesizer and method
US20080084247A1 (en) 2006-10-10 2008-04-10 Advantest Corporation Sigma delta modulator, fractional frequency synthesizer and sigma delta modulating method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995031861A1 (en) 1994-05-12 1995-11-23 Thomas Atkin Denning Riley Fractional-n frequency synthesizer with a delta-sigma frequency discriminator
EP1096687A2 (en) * 1999-10-28 2001-05-02 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer device and mobile radio device using the same
US20050237090A1 (en) 2004-04-26 2005-10-27 Analog Devices, Inc. Frequency synthesizer and method
US20080084247A1 (en) 2006-10-10 2008-04-10 Advantest Corporation Sigma delta modulator, fractional frequency synthesizer and sigma delta modulating method

Also Published As

Publication number Publication date
KR20100079729A (ko) 2010-07-08

Similar Documents

Publication Publication Date Title
US8552775B2 (en) Digital phase-locked loop apparatus using frequency shift keying and method of controlling the same
CN107634757B (zh) 在锁相环路中使用参考时钟抖动来降低突波
CN103490777A (zh) 低杂散频率合成器
US8446192B2 (en) PLL circuit
JP2007037123A (ja) 自動周波数制御ループ回路
US8803574B2 (en) Generating a tuned frequency output from a signal generator
KR100973725B1 (ko) Ｄｄｓ를 이용한 클럭 발생 장치
JP6325590B2 (ja) 位相雑音最適化装置及び位相雑音最適化方法
JP6076931B2 (ja) 周波数測定装置、周波数測定方法、及びプログラム
RU2394367C1 (ru) Синтезатор частот
EP2963826A1 (en) Frequency synthesiser circuit
KR101004791B1 (ko) 주파수 합성기의 제어 신호 처리 장치 및 방법
CN115347868B (zh) 用于产生低相位噪声信号的信号发生装置和信号发生方法
CN202713275U (zh) 窄带频率可调的pll振荡电路
JP2016144054A (ja) 周波数シンセサイザ
JP5624571B2 (ja) 移動体通信機器試験用信号発生装置およびその周波数制御方法
RU2440668C1 (ru) Цифровой синтезатор частот
WO2011088278A3 (en) Low phase noise rf signal generating system and method for calibrating phase noise measurement systems using same
RU2523188C1 (ru) Синтезатор частот
RU2774401C1 (ru) Гибридный многокольцевой синтезатор частот
RU112555U1 (ru) Модулятор параметров фазового детектора
JP6263215B2 (ja) 発振回路及び発振方法
JP2018503309A (ja) 発振器の較正
TWI236228B (en) Coordinating frequency synthesizer device
RU84648U1 (ru) Цифровой синтезатор частот с частотной модуляцией

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140902

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170904

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180809

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 10