JP6263215B2 - 発振回路及び発振方法 - Google Patents
発振回路及び発振方法 Download PDFInfo
- Publication number
- JP6263215B2 JP6263215B2 JP2016045778A JP2016045778A JP6263215B2 JP 6263215 B2 JP6263215 B2 JP 6263215B2 JP 2016045778 A JP2016045778 A JP 2016045778A JP 2016045778 A JP2016045778 A JP 2016045778A JP 6263215 B2 JP6263215 B2 JP 6263215B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- frequency
- mhz
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 title claims description 158
- 238000000034 method Methods 0.000 title claims description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 110
- 238000006243 chemical reaction Methods 0.000 claims description 48
- 238000010586 diagram Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
まず、本発明に係る発振回路の第1実施形態における構成について説明する。
まず、本発明に係る発振回路の第2実施形態における構成について説明する。
30 サブPLL(第2の位相同期ループ回路)
31 PFD(第2の位相周波数比較器)
32 LF(第2のフィルタ手段)
33 VCO(第2の電圧制御発振器)
34 ミキサ(第2の混合手段)
40 微調整信号生成回路(信号生成回路)
41 比較信号生成部(信号生成手段)
42、43 発振部(信号生成手段)
44 SW(出力信号選択手段)
45 ミキサ(アップコンバート手段)
46a、46b SW(出力手段)
50 メインPLL(位相同期ループ回路、第1の位相同期ループ回路)
51 PFD(位相周波数比較器、第1の位相周波数比較器)
52 LF(フィルタ手段、第1のフィルタ手段)
53 VCO(電圧制御発振器、第1の電圧制御発振器)
54 ミキサ(混合手段、第1の混合手段)
Claims (5)
- 信号生成回路(40)と、位相同期ループ回路(50)と、を有し、
前記信号生成回路は、
予め定められた周波数の信号を生成する比較信号生成手段(41)と、
互いに異なる周波数の信号を生成する複数の信号生成手段(42、43)と、
前記複数の信号生成手段の出力信号のうちの1つを選択する出力信号選択手段(44)と、
前記比較信号生成手段により生成された信号に対して前記出力信号選択手段により選択された出力信号に基づいてアップコンバートを行うアップコンバート手段(45)と、
前記アップコンバート手段を経由し、前記比較信号生成手段の出力信号に対して前記アップコンバートを行って出力する経路(48)と、前記比較信号生成手段の出力信号に対して前記アップコンバートを行わないで出力する経路(49)とを選択的に切り替え、該切り替えた経路を経由して信号を出力する出力手段(46a、46b)と、
を備え、
前記位相同期ループ回路は、
入力電圧に応じた周波数の信号を出力する電圧制御発振器(53)と、
前記電圧制御発振器の出力信号と所定の入力信号とを混合する混合手段(54)と、
前記混合手段の出力信号と前記出力手段の出力信号とを比較して位相誤差信号を出力する位相周波数比較器(51)と、
前記位相周波数比較器の出力信号を所定のループ帯域幅で通過させて前記電圧制御発振器に出力するフィルタ手段(52)と、
を備えたことを特徴とする発振回路。 - 信号生成回路(40)と、第1及び第2の位相同期ループ回路(50、30)と、を有し、
前記信号生成回路は、
予め定められた周波数の信号を生成する比較信号生成手段(41)と、
互いに異なる周波数の信号を生成する複数の信号生成手段(42、43)と、
前記複数の信号生成手段の出力信号のうちの1つを選択する出力信号選択手段(44)と、
前記比較信号生成手段により生成された信号に対して前記出力信号選択手段により選択された出力信号に基づいてアップコンバートを行うアップコンバート手段(45)と、
前記アップコンバート手段を経由し、前記比較信号生成手段の出力信号に対して前記アップコンバートを行って出力する経路(48)と、前記比較信号生成手段の出力信号に対して前記アップコンバートを行わないで出力する経路(49)とを選択的に切り替え、該切り替えた経路を経由して信号を出力する出力手段(46a、46b)と、
を備え、
前記第1の位相同期ループ回路は、
入力電圧に応じた周波数の信号を出力する第1の電圧制御発振器(53)と、
前記第1の電圧制御発振器の出力信号と第1の入力信号とを混合する第1の混合手段(54)と、
前記第1の混合手段の出力信号と前記出力手段の出力信号とを比較して位相誤差信号を出力する第1の位相周波数比較器(51)と、
前記第1の位相周波数比較器の出力信号を所定のループ帯域幅で通過させて前記電圧制御発振器に出力する第1のフィルタ手段(52)と、
を備え、
前記第2の位相同期ループ回路は、
入力電圧に応じた周波数の信号を前記第1の入力信号として前記第1の混合手段に出力する第2の電圧制御発振器(33)と、
前記第2の電圧制御発振器の出力信号と第2の入力信号とを混合する第2の混合手段(34)と、
前記第2の混合手段の出力信号と第3の入力信号とを比較して位相誤差信号を出力する第2の位相周波数比較器(31)と、
前記第2の位相周波数比較器の出力信号を所定のループ帯域幅で通過させて前記電圧制御発振器に出力する第2のフィルタ手段(32)と、
を備えたことを特徴とする発振回路。 - 前記混合手段は、前記所定の入力信号として、複数の周波数の中から選択された1つの周波数の信号を入力するものであることを特徴とする請求項1に記載の発振回路。
- 前記第2の混合手段は、前記第2の入力信号として、複数の周波数の中から選択された1つの周波数の信号を入力するものであることを特徴とする請求項2に記載の発振回路。
- 請求項1に記載の発振回路(1)を用いた発振方法であって、
前記信号生成回路は、前記アップコンバートを行って出力する経路を選択させるか前記アップコンバートを行わないで出力する経路を選択させるかによって、前記比較信号生成手段の出力信号に対して前記アップコンバートを行う状態か前記アップコンバートを行わない状態かに設定するステップ(S15〜S19)を実行し、
前記位相同期ループ回路は、
前記電圧制御発振器の出力信号と所定の入力信号とを混合するステップ(S21)と、
前記混合手段の出力信号と前記出力手段の出力信号とを比較して位相誤差信号を出力するステップ(S22)と、
前記位相周波数比較器の出力信号を所定のループ帯域幅で通過させて前記電圧制御発振器に出力するステップ(S23)と、
入力電圧に応じた周波数の信号を出力するステップ(S24)と、
を実行することを特徴とする発振方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016045778A JP6263215B2 (ja) | 2016-03-09 | 2016-03-09 | 発振回路及び発振方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016045778A JP6263215B2 (ja) | 2016-03-09 | 2016-03-09 | 発振回路及び発振方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017163324A JP2017163324A (ja) | 2017-09-14 |
JP6263215B2 true JP6263215B2 (ja) | 2018-01-17 |
Family
ID=59854106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016045778A Active JP6263215B2 (ja) | 2016-03-09 | 2016-03-09 | 発振回路及び発振方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6263215B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0799448A (ja) * | 1993-06-22 | 1995-04-11 | Casio Comput Co Ltd | Pll周波数シンセサイザ回路 |
JP2002033675A (ja) * | 2000-07-13 | 2002-01-31 | Sony Corp | マルチバンド送受信用信号発生装置及び方法、並びにマルチバンド無線信号送受信装置 |
JP3577295B2 (ja) * | 2001-09-05 | 2004-10-13 | 三菱電機株式会社 | 周波数シンセサイザ及びこの周波数シンセサイザを用いた周波数コンバータ |
JP2007221587A (ja) * | 2006-02-17 | 2007-08-30 | Advantest Corp | 可変分周器および検波器 |
JP5523135B2 (ja) * | 2010-02-15 | 2014-06-18 | 三菱電機株式会社 | 基準周波数信号源 |
-
2016
- 2016-03-09 JP JP2016045778A patent/JP6263215B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017163324A (ja) | 2017-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8305115B2 (en) | Elimination of fractional N boundary spurs in a signal synthesizer | |
US6914464B2 (en) | Phase locked loop circuit using fractional frequency divider | |
JP2012120178A (ja) | 周波数シンセサイザ及び周波数合成方法 | |
JP4881997B2 (ja) | スペクトラムアナライザおよびスペクトラム分析方法 | |
US7013403B2 (en) | Synthesizing a pixel clock with extremely close channel spacing | |
JP6263215B2 (ja) | 発振回路及び発振方法 | |
CN110729996B (zh) | 一种小型化两次锁相的锁相环电路及方法 | |
JPH0923158A (ja) | 周波数シンセサイザ | |
JP2002208858A (ja) | 周波数シンセサイザと周波数生成方法 | |
JP2018007097A (ja) | シンセサイザ回路 | |
Chenakin | Building a Microwave Frequency Synthesizer—Part 1: Getting Started,‖ | |
JP6259852B2 (ja) | 発振回路及び発振方法 | |
JP2016144054A (ja) | 周波数シンセサイザ | |
JP2002141797A (ja) | 周波数シンセサイザ | |
JP2011127994A (ja) | 測定装置及び周波数切替方法 | |
JP6584330B2 (ja) | 周波数シンセサイザ | |
JP6329196B2 (ja) | 発振回路及び発振方法 | |
JP2005057754A (ja) | オフセット・ループ合成器のための直接周波数合成器 | |
JP2022522910A (ja) | 周波数ロックループ、電子機器及び周波数生成方法 | |
CN107332559B (zh) | 一种高纯甚高频信号的生成装置及方法 | |
JP2001237700A (ja) | 位相同期ループ回路 | |
KR960009972B1 (ko) | Pll회로 | |
JP6713786B2 (ja) | 受信装置 | |
JP2017005550A (ja) | 信号発生器 | |
KR101004791B1 (ko) | 주파수 합성기의 제어 신호 처리 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6263215 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |